CN108682678A - 图像传感器及其形成方法 - Google Patents
图像传感器及其形成方法 Download PDFInfo
- Publication number
- CN108682678A CN108682678A CN201810516523.XA CN201810516523A CN108682678A CN 108682678 A CN108682678 A CN 108682678A CN 201810516523 A CN201810516523 A CN 201810516523A CN 108682678 A CN108682678 A CN 108682678A
- Authority
- CN
- China
- Prior art keywords
- grid
- layer
- medium layer
- liner
- pixel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 78
- 238000003384 imaging method Methods 0.000 title claims abstract description 31
- 239000010410 layer Substances 0.000 claims abstract description 238
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000011241 protective layer Substances 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims description 29
- 238000002161 passivation Methods 0.000 claims description 20
- 238000001259 photo etching Methods 0.000 abstract description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
Abstract
一种图像传感器及其形成方法，所述方法包括：提供半导体衬底，所述半导体衬底的表面具有第一介质层，所述半导体衬底包括逻辑区域和像素区域，所述逻辑区域内具有穿通孔且所述穿通孔贯穿所述第一介质层，所述穿通孔内填充有导电插塞；在所述像素区域的第一介质层表面形成网格状的格栅；形成保护层，所述保护层覆盖所述第一介质层以及所述格栅；刻蚀去除所述保护层以及所述第一介质层的一部分，以暴露出所述穿通孔的顶部表面以及所述格栅的一部分的顶部表面；形成衬垫，所述衬垫与所述导电插塞以及所述格栅的一部分电连接。本发明方案可以采用较小厚度的掩膜层，且可以采用规格更宽的套刻精度，有助于提高光刻工艺质量。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种图像传感器及其形成方法。
背景技术
图像传感器(Image Sensors，IS)是摄像设备的核心部件，通过将光信号转换成电信号实现图像拍摄功能。以CMOS图像传感器(CMOS Image Sensors，CIS)器件为例，由于其具有低功耗和高信噪比的优点，因此在各种领域内得到了广泛应用。
以后照式(Back-side Illumination，BSI)CIS为例，在现有的制造工艺中，先在半导体衬底内形成逻辑器件、像素器件以及金属互连结构，然后采用承载晶圆与所述半导体衬底的正面键合，进而在半导体衬底的背面形成CIS的后续工艺，例如在所述像素器件的半导体衬底背面形成穿通孔(Through Silicon Via，TSV)、衬垫(Pad)、网格状的格栅(Grid)，在所述格栅之间的网格内形成滤镜(Color Filter)、微透镜结构(Micro lens)等。
然而，在现有技术中，由于先形成衬垫，再形成格栅，导致衬垫所在的区域与格栅所在的区域之间具有较大的高低差，在多层光刻工艺中均需要采用较大厚度的掩膜层(Photo Resist，PR)，容易导致光刻工艺质量较差，特别是在刻蚀格栅的工艺中，容易降低格栅的品质以及光刻工艺的质量。
发明内容
本发明解决的技术问题是提供一种图像传感器及其形成方法，可以采用较小厚度的掩膜层，且可以采用规格更宽的套刻精度，有助于提高光刻工艺质量。
为解决上述技术问题，本发明实施例提供一种图像传感器的形成方法，包括：提供半导体衬底，所述半导体衬底的表面具有第一介质层，所述半导体衬底包括逻辑区域和像素区域，所述逻辑区域内具有穿通孔且所述穿通孔贯穿所述第一介质层，所述穿通孔内填充有导电插塞；在所述像素区域的第一介质层表面形成网格状的格栅；形成保护层，所述保护层覆盖所述第一介质层以及所述格栅；刻蚀去除所述保护层以及所述第一介质层的一部分，以暴露出所述穿通孔的顶部表面以及所述格栅的一部分的顶部表面；形成衬垫，所述衬垫与所述导电插塞以及所述格栅的一部分电连接。
可选的，在形成所述格栅之前，所述图像传感器的形成方法还包括：在所述逻辑区域形成第二介质层，所述第二介质层覆盖所述导电插塞的顶部表面。
可选的，在形成所述格栅之前，所述图像传感器的形成方法还包括：对所述像素区域的第一介质层进行刻蚀，以使所述像素区域的第一介质层表面低于所述逻辑区域的第一介质层表面。
可选的，在形成所述衬垫之前，所述图像传感器的形成方法还包括：在所述像素区域内形成钝化层，所述钝化层覆盖所述格栅的其余部分。
可选的，在所述像素区域的第一介质层表面形成网格状的格栅包括：在所述像素区域的第一介质层的表面形成格栅材料；刻蚀所述格栅材料，以形成所述网格状的格栅。
可选的，所述刻蚀所述格栅材料包括：在所述格栅材料的表面形成图形化的掩膜层；以所述掩膜层为掩膜，刻蚀所述格栅材料。
为解决上述技术问题，本发明实施例提供一种图像传感器，包括：半导体衬底，所述半导体衬底包括逻辑区域和像素区域；第一介质层，位于所述半导体衬底的表面；穿通孔，位于所述逻辑区域内且贯穿所述第一介质层，所述穿通孔内填充有导电插塞；网格状的格栅，位于所述像素区域的第一介质层的表面；保护层，所述保护层覆盖所述第一介质层以及所述格栅，且暴露出所述穿通孔的顶部表面以及所述格栅的一部分的顶部表面；衬垫，所述衬垫与所述导电插塞以及所述格栅的一部分电连接。
可选的，所述图像传感器还包括：第二介质层，所述第二介质层位于所述逻辑区域，且覆盖所述导电插塞的顶部表面。
可选的，所述像素区域的第一介质层表面低于所述逻辑区域的第一介质层表面。
可选的，所述图像传感器还包括：钝化层，所述钝化层位于所述像素区域内，且覆盖所述格栅的其余部分。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在本发明实施例中，通过在第一介质层的表面先形成网格状的格栅，然后再形成衬垫，且所述衬垫与所述导电插塞以及所述格栅的一部分电连接，与现有技术中先形成衬垫，再形成格栅相比，采用本发明实施例的方案，可以在形成格栅的工艺过程以及其他工艺过程中，所述半导体衬底的表面具有更小的高低差，从而仅需要采用较小厚度的掩膜层，且可以采用规格更宽的套刻精度，有助于提高光刻工艺质量。
进一步，在形成所述格栅之前，所述图像传感器的形成方法还包括：在所述逻辑区域形成第二介质层，所述第二介质层覆盖所述导电插塞的顶部表面。采用本发明实施例的方案，可以在形成格栅的工艺过程中，对导电插塞的顶部进行保护，有效地避免图像传感器的品质受到影响。
进一步，在形成所述格栅之前，所述图像传感器的形成方法还包括：对所述像素区域的第一介质层进行刻蚀，以使所述像素区域的第一介质层表面低于所述逻辑区域的第一介质层表面。采用本发明实施例的方案，可以在较低的第一介质层表面形成格栅，有助于进一步降低所述图像传感器像素区域与逻辑区域的高低差，从而在后续光刻工艺中仅需要采用较小厚度的掩膜层，且可以采用规格更宽的套刻精度，有助于进一步提高光刻工艺质量。
附图说明
图1至图9是现有技术中一种图像传感器的形成方法中各步骤对应的器件剖面结构示意图；
图10是本发明实施例中一种图像传感器的形成方法的流程图；
图11至图20是本发明实施例中一种图像传感器的形成方法中各步骤对应的器件剖面结构示意图。
具体实施方式
在现有技术中，由于先形成衬垫，再形成格栅，导致衬垫所在的区域与格栅所在的区域之间具有较大的高低差，在多层光刻工艺中均需要采用较大厚度的掩膜层，容易导致光刻工艺质量较差，特别是在刻蚀格栅的工艺中，容易降低格栅的品质以及光刻工艺的质量。
图1至图9是现有技术中一种图像传感器的形成方法中各步骤对应的器件剖面结构示意图。
参照图1，提供半导体衬底100，所述半导体衬底100的表面具有第一介质层111，所述半导体衬底100包括逻辑区域A和像素区域B，所述逻辑区域A内具有穿通孔102且所述穿通孔102贯穿所述第一介质层111，所述穿通孔102内填充有导电插塞103。
在具体实施中，可以采用刻蚀工艺刻蚀所述第一介质层111和半导体衬底100以形成穿通孔102，所述穿通孔102贯穿所述半导体衬底100以及所述第一介质层111。
其中，所述第一介质层111的材料可以选自：氧化硅、氮化硅。
参照图2，在所述第一介质层111的表面形成衬垫层130，在所述衬垫层130的表面形成第一掩膜层121。
具体地，所述第一掩膜层121可以用于在后续工艺中形成衬垫(Pad)。
参照图3，根据所述第一掩膜层121，刻蚀所述衬垫层130，以在所述第一介质层111的表面形成所述衬垫131。
在具体实施中，所述衬垫的材料可以为金属铝(Al)，以形成铝衬垫(Al Pad)。
更具体地，所述衬垫131具有一定厚度，例如在一种具体应用中，所述衬垫131的厚度可以为600nm左右。
参照图4，在所述衬垫131以及所述第一介质层111的表面形成第二介质层112，形成第二掩膜层122。
在具体实施中，所述第二介质层112的材料可以选自：氧化硅、氮化硅。
具体地，所述第二掩膜层122可以用于在后续工艺中形成格栅区域开口。
需要指出的是，由于存在衬垫131，所述逻辑区域A和像素区域B具有较大的高低差，因此需要采用较厚的第二掩膜层122，例如在一种具体应用中，所述第二掩膜层122的厚度可以为1800nm左右。
进一步地，当所述第二掩膜层122的厚度非常大时，还需要增加所述第二掩膜层122对所述第二介质层112的侧壁的覆盖宽度d，以使所述第二掩膜层122对所述第二介质层112以及衬垫131的侧壁进行有效地保护。其中，所述覆盖宽度d的方向平行于器件的载流子的流动方向。
需要指出的是，在所述第二掩膜层122对应的光刻工艺中，需要采用规格(Spec)更小的套刻精度(Overlay)，从而更加精细地形成所述第二掩膜层122。例如在一个具体应用中，所述覆盖宽度d的下限值至少要大于等于2μm。
可以理解的是，不应当设置覆盖宽度d过大，否则会导致保留的无用图案过多，增大图像传感器的尺寸，因此覆盖宽度d的下限值越大，导致对光刻工艺的精细度要求越高。
参照图5，以所述第二掩膜层122为掩膜，去除所述第二介质层112以及去除所述第一介质层111的一部分，以形成格栅区域开口141。
需要指出的是，所述格栅区域开口141的位置需要根据具体设计需求确定，通常位于像素区域B。
参照图6，形成第三掩膜层123，根据所述第三掩膜层123刻蚀所述衬垫131表面的第二介质层112，以在所述衬垫131的表面形成第一衬垫开口151。
需要指出的是，由于存在衬垫131，所述逻辑区域A和像素区域B具有较大的高低差，因此需要采用较厚的第三掩膜层123，例如在一种具体应用中，所述第三掩膜层123的厚度可以为1800nm左右。
进一步地，当所述第三掩膜层123的厚度非常大时，在所述第三掩膜层123对应的光刻工艺中，还需要采用规格更小的套刻精度，从而更加精细地形成所述第三掩膜层123，导致对光刻工艺的精细度要求更高。
进一步地，所述第一衬垫开口151的尺寸需要根据对衬垫的具体设计需求来具体确定，在本发明实施例中对此不作限制。
参照图7，形成金属层132，所述金属层132覆盖所述第一衬垫开口151以及所述格栅区域开口141；形成第三介质层113，所述第三介质层113覆盖所述金属层132以及所述衬垫131。
在具体实施中，所述第三介质层113的材料可以选自：氧化硅、氮化硅。
优选地，可以采用相同的材料形成所述第一介质层111、第二介质层112以及第三介质层113，例如均采用氧化硅。从而可以降低工艺复杂度。
参照图8，形成第四掩膜层124。
具体地，所述第四掩膜层124暴露出格栅位置，可以用于在后续工艺中形成格栅。
需要指出的是，由于存在衬垫131，所述逻辑区域A和像素区域B具有较大的高低差，因此需要采用较厚的第四掩膜层124，例如在一种具体应用中，所述第四掩膜层124的厚度可以为1300nm左右。
进一步地，当所述第四掩膜层124的厚度非常大时，在所述第四掩膜层124对应的光刻工艺中，还需要采用规格更小的套刻精度，从而更加精细地形成所述第四掩膜层124，导致对光刻工艺的精细度要求更高。
参照图9，以所述第四掩膜层124为掩膜，刻蚀所述格栅区域开口141内的金属层132的一部分，以得到格栅160以及滤镜开口152。
进一步地，在具体实施中，根据实际需求，还可以形成钝化层(Passivation，图未示)，在所述钝化层的表面形成第五掩膜层(图未示)，以所述第五掩膜层为掩膜，刻蚀所述第三介质层113的一部分，以在金属层132的表面形成第二衬垫开口(图未示)，其中，所述钝化层用于在刻蚀时保护所述格栅。
需要指出的是，由于存在衬垫131，所述逻辑区域A和像素区域B具有较大的高低差，因此需要采用较厚的第五掩膜层，并且在所述第五掩膜层对应的光刻工艺中，还需要采用规格更小的套刻精度，导致对光刻工艺的精细度要求更高。
本发明的发明人经过研究发现，在现有技术中，由于先形成衬垫131，再形成格栅160，导致衬垫131所在的区域与格栅160所在的区域之间具有较大的高低差，在多层光刻工艺中均需要采用较大厚度的掩膜层，容易导致成本增加，还需要采用规格更小的套刻精度，导致对光刻工艺的精细度要求更高。
在本发明实施例中，通过在第一介质层的表面先形成网格状的格栅，然后再形成衬垫，且所述衬垫与所述导电插塞以及所述格栅的一部分电连接，与现有技术中先形成衬垫，再形成格栅相比，采用本发明实施例的方案，可以在形成格栅的工艺过程以及其他工艺过程中，所述半导体衬底的表面具有更小的高低差，从而仅需要采用较小厚度的掩膜层，且可以采用规格更宽的套刻精度，有助于提高光刻工艺质量。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图10，图10是本发明实施例中一种图像传感器的形成方法的流程图。所述图像传感器的形成方法可以包括步骤S21至步骤S25：
步骤S21：提供半导体衬底，所述半导体衬底的表面具有第一介质层，所述半导体衬底包括逻辑区域和像素区域，所述逻辑区域内具有穿通孔且所述穿通孔贯穿所述第一介质层，所述穿通孔内填充有导电插塞；
步骤S22：在所述像素区域的第一介质层表面形成网格状的格栅；
步骤S23：形成保护层，所述保护层覆盖所述第一介质层以及所述格栅；
步骤S24：刻蚀去除所述保护层以及所述第一介质层的一部分，以暴露出所述穿通孔的顶部表面以及所述格栅的一部分的顶部表面；
步骤S25：形成衬垫，所述衬垫与所述导电插塞以及所述格栅的一部分电连接。
下面结合图11至图17对上述各个步骤进行说明。
图11至图17是本发明实施例中一种图像传感器的形成方法中各步骤对应的器件剖面结构示意图。
参照图11，提供半导体衬底200，所述半导体衬底200的表面具有第一介质层211，所述半导体衬底包括逻辑区域A和像素区域B，所述逻辑区域A内具有穿通孔202且所述穿通孔202贯穿所述第一介质层211，所述穿通孔202内填充有导电插塞203。
在具体实施中，所述半导体衬底200可以为硅衬底，或者所述半导体衬底200的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等适当的应用于图像传感器的材料，所述半导体衬底200还可以为绝缘体表面的硅衬底或者绝缘体表面的锗衬底，或者是生长有外延层(Epitaxy layer，Epi layer)的衬底。优选地，所述半导体衬底200可以为轻掺杂的半导体衬底，且掺杂类型与漏区相反。具体地，可以通过向所述半导体衬底200进行离子注入，实现深阱掺杂(Deep Well Implant)。
在半导体衬底200的一侧表面形成有第一介质层211，而在相对的另一侧表面可以形成有CIS的正面结构，而在半导体衬底200内还可以形成有光电二极管。
在具体实施中，所述形成穿通孔202以及导电插塞203的工艺可以包括：形成穿通掩膜层(图未示)，以所述穿通掩膜层为掩膜，刻蚀所述半导体衬底200以及所述第一介质层211，以形成贯穿所述半导体衬底200以及所述第一介质层211的穿通孔202；形成穿通孔介质层，所述穿通孔介质层覆盖所述穿通孔202的内壁；形成导电插塞203，所述导电插塞203填充在所述穿通孔202内，且所述穿通孔介质围绕所述导电插塞203；平坦化所述导电插塞203以暴露出所述第一介质层211的表面。
其中，所述第一介质层211可以选自：氧化硅层、氮化硅层以及氧化硅、氮化硅的堆叠层。
在具体实施中，采用氧化硅、氮化硅的堆叠层有助于平衡氧化硅材料、氮化硅材料对半导体衬底产生的应力，提高器件品质。
参照图12，在所述第一介质层111的表面形成第二介质层212，所述第二介质层212覆盖所述导电插塞203的顶部表面，在所述第二介质层212的表面形成第一掩膜层221。
在本发明实施例中，通过所述第一介质层111的表面形成第二介质层212，可以在后续形成格栅的工艺过程中，对导电插塞203的顶部进行保护，有效地避免图像传感器的品质受到影响。
需要指出的是，由于在本发明实施例中，会在形成格栅之后再形成衬垫，所述逻辑区域A和像素区域B之间的高低差较小，因此采用较薄的第一掩膜层221即可，例如在一种具体应用中，所述第一掩膜层221的厚度可以为200nm左右。
参照图13，对所述像素区域B的第一介质层211进行刻蚀，以使所述像素区域B的第一介质层211表面低于所述逻辑区域A的第一介质层211表面。
需要指出的是，在本发明实施例的一种具体实施方式中，可以以所述第一掩膜层221为掩膜，刻蚀第二介质层212，然后再增加一道新增掩膜层(图未示)，刻蚀第一介质层211。在刻蚀所述第一介质层211的过程中，所述新增掩膜层需要对所述第二介质层112的侧壁进行覆盖，以对所述第二介质层112的侧壁进行有效地保护。其中，覆盖的宽度的方向平行于器件的载流子的流动方向。
需要指出的是，在所述新增掩膜层对应的光刻工艺中，可以采用厚度更小的掩膜层以及规格更大的套刻精度，有助于降低工艺难度。
例如在一个具体应用中，所述新增掩膜层的厚度可以为1000nm，相比于现有技术中，如图4所述的1800nm，厚度更小，有助于降低工艺控制难度。
例如在一个具体应用中，所述新增掩膜层对覆盖第二介质层212的侧壁的覆盖宽度的下限值可以设置为大于等于0.5μm，或者大于等于1um，相比于现有技术中，如图4所述的2um，有助于降低对光刻工艺的精细度要求。
在本发明实施例的另一种具体实施方式中，还可以以所述第一掩膜层221为掩膜，先后刻蚀第二介质层212以及第一介质层211，从而节省生产成本，提高生产效率。
在具体实施中，所述第二介质层212的材料可以选自：氧化硅、氮化硅。
优选地，可以采用相同的材料形成所述第一介质层211以及所述第二介质层212，例如均采用氧化硅。从而可以在刻蚀工艺中，在单一刻蚀步骤中对第一介质层211以及所述第二介质层212进行刻蚀，降低工艺复杂度。
在本发明实施例中，通过使所述像素区域B的第一介质层211表面低于所述逻辑区域A的第一介质层211表面，可以在较低的第一介质层211表面形成格栅，有助于进一步降低所述图像传感器像素区域B与逻辑区域A的高低差，从而在后续光刻工艺中仅需要采用较小厚度的掩膜层，且可以采用规格更宽的套刻精度，有助于进一步提高光刻工艺质量。
参照图14，在所述第一介质层211的表面形成格栅材料230，在像素区域B的格栅材料230的表面形成第二掩膜层222。
在具体实施中，所述格栅材料230用于形成格栅，所述格栅用于隔离入射光，从而降低通过不同滤镜结构接收到的入射光的光学串扰。
需要指出的是，由于在本发明实施例中，会在形成格栅之后再形成衬垫，所述逻辑区域A和像素区域B之间的高低差较小，因此采用较薄的第二掩膜层222即可，例如在一种具体应用中，所述第二掩膜层222的厚度可以为1000nm左右，相比于现有技术中图8示出的第四掩膜层124厚度为1300nm，有效地降低了第二掩膜层222的厚度。
需要指出的是，在所述第二掩膜层222对应的光刻工艺中，可以采用规格更大的套刻精度，有助于降低工艺难度。
参照图15，以所述第二掩膜层222为掩膜，刻蚀所述格栅材料230(参照图14)，以形成所述网格状的格栅260。
具体地，所述格栅260的材料可以为金属钨(W)。
参照图16，形成保护层213，所述保护层213覆盖所述第二介质层212以及所述格栅260。
具体地，所述保护层213的材料可以为介质层材料，例如可以包括氧化硅、氮化硅。
参照图17，形成第三掩膜层223，所述第三掩膜层223覆盖所述保护层213的一部分，且暴露出所述穿通孔202的顶部表面以及所述格栅260的一部分的顶部表面。
在本发明实施例中，由于所述逻辑区域A和像素区域B之间的高低差较小，因此采用较薄的第三掩膜层223即可，且可以采用规格更宽的套刻精度，有助于提高光刻工艺质量，降低工艺难度。
参照图18，以所述第三掩膜层223为掩膜，刻蚀去除所述保护层213以及所述第二介质层212的一部分，以暴露出所述穿通孔202的顶部表面以及所述格栅260的一部分的顶部表面。
参照图19，在所述像素区域B内形成钝化层240，所述钝化层240覆盖所述格栅260的其余部分，然后形成衬垫231，所述衬垫231与所述导电插塞203以及所述格栅260的一部分电连接。
具体地，形成衬垫231的步骤可以包括：形成衬垫层(图未示)，在所述衬垫层上形成第四掩膜层224，以所述第四掩膜层224为掩膜，刻蚀所述衬垫层，以形成衬垫231。
具体地，形成钝化层240的步骤可以包括形成初始钝化层(图未示)，再在初始钝化层的表面形成一层钝化掩膜层(图未示)，进而以该钝化掩膜层为掩膜，去除覆盖所述穿通孔202的顶部表面以及所述格栅260的一部分的顶部表面的初始钝化层。
需要指出的是，在所述钝化掩膜层对应的光刻工艺中，可以采用较薄的钝化掩膜层，并且采用规格更大的套刻精度，有助于降低工艺难度，提高器件品质。
具体地，所述第四掩膜层224覆盖所述穿通孔202的顶部表面以及所述格栅260的一部分的顶部表面，也即对形成衬垫的区域进行覆盖。
更具体地，在刻蚀所述衬垫层，以形成衬垫231的步骤中，可以对所述钝化层240表面的衬垫层进行刻蚀，以使形成的衬垫231覆盖所述穿通孔202的顶部表面以及所述格栅260的一部分的顶部表面。
在本发明实施例中，由于先形成格栅260，再形成衬垫231，因此相比于现有技术中的衬垫，可以设置所述衬垫231的厚度更大或更小。
具体而言，在现有技术中，先形成衬垫之后，逻辑区域与像素区域的表面会具有较大的高低差，因此需要对该衬垫的厚度进行限制，否则会在后续光刻工艺中，特别是形成格栅的光刻工艺中，由于逻辑区域与像素区域的高低差较大，而影响器件品质。例如在现有技术的一具体应用中，衬垫的厚度为600nm左右。
然而在本发明实施例中，先形成格栅260，再形成衬垫231，因此形成衬垫231时，降低了对于逻辑区域与像素区域的表面高低差的要求，也即可以设置所述衬垫231的厚度更大或更小。
优选地，在本发明实施例中，可以设置所述衬垫231的厚度更大，有助于增大电流，提高半导体器件的运算效率。
具体而言，相比于在前述现有技术的一具体应用中，衬垫的厚度为600nm左右，则所述衬垫231的厚度可以大于600nm。作为一个非限制性的例子，衬垫231的厚度可以采用1um至3um。
进一步地，所述刻蚀所述衬垫层，以形成衬垫231的工艺可以选自：湿法刻蚀。
具体而言，相比于在现有技术中，先形成衬垫之后，还需要在衬垫的表面形成介质层、金属层等，因此对衬垫表面的形貌的平整度的要求较高，而在本发明实施例中，由于是在形成格栅之后再形成衬垫，因此与现有技术相比，对衬垫表面的形貌的平整度要求更低，有助于降低工艺难度。
参照图20，去除所述第四掩膜层224，去除所述钝化层240。
具体地，所述衬垫231与所述导电插塞203以及所述格栅260的一部分电连接，以与现有技术中的电路布线进行匹配，避免影响布线功能。
在本发明实施例中，通过在第一介质层211的表面先形成网格状的格栅260，然后再形成衬垫231，且所述衬垫231与所述导电插塞203以及所述格栅260的一部分电连接，与现有技术中先形成衬垫，再形成格栅相比，采用本发明实施例的方案，可以在形成格栅260的工艺过程以及其他工艺过程中，所述半导体衬底的表面具有更小的高低差，从而仅需要采用较小厚度的掩膜层，且可以采用规格更宽的套刻精度，有助于提高光刻工艺质量。
在本发明实施例中，还提供一种图像传感器，参照图19，所述图像传感器可以包括：
半导体衬底200，所述半导体衬底200包括逻辑区域A和像素区域B；
第一介质层211，位于所述半导体衬底200的表面；
穿通孔202，位于所述逻辑区域A内且贯穿所述第一介质层211，所述穿通孔202内填充有导电插塞203；
网格状的格栅260，位于所述像素区域B的第一介质层211的表面；
保护层213，所述保护层213覆盖所述第一介质层211以及所述格栅260，且暴露出所述穿通孔202的顶部表面以及所述格栅260的一部分的顶部表面；
衬垫231，所述衬垫231与所述导电插塞203以及所述格栅260的一部分电连接。
进一步地，所述图像传感器还可以包括：第二介质层212，所述第二介质层212可以位于所述逻辑区域A，且覆盖所述导电插塞203的顶部表面。
进一步地，所述像素区域B的第一介质层211表面可以低于所述逻辑区域A的第一介质层211表面。
进一步地，所述图像传感器还可以包括：钝化层240，所述钝化层240可以位于所述像素区域B内，且覆盖所述格栅260的其余部分。
关于该图像传感器的原理、具体实现和有益效果请参照前文及图10至图20示出的关于图像传感器的形成方法的相关描述，此处不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种图像传感器的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底的表面具有第一介质层，所述半导体衬底包括逻辑区域和像素区域，所述逻辑区域内具有穿通孔且所述穿通孔贯穿所述第一介质层，所述穿通孔内填充有导电插塞；
在所述像素区域的第一介质层表面形成网格状的格栅；
形成保护层，所述保护层覆盖所述第一介质层以及所述格栅；
刻蚀去除所述保护层以及所述第一介质层的一部分，以暴露出所述穿通孔的顶部表面以及所述格栅的一部分的顶部表面；
形成衬垫，所述衬垫与所述导电插塞以及所述格栅的一部分电连接。
2.根据权利要求1所述的图像传感器的形成方法，其特征在于，在形成所述格栅之前，还包括：在所述逻辑区域形成第二介质层，所述第二介质层覆盖所述导电插塞的顶部表面。
3.根据权利要求1所述的图像传感器的形成方法，其特征在于，在形成所述格栅之前，还包括：对所述像素区域的第一介质层进行刻蚀，以使所述像素区域的第一介质层表面低于所述逻辑区域的第一介质层表面。
4.根据权利要求1所述的图像传感器的形成方法，其特征在于，在形成所述衬垫之前，还包括：
在所述像素区域内形成钝化层，所述钝化层覆盖所述格栅的其余部分。
5.根据权利要求1所述的图像传感器的形成方法，其特征在于，在所述像素区域的第一介质层表面形成网格状的格栅包括：
在所述像素区域的第一介质层的表面形成格栅材料；
刻蚀所述格栅材料，以形成所述网格状的格栅。
6.根据权利要求5所述的图像传感器的形成方法，其特征在于，所述刻蚀所述格栅材料包括：
在所述格栅材料的表面形成图形化的掩膜层；
以所述掩膜层为掩膜，刻蚀所述格栅材料。
7.一种图像传感器，其特征在于，包括：
半导体衬底，所述半导体衬底包括逻辑区域和像素区域；
第一介质层，位于所述半导体衬底的表面；
穿通孔，位于所述逻辑区域内且贯穿所述第一介质层，所述穿通孔内填充有导电插塞；
网格状的格栅，位于所述像素区域的第一介质层的表面；
保护层，所述保护层覆盖所述第一介质层以及所述格栅，且暴露出所述穿通孔的顶部表面以及所述格栅的一部分的顶部表面；
衬垫，所述衬垫与所述导电插塞以及所述格栅的一部分电连接。
8.根据权利要求7所述的图像传感器，其特征在于，还包括：
第二介质层，所述第二介质层位于所述逻辑区域，且覆盖所述导电插塞的顶部表面。
9.根据权利要求7所述的图像传感器，其特征在于，所述像素区域的第一介质层表面低于所述逻辑区域的第一介质层表面。
10.根据权利要求7所述的图像传感器，其特征在于，还包括：
钝化层，所述钝化层位于所述像素区域内，且覆盖所述格栅的其余部分。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810516523.XA CN108682678A (zh) | 2018-05-25 | 2018-05-25 | 图像传感器及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810516523.XA CN108682678A (zh) | 2018-05-25 | 2018-05-25 | 图像传感器及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108682678A true CN108682678A (zh) | 2018-10-19 |
Family
ID=63808413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810516523.XA Pending CN108682678A (zh) | 2018-05-25 | 2018-05-25 | 图像传感器及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108682678A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109860215A (zh) * | 2019-02-27 | 2019-06-07 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
| CN109860216A (zh) * | 2019-02-27 | 2019-06-07 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
| CN112103304A (zh) * | 2020-09-22 | 2020-12-18 | 武汉新芯集成电路制造有限公司 | 背照式传感器及其制造方法、版图结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150333093A1 (en) * | 2014-05-15 | 2015-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Biased backside illuminated sensor shield structure |
| US20160155771A1 (en) * | 2012-03-15 | 2016-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Grids in Backside Illumination Image Sensor Chips and Methods for Forming the Same |
| US20160300871A1 (en) * | 2015-04-08 | 2016-10-13 | Semiconductor Components Industries, Llc | Methods for integrating bond pad structures with light shielding structures on an image sensor |
| CN106601759A (zh) * | 2015-10-16 | 2017-04-26 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN107195649A (zh) * | 2017-06-06 | 2017-09-22 | 豪威科技(上海)有限公司 | 背照式cmos图像传感器及其制造方法 |
-
2018
- 2018-05-25 CN CN201810516523.XA patent/CN108682678A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160155771A1 (en) * | 2012-03-15 | 2016-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Grids in Backside Illumination Image Sensor Chips and Methods for Forming the Same |
| US20150333093A1 (en) * | 2014-05-15 | 2015-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Biased backside illuminated sensor shield structure |
| US20160300871A1 (en) * | 2015-04-08 | 2016-10-13 | Semiconductor Components Industries, Llc | Methods for integrating bond pad structures with light shielding structures on an image sensor |
| CN106601759A (zh) * | 2015-10-16 | 2017-04-26 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN107195649A (zh) * | 2017-06-06 | 2017-09-22 | 豪威科技(上海)有限公司 | 背照式cmos图像传感器及其制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109860215A (zh) * | 2019-02-27 | 2019-06-07 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
| CN109860216A (zh) * | 2019-02-27 | 2019-06-07 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
| CN112103304A (zh) * | 2020-09-22 | 2020-12-18 | 武汉新芯集成电路制造有限公司 | 背照式传感器及其制造方法、版图结构 |
| CN112103304B (zh) * | 2020-09-22 | 2024-02-09 | 武汉新芯集成电路制造有限公司 | 背照式传感器及其制造方法、版图结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102256261B1 (ko) | 적층형 센서를 위한 대역 통과 필터 | |
| US8435824B2 (en) | Backside illumination sensor having a bonding pad structure and method of making the same | |
| US8178914B2 (en) | Method of fabricating back-illuminated imaging sensors | |
| US7541256B2 (en) | Method of fabricating back-illuminated imaging sensors using a bump bonding technique | |
| US20200144244A1 (en) | Semiconductor device structure and method for manufacturing the same | |
| KR102456271B1 (ko) | 후면 정렬 마크가 있는 bsi 칩 | |
| US11670662B2 (en) | Semiconductor substrate with passivated full deep-trench isolation and associated methods of manufacture | |
| TW201322434A (zh) | 裝置及半導體影像感測元件與其形成方法 | |
| CN108682678A (zh) | 图像传感器及其形成方法 | |
| US11217547B2 (en) | Bond pad structure with reduced step height and increased electrical isolation | |
| CN112349736A (zh) | 半导体器件结构及其制造方法 | |
| KR20140093029A (ko) | 수직 구조 전송 게이트 전극을 갖는 시모스 이미지 센서 및 제조방법 | |
| US20210111201A1 (en) | Image Sensor Structure and Method of Forming the Same | |
| CN108538874A (zh) | 图像传感器及其形成方法 | |
| CN109860215B (zh) | 图像传感器及其形成方法 | |
| US11869916B2 (en) | Bond pad structure for bonding improvement | |
| TWI790528B (zh) | 影像感測器及形成影像感測器之方法及半導體元件 | |
| CN117276294A (zh) | 背照式图像传感器及其形成方法 | |
| JP2006278690A (ja) | 固体撮像素子の製造方法および固体撮像素子 | |
| KR20100019727A (ko) | 반도체 소자의 에어 갭 형성 방법 | |
| JP2006310826A (ja) | 固体撮像素子およびその製造方法 | |
| JP2011238880A (ja) | 固体撮像素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20181019 |
|
| WD01 | Invention patent application deemed withdrawn after publication |