CN108664437A - 处理器性能监测器 - Google Patents

处理器性能监测器 Download PDF

Info

Publication number
CN108664437A
CN108664437A CN201810258579.XA CN201810258579A CN108664437A CN 108664437 A CN108664437 A CN 108664437A CN 201810258579 A CN201810258579 A CN 201810258579A CN 108664437 A CN108664437 A CN 108664437A
Authority
CN
China
Prior art keywords
processor
signal
time interval
determined
expeced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810258579.XA
Other languages
English (en)
Other versions
CN108664437B (zh
Inventor
M.格伦尼
J.A.埃尔德
P.J.汉迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GE Aviation Systems Ltd
Original Assignee
GE Aviation Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GE Aviation Systems Ltd filed Critical GE Aviation Systems Ltd
Publication of CN108664437A publication Critical patent/CN108664437A/zh
Application granted granted Critical
Publication of CN108664437B publication Critical patent/CN108664437B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3006—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system is distributed, e.g. networked systems, clusters, multiprocessor systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3048—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the topology of the computing system or computing system component explicitly influences the monitoring activity, e.g. serial, hierarchical systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本公开的一个示例性方面涉及一种用于监测多个处理器的性能的方法，其中所述多个处理器布置成菊花链环状构造。所述方法包括通过所述多个处理器中的第一处理器从所述多个处理器中的第二处理器接收第一信号。所述方法包括至少部分基于在第一预期时间间隔是否接收到所述第一接收信号，通过所述第一处理器确定所述第二处理器的状态。所述方法包括通过所述第一处理器将第二信号发送到所述多个处理器中的第三处理器，其中所述第三处理器至少部分基于所述第三处理器在第二预期时间间隔是否接收到所述第二信号来确定所述第一处理器的状态。

Description

处理器性能监测器
技术领域
本发明主题大体上涉及飞行器。
背景技术
飞行器可以包括一个或多个计算装置来协助操作。所述一个或多个计算装置可以包括多个处理器。检测不到所述多个处理器中的一个处理器发生的故障，可能对飞行器造成可怕后果。所述多个处理器的常规监测需要使用额外处理器。所述额外处理器会占用空间并且增加一个或多个计算装置的成本。
发明内容
本公开的示例的方面和优点将在以下说明中部分地阐明，或者可以从本说明书中了解到，或可以通过实施本说明书中所公开的示例来了解。
本公开的一个示例性方面涉及一种用于监测多个处理器的性能的方法，其中所述多个处理器布置成菊花链环状(daisy-chained ring)构造。所述方法包括通过所述多个处理器中的第一处理器从所述多个处理器中的第二处理器接收第一信号。所述方法包括至少部分基于在第一预期时间间隔是否接收到所述第一接收信号，通过所述第一处理器来确定所述第二处理器的状态。所述方法包括通过所述第一处理器将第二信号发送到所述多个处理器中的第三处理器，其中所述第三处理器至少部分基于所述第三处理器在第二预期时间间隔是否接收到所述第二信号来确定所述第一处理器的状态。
本公开的另一个示例性方面涉及一种用于监测多个处理器的性能的系统，其中所述多个处理器布置成菊花链环状构造。所述系统包括所述多个处理器中的第一处理器。所述第一处理器配置成从所述多个处理器中的第二处理器接收第一信号。所述第一处理器配置成至少部分基于在第一预期时间间隔是否接收到所述第一接收信号来确定所述第二处理器的状态。所述第一处理器配置成将第二信号发送到所述多个处理器中的第三处理器，其中所述第三处理器至少部分基于所述第三处理器在第二预期时间间隔是否接收到所述第二信号来确定所述第一处理器的状态。
本公开的另一个示例性方面涉及一种用于监测处理器性能的系统。所述系统包括一个或多个存储装置。所述系统包括多个处理器，其中所述多个处理器布置成菊花链环状构造，以使每个处理器包括左侧相邻处理器和右侧相邻处理器，其中每个处理器执行针对受监测处理器的监视器(watchdog)功能，其中每个处理器的所述受监测处理器是所述左侧相邻处理器和所述右侧相邻处理器中的一者，其中每个处理器的性能由监管处理器(supervisor processor)监测，其中每个处理器的所述监管处理器是所述左侧相邻处理器和所述右侧相邻处理器中的另一者。所述监视器功能包括配置成从所述受监测处理器接收第一信号的处理器。所述监视器功能包括配置成基于所述第一接收信号确定所述受监测处理器的状态的处理器。所述监视器功能包括配置成向所述监管处理器发送第二信号的处理器，其中所述监管处理器基于所述第二信号确定处理器的状态。
本公开的其他示例性方面涉及用于监测处理器性能的系统、方法、飞行器、航空电子系统、装置、非暂态计算机可读介质。可对本公开的这些示例性方面做出各种变化和修改。
技术方案1.一种用于监测多个处理器的性能的方法，其中所述多个处理器布置成菊花链环状构造，所述方法包括：
通过所述多个处理器中的第一处理器从所述多个处理器中的第二处理器接收第一信号；
至少部分基于在第一预期时间间隔是否接收到所述第一接收信号，通过所述第一处理器确定所述第二处理器的状态；以及
通过所述第一处理器将第二信号发送到所述多个处理器中的第三处理器，其中所述第三处理器至少部分基于所述第三处理器在第二预期时间间隔是否接收到所述第二信号来确定所述第一处理器的状态。
技术方案2.根据技术方案1所述的方法，其中至少部分基于在第一预期时间间隔是否接收到所述第一接收信号来确定所述第二处理器的所述状态进一步包括：
通过所述第一处理器从所述第二处理器接收第三信号；
通过所述第一处理器确定接收所述第一信号与接收所述第三信号之间的时间；以及
通过所述第一处理器将所确定时间与预期时间进行比较。
技术方案3.根据技术方案2所述的方法，进一步包括：当所确定时间与所述预期时间之间的差异量值超过阈值时，通过所述第一处理器将复位信号发送到所述第二处理器。
技术方案4.根据前述技术方案中的任一技术方案所述的方法，进一步包括：通过所述第一处理器将第三信号发送到所述第三处理器，其中所述第三处理器通过将接收到所述第二信号与接收到所述第三信号之间的时间与预期时间进行比较，来确定所述第一处理器的所述状态。
技术方案5.根据技术方案4所述的方法，进一步包括：
当所确定时间与所述预期时间之间的差异量值超过阈值时：
通过所述第一处理器从所述第三处理器接收第四信号；以及
通过所述第一处理器，基于所述第四信号来启动复位程序。
技术方案6.根据前述技术方案中的任一技术方案所述的方法，其中所述第一信号是来自所述第二处理器的多个接收信号中的一者，并且其中至少部分基于在第一预期时间间隔是否接收到所述第一接收信号来确定所述第二处理器的状态包括：至少部分地基于接收到所述第一信号的时间相对于接收到所述多个接收信号中的另一接收信号的时间，通过所述第一处理器来确定与所述多个接收信号相关联的时间间隔。
技术方案7.根据技术方案6所述的方法，进一步包括：
通过所述第一处理器确定所确定时间间隔与所述第一预期时间间隔之间的差异量值；
通过所述第一处理器将所确定时间间隔与所述第一预期时间间隔之间的所确定差异量值与第一阈值进行比较；以及
当所确定时间间隔与所述第一预期时间间隔之间的所确定差异量值等于或超过所述第一阈值时，通过所述第一处理器将复位信号发送到所述第二处理器。
技术方案8.根据技术方案7所述的方法，其中所述第二信号是发送到所述第三处理器的多个发出信号中的一者，并且其中所述第三处理器至少部分基于所述第三处理器接收到所述第二信号的时间相对于所述第三处理器接收到所述多个发出信号中的另一发出信号的时间，确定与所述多个发出信号相关联的第二时间间隔。
技术方案9.根据技术方案8所述的方法，其中所述第三处理器确定所述第二所确定时间间隔与所述第二预期时间间隔之间的差异量值，并且将所述第二所确定时间间隔与所述第二预期时间间隔之间的所确定差异量值与第二阈值进行比较；并且当所述第二所确定时间间隔与所述第二预期时间间隔之间的所确定差异量值等于或者超过所述第二阈值时：
通过所述第一处理器从所述第三处理器接收第三信号；以及
基于所述第三信号，通过所述第一处理器来启动用于复位所述第一处理器的程序。
技术方案10.一种用于监测多个处理器的性能的系统，其中所述多个处理器布置成菊花链环状构造，所述系统包括：
所述多个处理器中的第一处理器，所述第一处理器配置成：
从所述多个处理器中的第二处理器接收第一信号；
至少部分基于在第一预期时间间隔是否接收到所述第一接收信号来确定所述第二处理器的状态；并且
将第二信号发送到所述多个处理器中的第三处理器，其中所述第三处理器至少部分基于所述第三处理器在第二预期时间间隔是否接收到所述第二信号来确定所述第一处理器的状态。
技术方案11.根据技术方案10所述的系统，其中所述第一处理器进一步配置成：
从所述第二处理器接收第三信号；
确定接收到所述第一信号与接收到所述第三信号之间的时间；并且将所确定时间与预期时间进行比较。
技术方案12.根据技术方案11所述的系统，其中所述第一处理器进一步配置成，当所确定时间与所述预期时间之间的差异量值超过阈值时，将复位信号发送到所述第二处理器。
技术方案13.根据技术方案10到12中的任一技术方案所述的系统，其中所述第一处理器进一步配置成将第三信号发送到所述第三处理器，其中所述第三处理器通过将接收到所述第二信号与接收到所述第三信号之间的时间与预期时间进行比较，来确定所述第一处理器的所述状态。
技术方案14.根据技术方案13所述的系统，其中当所确定时间与所述预期时间之间的差异量值超过阈值时，所述第一处理器进一步配置成：
从所述第三处理器接收第四信号；以及
基于所述第四信号来启动复位程序。
技术方案15.根据技术方案10到14中的任一技术方案所述的系统，其中所述第一信号是来自所述第二处理器的多个接收信号中的一者，并且其中所述第一处理器进一步配置成至少部分基于接收到所述第一信号的时间相对于接收到所述多个接收信号中的另一接收信号的时间来确定与所述多个接收信号相关联的时间间隔。
技术方案16.根据技术方案15所述的系统，其中所述第一处理器进一步配置成：
确定所确定时间间隔与所述第一预期时间间隔之间的差异量值；
将所确定时间间隔与所述第一预期时间间隔之间的所确定差异量值与第一阈值进行比较；并且
当所确定时间间隔与所述第一预期时间间隔之间的所确定差异量值等于或超过所述第一阈值时，将复位信号发送到所述第二处理器。
技术方案17.根据技术方案16所述的系统，其中所述第二信号是发送到所述第三处理器的多个发出信号中的一者，并且其中所述第三处理器至少部分基于所述第三处理器接收到所述第二信号的时间相对于所述第三处理器接收到所述多个发出信号中的另一发出信号的时间，确定与所述多个发出信号相关联的第二时间间隔。
技术方案18.根据技术方案17所述的系统，其中所述第三处理器确定第二所确定时间间隔与第二预期时间间隔之间的差异量值，并且将所述第二所确定时间间隔与所述第二预期时间间隔之间的所确定差异量值与第二阈值进行比较；并且当所述第二所确定时间间隔与所述第二预期时间间隔之间的所确定差异量值等于或者超过所述第二阈值时，所述第一处理器成进一步配置成：
从所述第三处理器接收第三信号；并且
基于所述第三信号来启动用于复位所述第一处理器的程序。
技术方案19.一种用于监测处理器性能的系统，所述系统包括：
一个或多个存储装置；
多个处理器，其中所述多个处理器布置成菊花链环状构造，以使每个处理器包括左侧相邻处理器和右侧相邻处理器，其中每个处理器执行针对受监测处理器的监视器功能，其中每个处理器的所述受监测处理器是所述左侧相邻处理器和所述右侧相邻处理器中的一者，其中每个处理器的性能由监管处理器监测，其中每个处理器的所述监管处理器是所述左侧相邻处理器和所述右侧相邻处理器中的另一者，并且其中所述监视器功能包括所述处理器配置成：
从所述受监测处理器接收第一信号；
基于所述第一接收信号确定所述受监测处理器的状态；并且
向所述监管处理器发送第二信号，其中所述监管处理器基于所述第二信号确定所述处理器的状态。
技术方案20.根据技术方案19所述的系统，其中所述处理器进一步配置成：
从所述受监测处理器接收第三信号；
确定接收到所述第一信号与接收到所述第三信号之间的时间；并且
将所确定时间与预期时间进行比较。
参考以下具体实施方式和所附权利要求书可以更好地理解多个示例的这些和其他特征、方面和优点。附图包括在本说明书内并构成本说明书的一部分，图示了本公开的各方面，并且与本说明书一起用于解释相关原理。
附图说明
说明书中在参考附图的情况下，面向所属领域中的普通技术人员对各个实施例进行了详细说明，在附图中：
图1示出了根据本公开的示例性实施例的飞行器；
图2示出了根据本公开的示例性实施例的多个处理器的方框图；
图3示出了根据本公开的示例性实施例的多个模块的方框图；
图4示出了根据本公开的示例性实施例的示例性方法的流程图；
图5示出了根据本公开的示例性实施例的示例性方法的流程图；
图6示出了根据本公开的示例性实施例的示例性方法的流程图；
图7示出了根据本公开的示例性实施例的示例性方法的流程图；
图8示出了根据本公开的示例性实施例的示例性方法的流程图；
图9示出了根据本公开的示例性实施例的用于实施一个或多个方面的控制系统；以及
图10示出了根据本公开的示例性实施例的示例性运载工具。
具体实施方式
现在将详细参考各个实施例，其中附图中示出了所述实施例的一个或多个示例。每个示例以解释实施例而非限定实施例的方式提供。事实上，所属领域的一般技术人员能够显而易见地认识到，可在不脱离本发明的范围或精神的情况下，对本公开做各种修改和更改。例如，作为一个实施例的一部分示出或描述的特征可用于其他实施例中，从而得到另一个实施例。因此，本公开意图涵盖属于所附权利要求书及其等效物的范围内的此类修改和变化。
在说明书和附属权利要求书中，除非上下文明确地另作规定，否则单数形式“一个”、“一种”和“所述”也包括复数形式。术语“约”与数值一起使用时，表示在所述数量的25％以内。
本公开的示例性方面涉及可以监测多个处理器的性能的方法和系统。所述多个处理器可以布置成菊花链环状构造，其中每个处理器连接到另外两个处理器。在实施例中，处理器中连接到某个处理器的一个处理器可以视作左侧相邻处理器，而另一个相连处理器可以视作右侧相邻处理器。
第一处理器可以定期向第二处理器发送信号。所述第一处理器可以称为所述第二处理器的受监测处理器。所述第二处理器可以称为所述第一处理器的监管处理器。所述信号可以称为心跳脉冲(heartbeat pulse)。在实施例中，每个处理器可以是相关联的左侧相邻处理器的监管处理器，并且其本身可以由相关联的右侧相邻处理器来监管(或者换言之，是相关联的右侧相邻处理器的受监测处理器)。在另一个实施例中，每个处理器可以是相关联的右侧相邻处理器的监管处理器，并且其本身可以由相关联的左侧相邻处理器来监管(或者换言之，是相关联的左侧相邻处理器的受监测处理器)。
如果所述监管处理器没有定期接收到信号，或者如果所述监管处理器接收到所述信号，但所述信号的接收时间不是定期的，则所述监管处理器可以代表所述受监测处理器采取纠正措施。纠正措施可以包括向所述受监测处理器发送复位信号以使所述受监测处理器复位、重新初始化与所述受监测处理器等相关联的程序和/或数据区域，以及/或者前述措施的任何组合。如果所述受监测处理器的问题仍然存在，则纠正措施可以包括禁用所述受监测处理器、无限期地将所述受监测处理器保持在复位状态、为用户创建通知等，以及/或者前述措施的任何组合。
通过这种方式，根据本公开的示例性方面的系统和方法可以具有若干有益效果和益处。例如，本公开的示例性方面可以具有能够监测处理器性能而不增加计算硬件的尺寸、重量或成本的技术效果。
在一些实施例中，本公开的系统和方法还提供对飞行器中的计算系统的改进。例如，所述方法和系统监测多个处理器的性能。所述多个处理器可以布置成菊花链环状构造。例如，所述系统和方法可以：通过所述多个处理器中的第一处理器从所述多个处理器中的第二处理器接收第一信号；至少部分基于在第一预期时间间隔是否接收到所述第一接收信号，通过所述第一处理器来确定所述第二处理器的状态；以及通过所述第一处理器将第二信号发送到所述多个处理器中的第三处理器，其中所述第三处理器至少部分基于所述第三处理器在第二预期时间间隔是否接收到所述第二信号来确定所述第一处理器的状态。这可以改善与飞行器相关联的计算硬件的尺寸、重量和成本。
图1示出了根据本公开的示例性实施例的示例性飞行器100。飞行器100可以包括一个或多个控制系统102(下文图9中将更详细地描述)。所述一个或多个控制系统102可以包括多个处理器。所述一个或多个控制系统102的所述多个处理器的性能可以使用本说明书中所公开的方法和系统来监测。
示例性飞行器100的部件的数量、位置和/或定向用于说明和讨论目的，而不意图加以限制。所属领域中的普通技术人员在使用本说明书中所提供的公开内容时应理解，可以调整飞行器100的部件的数量、位置和/或定向，而不偏离本公开的范围。
图2示出了根据本公开的示例性实施例的位于模块200上的多个处理器202、204、206、208的方框图。例如，所述多个处理器202、204、206、208可以是多个微处理器。所述多个处理器202、204、206、208可以布置成菊花链环状构造。每个处理器202、204、206、208可以具有左侧相邻处理器和右侧相邻处理器。例如，第一处理器202可以将最后一个处理器208作为左侧相邻处理器，并且将第二处理器204作为右侧相邻处理器。同样地，所述最后一个处理器208可以将倒数第二个处理器206作为左侧相邻处理器，并且将第一处理器202作为右侧相邻处理器。处理器202、204、206、208可以从其右侧相邻处理器接收心跳脉冲(例如，以某个时间间隔发送的信号)。在所述构造中，每个处理器202、204、206、208可以视作其右侧相邻处理器的监管处理器。此外，在所述构造中，每个处理器202、204、206、208可以视作其左侧相邻处理器的受监测处理器。如果处理器的所述心跳脉冲在所述时间间隔之外接收到，或者如果时间间隔内没有心跳脉冲，则所述处理器的监管处理器可以将复位信号发送到所述处理器。尽管图2将每个左侧相邻处理器图示成监管处理器，并且将每个右侧相邻处理器图示成受监测处理器，但是可以设想一个实施例，在所述实施例中，每个左侧相邻处理器是受监测处理器，并且每个右侧相邻处理器是监管处理器。
图3示出了根据本公开的示例性实施例的多个模块310、320、330的方框图。系统控制器300可以与多个模块310、320、330中的每一者通信。每个模块310、320、330可以包括多个处理器312、314、316、318、322、324、326、328、332、334、336、338，这些处理器布置成图2所述的菊花链环状构造。例如，标记为310的模块1可以包括布置成图2所述的菊花链环状构造的多个处理器312、314、316、318；标记为320的模块2可以包括布置成图2所述的菊花链环状构造的多个处理器322、324、326、328；并且标记为330的模块3可以包括布置成图2所述的菊花链环状构造的多个处理器332、334、336、338。
图4示出了用于监测多个处理器的性能的示例性方法400的流程图。所述多个处理器可以布置成菊花链环状构造。图4所示方法可以使用例如图9所示的控制系统900的一个或多个处理器904来实施。图4示出了出于说明和讨论目的以特定顺序执行的步骤。所属领域中的普通技术人员在使用本说明书中所提供的公开内容时应理解，可以以各种方式调适、改造、重新排列或修改本说明书中所公开的任何方法的各个步骤，而不偏离本公开的范围。
在(402)中，可以从所述多个处理器中的第二处理器接收第一信号。例如，多个处理器904中的第一处理器904可以从所述多个处理器904中的第二处理器904接收第一信号。在实施例中，第二处理器的心跳脉冲可以包括第一信号。在实施例中，所述第一处理器可以是所述第二处理器的监管处理器。在实施例中，所述第二处理器可以是所述第一处理器的受监测处理器。在实施例中，所述第二处理器可以是所述第一处理器的左侧相邻处理器。如果所述第二处理器是所述第一处理器的左侧相邻处理器，则所述第一处理器可以是所述第二处理器的右侧相邻处理器。在实施例中，所述第二处理器可以是所述第一处理器的右侧相邻处理器。如果所述第二处理器是所述第一处理器的右侧相邻处理器，则所述第一处理器可以是所述第二处理器的左侧相邻处理器。
在(404)中，可以至少部分基于在第一预期时间间隔是否接收到所述第一接收信号来确定所述第二处理器的状态。例如，所述第一处理器904可以至少部分基于在第一预期时间间隔是否接收到所述第一接收信号来确定所述第二处理器的状态。在(406)中，可以将第二信号发送到所述多个处理器中的第三处理器。例如，所述第一处理器904可以将第二信号发送到所述多个处理器904中的第三处理器904。所述第三处理器可以至少部分基于所述第三处理器在第二预期时间间隔是否接收到所述第二信号来确定所述第一处理器的状态。在实施例中，所述第一处理器的心跳脉冲可以包括所述第二信号。在实施例中，所述第三处理器可以是所述第一处理器的监管处理器。在实施例中，所述第一处理器可以是所述第三处理器的受监测处理器。在实施例中，所述第一处理器可以是所述第三处理器的左侧相邻处理器。如果所述第一处理器是所述第三处理器的左侧相邻处理器，则所述第三处理器可以是所述第一处理器的右侧相邻处理器。在实施例中，所述第一处理器可以是所述第三处理器的右侧相邻处理器。如果所述第一处理器是所述第三处理器的右侧相邻处理器，则所述第三处理器可以是所述第一处理器的左侧相邻处理器。图5示出了用于执行方法400的(404)的示例性方法500的流程图。图5所示方法可以使用例如图9所示的控制系统900的一个或多个处理器904来实施。图5示出了出于说明和讨论目的以特定顺序执行的步骤。所属领域中的普通技术人员在使用本说明书中所提供的公开内容时应理解，可以以各种方式调适、改造、重新排列或修改本说明书中所公开的任何方法的各个步骤，而不偏离本公开的范围。
在(502)中，可以从所述第二处理器接收第三信号。例如，第一处理器904可以从第二处理器904接收第三信号。在(504)中，可以确定接收到所述第一信号与接收到所述第三信号之间的时间。例如，所述第一处理器904可以确定接收到所述第一信号与接收到所述第三信号之间的时间。在(506)中，可以将所确定的时间与预期时间进行比较。例如，所述第一处理器904可以将所确定时间与预期时间进行比较。在(508)中，可以确定所确定时间与预期时间之间的差异量值是否超过阈值。例如，所述第一处理器904可以确定所确定时间与预期时间之间的差异量值是否超过阈值。在(510)中，当所确定时间与预期时间之间的差异量值超过阈值时，可以将复位信号发送到第二处理器。例如，当所确定时间与预期时间之间的差异量值超过阈值时，所述第一处理器904可以将复位信号发送到第二处理器904。所述复位信号可以使第二处理器复位、重新初始化程序、重新初始化数据区域等，以及/或者前述操作的任何组合。所述复位信号可以将第二处理器禁用、保持在无限复位状态等，以及/或者前述操作的任何组合。在(512)中，当所确定时间与预期时间之间的差异量值没有超过阈值时，可以继续正常操作。例如，当所确定时间与预期时间之间的差异量值没有超过阈值时，所述第一处理器904可以继续正常操作。
图6示出了用于监测多个处理器的性能的示例性方法600的流程图。所述多个处理器可以布置成菊花链环状构造。图6所示方法可以使用例如图9所示的控制系统900的一个或多个处理器904来实施。图6示出了出于说明和讨论目的以特定顺序执行的步骤。所属领域中的普通技术人员在使用本说明书中所提供的公开内容时应理解，可以以各种方式调适、改造、重新排列或修改本说明书中所公开的任何方法的各个步骤，而不偏离本公开的范围。
在(602)中，可以将第三信号发送到所述第三处理器。例如，第一处理器904可以将第三信号发送到第三处理器904。所述第三处理器可以通过将接收到所述第二信号与接收到所述第三信号之间的时间与预期时间之间进行比较来确定所述第一处理器的状态。在(604)中，可以确定所确定时间与预期时间之间的差异量值是否超过阈值。例如，所述第三处理器904可以确定所确定时间与预期时间之间的差异量值是否超过阈值。在(606)中，当所确定时间与预期时间之间的差异量值超过阈值时，可以从所述第三处理器接收第四信号。例如，当所确定时间与预期时间之间的差异量值超过阈值时，所述第一处理器904可以从第三处理器904接收第四信号。在(608)中，当所确定时间与预期时间之间的差异量值超过阈值时，可以基于所述第四信号而启动复位程序。例如，当所确定时间与预期时间之间的差异量值超过阈值时，所述第一处理器904可以基于所述第四信号而启动复位程序。所述第四信号可以使第一处理器复位、重新初始化程序、重新初始化数据区域等，以及/或者前述操作的任何组合。所述第四信号可以将第一处理器禁用、保持在无限复位状态等，以及/或者前述操作的任何组合。在(610)中，当所确定时间与预期时间之间的差异量值没有超过阈值时，可以继续正常操作。例如，当所确定时间与预期时间之间的差异量值没有超过阈值时，所述第一处理器904可以继续正常操作。
图7示出了用于监测多个处理器的性能的示例性方法700的流程图。所述多个处理器可以布置成菊花链环状构造。图7所示方法可以使用例如图9所示的控制系统900的一个或多个处理器904来实施。图7示出了出于说明和讨论目的以特定顺序执行的步骤。所属领域中的普通技术人员在使用本说明书中所提供的公开内容时应理解，可以以各种方式调适、改造、重新排列或修改本说明书中所公开的任何方法的各个步骤，而不偏离本公开的范围。
视情况而定，所述第一信号可以是来自所述第二处理器的多个接收信号中的一者。在(702)中，可以至少部分基于接收到第一信号的时间相对于接收到多个接收信号中另一个接收信号的时间，确定与所述多个接收信号相关联的时间间隔。例如，所述第一处理器904可以至少部分基于接收到所述第一信号的时间相对于接收到多个接收信号中的另一个接收信号的时间，确定与所述多个接收信号相关联的时间间隔。
在(704)中，可确定所确定时间间隔与第一预期时间间隔之间的差异量值。例如，所述第一处理器904可以确定所确定时间间隔与第一预期时间间隔之间的差异量值。在(706)中，可以将所确定时间间隔与第一预期时间间隔之间的所确定差异量值与第一阈值进行比较。例如，所述第一处理器904可以将所确定时间间隔与第一预期时间间隔之间的所确定差异量值与第一阈值进行比较。在(708)中，可以确定所确定时间间隔与第一预期时间间隔之间的所确定差异量值是否等于或超出所述第一阈值。例如，所述第一处理器904可以确定所确定时间间隔与第一预期时间间隔之间的所确定差异量值是否等于或超出所述第一阈值。在(710)中，当所确定时间间隔与第一预期时间间隔之间的所确定差异量值等于或超过所述第一阈值时，可以将复位信号发送到所述第二处理器。例如，当所确定时间间隔与第一预期时间间隔之间的所确定差异量值等于或超过所述第一阈值时，所述第一处理器904可以将复位信号发送到第二处理器904。所述复位信号可以使第二处理器复位、重新初始化程序、重新初始化数据区域等，以及/或者前述操作的任何组合。所述复位信号可以将第二处理器禁用、保持在无限复位状态等，以及/或者前述操作的任何组合。在(712)中，当所确定时间间隔与第一预期时间间隔之间的所确定差异量值小于所述第一阈值时，可以继续正常操作。例如，当所确定时间间隔与第一预期时间间隔之间的所确定差异量值小于所述第一阈值时，所述第一处理器904可以继续正常操作。
图8示出了用于监测多个处理器的性能的示例性方法800的流程图。所述多个处理器可以布置成菊花链环状构造。图8所示方法可以使用例如图9所示的控制系统900的一个或多个处理器904来实施。图8示出了出于说明和讨论目的以特定顺序执行的步骤。所属领域中的普通技术人员在使用本说明书中所提供的公开内容时应理解，可以以各种方式调适、改造、重新排列或修改本说明书中所公开的任何方法的各个步骤，而不偏离本公开的范围。
视情况而定，所述第二信号可以是发送到所述第三处理器的多个发出信号中的一者。所述第三处理器可以至少部分基于所述第三处理器接收到所述第二信号的时间相对于所述第三处理器接收到所述多个发出信号中的另一个信号的时间，确定与所述多个发出信号相关联的第二时间间隔。视情况而定，所述第三处理器可以确定第二所确定时间间隔与第二预期时间间隔之间的差异量值。所述第三处理器可以将第二所确定时间间隔与第二预期时间间隔之间的所确定差异量值与第二阈值进行比较。当第二所确定时间间隔与第二预期时间间隔之间的所确定差异量值等于或超过所述第二阈值时，可以在(802)中从所述第三处理器接收第三信号。例如，当第二所确定时间间隔与第二预期时间间隔之间的所确定差异量值等于或超过所述第二阈值时，第一处理器904可以从第三处理器904接收第三信号。当第二所确定时间间隔与第二预期时间间隔之间的所确定差异量值等于或超过所述第二阈值时，可以在(804)中基于第三信号来启动用于复位所述第一处理器的程序。例如，当第二所确定时间间隔与第二预期时间间隔之间的所确定差异量值等于或超过所述第二阈值时，第一处理器904可以基于所述第三信号来启动用于复位所述第一处理器904的程序。所述第三信号可以使第一处理器复位、重新初始化程序、重新初始化数据区域等，以及/或者前述操作的任何组合。所述第三信号可以将第一处理器禁用、保持在无限复位状态等，以及/或者前述操作的任何组合。
图9示出了示例性控制系统900的方框图，所述示例性控制系统包括多个处理器，所述多个处理器根据本公开的示例性实施例进行配置。如图所示，控制系统900可以包括一个或多个计算装置902。所述一个或多个计算装置902可以包括一个或多个处理器904以及一个或多个存储装置906。所述一个或多个处理器904可以包括任何适当处理装置，例如微处理器、微控制器、集成电路、逻辑装置或其他适当处理装置。所述一个或多个处理器904的性能可以使用本说明书中所述的方法和系统来监测。一个或多个存储装置906可包括一个或多个计算机可读介质，包括但不限于，非暂态计算机可读介质、RAM、ROM、硬盘驱动器、闪存驱动器或者其他存储装置。
所述一个或多个存储装置906可存储可供一个或多个处理器904访问的信息，包括可由一个或多个处理器904执行的计算机可读指令908。所述指令908可以是在被所述一个或多个处理器904执行时，使所述一个或多个处理器904执行操作的任何指令集。所述指令908可以是以任何适当编程语言编写的软件，或者可以在硬件中实施。在一些实施例中，所述指令908可以由一个或多个处理器904执行以使一个或多个处理器904执行各种操作，例如用于监测一个或多个处理器904的性能的操作，如参照图4所述。
所述存储装置906可进一步存储数据910，所述数据可由一个或一个处理器904访问。例如，如本说明书中所述，数据910可以包括用于监测一个或多个处理器904的性能的任何数据。所述数据910可以包括一个或多个表格、函数、算法、模型、等式等，用于根据本公开的示例性实施例来监测一个或多个处理器904的性能。
所述一个或多个计算装置902还可以包括通信接口912，所述通信接口用于例如与系统的其他部件通信。所述通信接口912可包括用于与一个或多个网络连接的任何适当部件，包括例如发射器、接收器、端口、控制器、天线或其他适当部件。
现在参见图10，其中示出了根据本公开的示例性实施例的示例性运载工具1000。本公开的系统和方法可以在飞行器、直升机、汽车、船、潜艇、火车和/或任何其他适当运载工具上实施。尽管本说明书中参考飞行器实施方案描述了本公开，但是这仅仅是用作示例而不是限制性的。所属领域中的普通技术人员应理解，本公开的系统和方法可以在其他运载工具上实施，而不偏离本公开的范围。
本说明书中所讨论的技术涉及基于计算机的系统，以及由基于计算机的系统所采取的行动以及送到和来自所述基于计算机的系统的信息。所属领域的技术人员应认识到，基于计算机的系统的固有灵活性可实现各种可能配置、组合以及任务和功能在部件之间的划分。例如，本说明书中所讨论的过程可使用单个计算装置实施，也可以使用以组合方式工作的多个计算装置来实施。数据库、存储器、指令和应用程序可在单个系统上实施或者分布于多个系统上。分布式部件可顺序地或者并行地操作。
尽管各个实施例的具体特征可能在一些附图中图示而并未在另一些附图中示出，但这仅仅是为了便于说明。根据本发明公开的原则，附图的任何特征可结合其他任何附图的任何特征进行参考和/或提出权利要求。
本说明书使用示例来公开本发明，包括最佳模式，同时还使得所属领域中的任何普通技术人员能够实施本发明，包括制造和使用任何装置或系统并且执行所包含的任何方法。本发明的可授予专利的范围由权利要求书界定，并且可包括所属领域中的技术人员得出的其他示例。如果此类其他示例所包含的结构组件与权利要求书的书面语言无不同，或者如果其包含与权利要求书的书面语言无实质不同的等效结构组件，则此类其他示例应被确定为在权利要求书的范围内。

Claims (10)

1.一种用于监测多个处理器的性能的方法，其中所述多个处理器布置成菊花链环状构造，所述方法包括：
通过所述多个处理器中的第一处理器从所述多个处理器中的第二处理器接收第一信号；
至少部分基于在第一预期时间间隔是否接收到所述第一接收信号，通过所述第一处理器确定所述第二处理器的状态；以及
通过所述第一处理器将第二信号发送到所述多个处理器中的第三处理器，其中所述第三处理器至少部分基于所述第三处理器在第二预期时间间隔是否接收到所述第二信号来确定所述第一处理器的状态。
2.根据权利要求1所述的方法，其中至少部分基于在第一预期时间间隔是否接收到所述第一接收信号来确定所述第二处理器的所述状态进一步包括：
通过所述第一处理器从所述第二处理器接收第三信号；
通过所述第一处理器确定接收所述第一信号与接收所述第三信号之间的时间；以及
通过所述第一处理器将所确定时间与预期时间进行比较。
3.根据权利要求2所述的方法，进一步包括：当所确定时间与所述预期时间之间的差异量值超过阈值时，通过所述第一处理器将复位信号发送到所述第二处理器。
4.根据前述权利要求中的任一权利要求所述的方法，进一步包括：通过所述第一处理器将第三信号发送到所述第三处理器，其中所述第三处理器通过将接收到所述第二信号与接收到所述第三信号之间的时间与预期时间进行比较，来确定所述第一处理器的所述状态。
5.根据权利要求4所述的方法，进一步包括：
当所确定时间与所述预期时间之间的差异量值超过阈值时：
通过所述第一处理器从所述第三处理器接收第四信号；以及
通过所述第一处理器，基于所述第四信号来启动复位程序。
6.根据前述权利要求中的任一权利要求所述的方法，其中所述第一信号是来自所述第二处理器的多个接收信号中的一者，并且其中至少部分基于在第一预期时间间隔是否接收到所述第一接收信号来确定所述第二处理器的状态包括：至少部分地基于接收到所述第一信号的时间相对于接收到所述多个接收信号中的另一接收信号的时间，通过所述第一处理器来确定与所述多个接收信号相关联的时间间隔。
7.根据权利要求6所述的方法，进一步包括：
通过所述第一处理器确定所确定时间间隔与所述第一预期时间间隔之间的差异量值；
通过所述第一处理器将所确定时间间隔与所述第一预期时间间隔之间的所确定差异量值与第一阈值进行比较；以及
当所确定时间间隔与所述第一预期时间间隔之间的所确定差异量值等于或超过所述第一阈值时，通过所述第一处理器将复位信号发送到所述第二处理器。
8.根据权利要求7所述的方法，其中所述第二信号是发送到所述第三处理器的多个发出信号中的一者，并且其中所述第三处理器至少部分基于所述第三处理器接收到所述第二信号的时间相对于所述第三处理器接收到所述多个发出信号中的另一发出信号的时间，确定与所述多个发出信号相关联的第二时间间隔。
9.根据权利要求8所述的方法，其中所述第三处理器确定所述第二所确定时间间隔与所述第二预期时间间隔之间的差异量值，并且将所述第二所确定时间间隔与所述第二预期时间间隔之间的所确定差异量值与第二阈值进行比较；并且当所述第二所确定时间间隔与所述第二预期时间间隔之间的所确定差异量值等于或者超过所述第二阈值时：
通过所述第一处理器从所述第三处理器接收第三信号；以及
基于所述第三信号，通过所述第一处理器来启动用于复位所述第一处理器的程序。
10.一种用于监测多个处理器的性能的系统，其中所述多个处理器布置成菊花链环状构造，所述系统包括：
所述多个处理器中的第一处理器，所述第一处理器配置成：
从所述多个处理器中的第二处理器接收第一信号；
至少部分基于在第一预期时间间隔是否接收到所述第一接收信号来确定所述第二处理器的状态；并且
将第二信号发送到所述多个处理器中的第三处理器，其中所述第三处理器至少部分基于所述第三处理器在第二预期时间间隔是否接收到所述第二信号来确定所述第一处理器的状态。
CN201810258579.XA 2017-03-27 2018-03-27 处理器性能监测器 Active CN108664437B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1704804.2 2017-03-27
GB1704804.2A GB2560904B (en) 2017-03-27 2017-03-27 Processor performance monitor

Publications (2)

Publication Number Publication Date
CN108664437A true CN108664437A (zh) 2018-10-16
CN108664437B CN108664437B (zh) 2021-07-20

Family

ID=58687820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810258579.XA Active CN108664437B (zh) 2017-03-27 2018-03-27 处理器性能监测器

Country Status (3)

Country Link
US (1) US10776237B2 (zh)
CN (1) CN108664437B (zh)
GB (1) GB2560904B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6439954B1 (ja) * 2018-03-20 2018-12-19 株式会社ＣａｍｂｒｉａｎＲｏｂｏｔｉｃｓ 制御システム、制御方法、及び基礎パーツ
US11983111B2 (en) * 2021-08-19 2024-05-14 Microsoft Technology Licensing, Llc Systems and methods to flush data in persistent memory region to non-volatile memory using auxiliary processor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1276133A (zh) * 1997-08-20 2000-12-06 因特威夫通讯国际有限公司 基站收发信机的改进方法和装置
CN102187396A (zh) * 2009-05-22 2011-09-14 莫塞德技术公司 可配置模块和存储器子系统
US20130279525A1 (en) * 2012-04-20 2013-10-24 Qun Zheng Ring Based Precise Time Data Network Clock Phase Adjustments
CN103716807A (zh) * 2012-10-03 2014-04-09 瑞萨移动公司 用于控制装置的通信状态的方法、装置和计算机程序
CN105510933A (zh) * 2015-11-30 2016-04-20 中航飞机股份有限公司西安飞机分公司 一种三体制集成的卫星导航检测设备和检测方法
CN105910627A (zh) * 2016-07-08 2016-08-31 哈尔滨工业大学 用于空间视觉导航敏感器的动态模拟器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0314161A (ja) * 1989-06-13 1991-01-22 Toshiba Corp プロセッサ監視処理方式
JP3166552B2 (ja) * 1995-04-28 2001-05-14 日本電気株式会社 Ｃｐｕ監視方法及びｃｐｕ監視装置
US5752047A (en) 1995-08-11 1998-05-12 Mcdonnell Douglas Corporation Modular solid state power controller with microcontroller
US5944803A (en) 1997-03-25 1999-08-31 Sony Corporation Isolatable multi-point serial communication utilizing a single universal asynchronous receiver and transmitter (UART)
US7545755B2 (en) * 2000-03-03 2009-06-09 Adtran Inc. Routing switch detecting change in session identifier before reconfiguring routing table
US7146260B2 (en) 2001-04-24 2006-12-05 Medius, Inc. Method and apparatus for dynamic configuration of multiprocessor system
US20050273831A1 (en) * 2004-06-03 2005-12-08 Juda Slomovich Video monitoring system
US8570857B2 (en) * 2006-04-07 2013-10-29 At&T Intellectual Property I, Lp Resilient IP ring protocol and architecture
US7496788B1 (en) 2006-08-17 2009-02-24 Nvidia Corporation Watchdog monitoring for unit status reporting
CN101772925B (zh) 2007-07-23 2015-02-11 汤姆逊许可证公司 用于绕过不可操作网络设备的网络接口装置
US8850262B2 (en) * 2010-10-12 2014-09-30 International Business Machines Corporation Inter-processor failure detection and recovery
US9764822B2 (en) 2014-05-01 2017-09-19 Alakai Technologies Corporation Clean fuel electric multirotor aircraft for personal air transportation and manned or unmanned operation

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1276133A (zh) * 1997-08-20 2000-12-06 因特威夫通讯国际有限公司 基站收发信机的改进方法和装置
CN102187396A (zh) * 2009-05-22 2011-09-14 莫塞德技术公司 可配置模块和存储器子系统
US20130322173A1 (en) * 2009-05-22 2013-12-05 Mosaid Technologies Incorporated Configurable module and memory subsystem
US20130279525A1 (en) * 2012-04-20 2013-10-24 Qun Zheng Ring Based Precise Time Data Network Clock Phase Adjustments
CN103716807A (zh) * 2012-10-03 2014-04-09 瑞萨移动公司 用于控制装置的通信状态的方法、装置和计算机程序
CN105510933A (zh) * 2015-11-30 2016-04-20 中航飞机股份有限公司西安飞机分公司 一种三体制集成的卫星导航检测设备和检测方法
CN105910627A (zh) * 2016-07-08 2016-08-31 哈尔滨工业大学 用于空间视觉导航敏感器的动态模拟器

Also Published As

Publication number Publication date
GB2560904A8 (en) 2018-11-14
GB201704804D0 (en) 2017-05-10
GB2560904B (en) 2020-06-10
CN108664437B (zh) 2021-07-20
US10776237B2 (en) 2020-09-15
US20180276097A1 (en) 2018-09-27
GB2560904A (en) 2018-10-03

Similar Documents

Publication Publication Date Title
US9952948B2 (en) Fault-tolerance pattern and switching protocol for multiple hot and cold standby redundancies
CN102402395B (zh) 基于仲裁磁盘的高可用系统不间断运行方法
CN103825902B (zh) 一种综合模块化航电系统重构决策系统及决策方法
CN105095001B (zh) 分布式环境下虚拟机异常恢复方法
CN103708025B (zh) 使用单工计算机的飞行控制系统和包括该系统的飞机
EP2984528B1 (en) Control of aircraft systems with at least two remote data concentrators for control of an aircraft system component
CN108664437A (zh) 处理器性能监测器
CN112379694A (zh) 一种飞行故障的应急处理方法及系统
CN105045164A (zh) 可降级的三冗余同步表决计算机控制系统及方法
CN110427283A (zh) 一种双余度的燃油管理计算机系统
JP2017534502A5 (zh)
CN105955101A (zh) 一种控制方法、调度处理器和控制器
US10521981B2 (en) Vehicle wash assessment
CN105005232A (zh) 可降级的三冗余同步表决计算机控制系统及方法
CN104866460B (zh) 一种基于SoC的容错自适应可重构系统与方法
CN106154894A (zh) 基于双mpu的整车控制器及其安全监控方法
CN206877150U (zh) 一种无人机控制系统及无人机
CA3240409A1 (en) Method and system for addressing failure in an autonomous agent
US20130339981A1 (en) Node
CN105204956A (zh) 一种实时动态重构管理方法
CN205049929U (zh) 一种无人机飞控系统和无人机
WO2013053643A3 (de) Verfahren zum betreiben eines steuerungsnetzwerk und steuerungsnetzwerk
US20180059963A1 (en) Fail-operational system design pattern based on software code migration
CN109976317A (zh) 机器人安全控制方法、装置、机器人及其系统和存储介质
CN102521033A (zh) 一种监测系统调度的死锁检测与解除方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant