CN108633326A - 利用ldpc码的交织器的位置 - Google Patents

利用ldpc码的交织器的位置 Download PDF

Info

Publication number
CN108633326A
CN108633326A CN201880000468.7A CN201880000468A CN108633326A CN 108633326 A CN108633326 A CN 108633326A CN 201880000468 A CN201880000468 A CN 201880000468A CN 108633326 A CN108633326 A CN 108633326A
Authority
CN
China
Prior art keywords
data stream
rate
matched
encoded data
interleaved
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880000468.7A
Other languages
English (en)
Inventor
陈威任
陈儒雅
张晏硕
提摩西·培林·费雪-杰费斯
邱茂清
徐诚羿
李重佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN108633326A publication Critical patent/CN108633326A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明描述了与利用低密度奇偶校验(LDPC)码的交织器的位置有关的概念和方案。装置的处理器对数据进行编码以提供编码数据流。该处理器还对编码数据进行速率匹配以提供经速率匹配的编码数据流。该处理器还对经速率匹配的编码数据流进行交织。在对编码数据进行速率匹配时，所述处理器在循环缓冲器中缓冲所述编码数据流，且循环缓冲器用作对编码数据流进行速率匹配的速率匹配块。在对经速率匹配的编码数据流进行交织时，所述处理器对经速率匹配的编码数据流执行位级交织以提供交织数据流。

Description

利用LDPC码的交织器的位置
相关专利申请的交叉引用
本发明要求分别于2017年1月24日提交的美国临时专利申请No.62/449,677和于2017年6月20日提交的美国临时专利申请No.62/522,149的优先权权益，所述美国临时专利申请的全部内容通过引用并入本文中。
技术领域
本发明总体上涉及信息编码，并且更具体地，涉及利用低密度奇偶校验(low-density parity-check,LDPC)码的交织器的位置。
背景技术
除非本文另有说明，否则在本部分中描述的方法不作为针对下面列出的权利要求的现有技术，不因包括在该部分中而被承认是现有技术。
在第五代(5th-generation,5G)新无线电(New Radio,NR)移动通信中，LDPC被用于NR数据信道。一般来说，LDPC包括基础矩阵和变位系数表(shift-coefficient table)。然而，没有定义利用LDPC码的交织器的位置。
发明内容
以下发明内容仅仅是例示性的，并不意在以任何方式进行限制。即，提供如下发明内容来引入本文所述的新颖且非显而易见的技术的概念、要点、益处以及优点。在下面的详细描述中进一步描述选择实现方式。因此，如下发明内容不是旨在标识所要求保护的主题的基本特征，也不旨在用于确定所要求保护的主题的范围。
本发明的目的是提出与利用LDPC码的交织器的位置有关的各种新颖的概念和方案。具体而言，在本发明中提出了位级交织器(bit-level interleaver)相对于循环缓冲器的潜在位置。根据第一个所提议方案，位级交织器的位置可以在循环缓冲器前。根据第二个所提议方案，位级交织器的位置可以在循环缓冲器后。
在一个方面，一种方法可以涉及对编码数据流进行速率匹配。该方法还可以涉及将所述编码数据流传递通过位级交织器以提供交织数据流。
在一个方面，一种方法可以涉及将编码数据流传递通过位级交织器以提供交织数据流。该方法还可以涉及对所述交织数据流进行速率匹配。
在一个方面，一种装置可以包括收发器和耦接至该收发器的处理器。所述收发器能够与无线网络的至少一个网络节点进行无线通信。所述处理器能够对数据进行编码以提供编码数据流。所述处理器还能够对所述编码数据执行速率匹配和交织操作。
值得注意的是，尽管下面在5G NR无线通信的背景下提供了对所提出方案和各种示例的描述，但所提出的概念、方案及其任何变型例/衍生例可以在根据实现方式适合的其它协议、标准以及规范的通信中实现。因此，所提议方案的范围不限于本文所提供的描述。
附图说明
附图被包括进来以提供对本发明的进一步理解，并且被并入且构成本发明的一部分。附图例示了本发明的实现方式，并与本详细描述一起用于说明本发明的原理。可以理解的是，为了清楚地例示本发明的构思，一些组件可能被显示为与实际实现方式中的尺寸不成比例，因此附图不必按比例进行绘制。
图1例示了根据本发明实现方式的示例编码器架构。
图2例示了根据本发明另一实现方式的示例编码器架构。
图3是根据本发明实现方式的示例装置的框图。
图4是根据本发明实现方式的示例处理的流程图。
图5是根据本发明实现方式的示例处理的流程图。
具体实施方式
本文公开了要求保护的主题的详细实施方式和实现方式。然而，应当明白，所公开的实施方式和实现方式仅仅是对可以以各种形式具体实施的所要求保护的主题的例示。然而，本发明可以按许多不同形式具体实施，而不应解释为对本文所阐述的示例性实施方式和实现方式进行限制。相反，提供这些示例性实施方式和实现方式，以使本发明的描述透彻和完整，并且向本领域技术人员充分表达本发明的范围。在下面的描述中，可以省略已知特征和/或技术的细节以避免不必要地使所呈现的实施方式和实现方式模糊不清。
概述
根据第一个所提议方案，位级交织器的位置可以在循环缓冲器前。循环缓冲器可以等同于速率匹配块。因此，输入至循环缓冲器的数据可以被交织。这样，循环缓冲器中的交织数据可以具有最低码率，并且可以执行速率匹配以传递通过码块级联。在接收器处，LDPC解码器可以利用最低码率来对接收到的码字进行解码。码率较低的解码器的复杂度较高。第一个所提议方案可能给接收器引入相对更大的解码器复杂度。
根据第二个所提议方案，位级交织器的位置可以在循环缓冲器后。循环缓冲器可以等同于速率匹配块。因此，数据可以被速率匹配，然后被传递通过位级交织器。因为数据与合适的码率进行速率匹配，所以接收器处的解码器可以利用对应码率对接收到的数据进行解码。因此，第二个所提议方案中的解码器的复杂度会低于第一个所提议方案中的解码器的复杂度。从解码器复杂度的角度来看，第二个所提议方案可以优选用于交织器。
图1例示了根据本发明实现方式的示例编码器架构100。编码器架构100可以是基于第一个所提议方案的架构。参照图1，编码器架构100可以包括：LDPC编码器110、位级交织器120以及循环缓冲器130。
LDPC编码器110可以被配置、设计或以其它方式适用于对输入数据执行LDPC编码以提供编码数据流。位级交织器120可以被配置、设计或以其它方式适用于从LDPC编码器110接收编码数据流并对编码数据执行位级交织以提供交织数据流(例如，包括系统位、信息位以及奇偶校验位)。循环缓冲器130可以被配置、设计或以其它方式适用于从位级交织器120接收交织数据流并缓冲交织数据流。
利用编码器架构100，循环缓冲器130中的交织数据可以具有最低码率，并且可以执行速率匹配以传递通过码块级联。在接收器处，LDPC解码器可以利用最低码率对接收到的码字进行解码。考虑到LDPC编码的性质，编码器侧使用的码率越低，解码器侧的解码复杂度就越高。因此，当在编码器侧使用相对较低的码率时，该设计可能导致更高复杂度的解码器。
图2例示了根据本发明的实现方式的示例编码器架构200。编码器架构200可以是基于第二个所提议方案的架构。参照图2，编码器架构200可以包括LDPC编码器210、循环缓冲器220以及位级交织器230。
LDPC编码器210可以被配置、设计或以其它方式适用于对输入数据执行LDPC编码以提供编码数据流。循环缓冲器220可以被配置、设计或以其它方式适用于从LDPC编码器210接收编码数据流并缓冲编码数据流。位级交织器230可以被配置、设计或以其它方式适用于从循环缓冲器220接收编码数据流并对编码数据执行位级交织以提供交织数据流(例如，包括系统位、信息位以及奇偶校验位)。因此，数据可以被速率匹配，然后被传递通过位级交织器230。因为数据可以与合适的码率(例如，相对较高的码率)进行速率匹配，所以接收器处的解码器可以利用对应码率来对接收到的数据进行解码。有利的是，具有编码器架构200的解码器的复杂度可以低于具有编码器架构100的解码器的复杂度。
例示性实现方式
图3例示了根据本发明的实现方式的示例装置300。装置300可以作为通信装置来执行各种功能，以实现本文所述的与利用LDPC码的交织器的位置有关的概念、方案、技术、处理以及方法，包括上面参照图1和图2描述的内容，以及下面描述的进程400和500。
装置300可以是电子装置的一部分，电子装置可以是通信装置、计算装置、便携式或移动装置或者可穿戴装置。例如，可以在用户设备、基站、智能电话、智能手表、智能手镯、智能项链、个人数字助理，或计算设备(如平板计算机、膝上型计算机、笔记本计算机、台式计算机或服务器)中实现装置300。另选的是，装置300可以以一个或更多个集成电路(IC)芯片的形式来实现，举例来说，例如并且不限于，一个或多个单核处理器、一个或多个多核处理器或者一个或多个复杂指令集计算(complex-instruction-set-computing,CISC)处理器。
装置300可以包括图3所示的组件中的至少一些组件。例如，装置300至少可以包括处理器310。另外，装置300可以包括收发器340，该收发器340被配置成通过与无线网络的至少一个网络节点无线地发送和接收数据来参与无线通信(例如，遵照一个或更多个3GPP和5G NR标准、协议、规范和/或任何适用的无线协议和标准)。装置300还可以包括与本发明的所提议方案不相关的其它组件(例如，存储器、供电系统、显示设备以及用户界面设备)，因而，为了简单和简洁起见，这些组件没有在图3中示出，也没有在本文中描述。
在一个方面，处理器310可以以一个或多个单核处理器、一个或多个多核处理器或者一个或多个CISC处理器的形式来实现。也就是说，即使本文使用单数术语“一个处理器”来指代处理器310，根据本发明，处理器310在一些实现方式中也可以包括多个处理器并且在其它实现方式中可以包括单个处理器。在另一方面，处理器310可以以具有电子组件的硬件(并且，可选为固件)的形式来实现，所述电子组件包括，例如但不限于，被配置和设置成实现根据本发明的特定目的的一个或多个晶体管、一个或多个二极管、一个或多个电容器、一个或多个电阻器、一个或多个电感器、一个或多个忆阻器(memristor)和/或一个或多个变容器。换句话说，在至少一些实现方式中，处理器310是被专门设计、设置并配置成执行特定任务的专用机器，所述特定任务包括根据本发明的各种实现方式的利用LDPC码的交织器的位置。
作为专用机器的处理器310可以包括非通用及专门设计的硬件电路，所述硬件电路被设计、设置并配置成执行与根据本发明的各种实现方式的利用LDPC码的交织器的位置有关的特定任务。在一个方面，处理器310可以执行一组或多组代码、程序和/或指令(例如，存储在可通过处理器310访问的存储器中)，以执行用于实施(render)根据本发明的各种实现方式的利用LDPC码的交织器的位置的各种操作。在另一方面，处理器310可以包括编码器320和解码器330，该编码器320和解码器330一起执行特定任务和功能以实施根据本发明的各种实现方式的利用LDPC码的交织器的位置。在一些实现方式中，编码器架构100及其上述的功能和能力可以在编码器320中或由编码器320实现。另选地或者另外地，编码器架构200及其上述的功能和能力可以在编码器320中或由编码器320实现。编码器320和解码器330中的每一个都可以采用具有电子电路的硬件的形式来实现。另选地，编码器320和解码器330中的每一个都可以采用软件的形式来实现。还另选的是，编码器320和解码器330中的每一个都可以采用硬件和软件的组合的形式来实现。
在一些实现方式中，编码器320可以包括LDPC编码器322以及速率匹配和位级交织块324，并且编码器320能够对传出数据进行编码以提供作为编码数据的第一数据。例如，LDPC编码器322可以对传出数据进行编码以提供编码数据流。此外，速率匹配和位级交织块324可以对编码数据执行速率匹配和交织来提供用于由收发器340发送的第一数据。在一些实现方式中，
在一些实现方式中，在对数据进行编码以提供编码数据流时，处理器310的编码器320的LDPC编码器322可以对数据执行LDPC编码以提供编码数据流。
在一些实现方式中，在对编码数据执行速率匹配和交织时，处理器310的编码器320的速率匹配和位级交织块324可以对编码数据流进行速率匹配。此外，速率匹配和位级交织块324可以对经速率匹配的编码数据流执行交织以提供交织数据流。
在一些实现方式中，在对编码数据流进行速率匹配时，处理器310的编码器320的速率匹配和位级交织块324的循环缓冲器326可以缓冲编码数据流，且循环缓冲器326用作与编码数据流进行速率匹配的速率匹配块。
在一些实现方式中，循环缓冲器326可以将编码数据流与由接收器处的解码器用来对通过该接收器接收的数据进行解码的码率相匹配。
在一些实现方式中，在对经速率匹配的编码数据流进行交织时，处理器310的编码器320的速率匹配和位级交织块324可以对经速率匹配的编码数据流执行位级交织以提供交织数据流。
在一些实现方式中，在对编码数据执行速率匹配和交织时，速率匹配和位级交织块324可对编码数据流进行交织以提供交织数据流。此外，速率匹配和位级交织块324可以对交织数据流进行速率匹配以提供经速率匹配的交织数据流。
在一些实现方式中，在对编码数据流进行交织时，速率匹配和位级交织块324的位级交织器328可以对编码数据流执行位级交织以提供交织数据流。
在一些实现方式中，在对交织数据流进行速率匹配时，循环缓冲器326可以缓冲交织数据流，且循环缓冲器326用作与交织数据流进行速率匹配的速率匹配块。
在一些实现方式中，循环缓冲器326可以将交织数据流与由接收器处的解码器用来对通过该接收器接收的数据进行解码的码率进行速率匹配。
在一些实现方式中，解码器330可以包括LDPC解码器332以及去速率(de-rate)匹配和位级去交织块334，并且解码器330能够对作为从收发器340接收的编码数据的第二数据进行解码，以提供解码数据。例如，去速率匹配和位级去交织块334可以处理第二数据以提供经处理的数据。此外，LDPC解码器332可以利用LDPC码来对经处理的数据进行解码以提供解码数据。在一些实现方式中，去速率匹配和位级去交织块334可以包括去速率匹配器336和位级去交织器338。位级去交织器338可以对第二数据执行位级去交织以提供去交织数据流。去速率匹配器336可以对去交织数据流进行去速率匹配来提供经处理的数据以供LDPC解码器332进行解码。
例示性处理
图4例示了根据本发明的实现方式的示例进程400。进程400可以表示实现所提议概念和方案的一方面，如上面参照图2描述的概念和方案。更具体地说，进程400可以表示所提议概念和方案的与利用LDPC码的交织器的位置有关的一方面。进程400可以包括如由框410和420以及子框412、414和416中的一个或多个所示的一个或多个操作、动作或功能。尽管例示为离散框，但进程400的各个框可以根据希望的实现方式而被划分成附加框、被组合成更少的框或被消除。此外，进程400的框/子框可以按照图4所示的次序执行，或者另选地以不同次序执行。进程400可以由装置300及其任何变型来实现。例如，进程400在装置300中实现或者通过装置300实现。仅出于例示性目的并且在不限制所述范围的情况下，下面在装置300的背景下对进程400进行描述。进程400可以在框410开始。
在410，进程400可以利用装置300的处理器310的编码器320对编码数据流进行速率匹配。进程400可以从410进行至420。
在420，进程400可以利用处理器310的编码器320将编码数据流传递通过位级交织器以提供交织数据流。
关于对编码数据流进行速率匹配，进程400可以利用处理器310执行如由子框412、414以及416表示的多个操作。
在412，进程400可以利用处理器310的编码器320的LDPC编码器322对数据进行编码以提供编码数据流。进程400可以从412进行至414。
在414，进程400可以利用处理器310的编码器320的速率匹配和位级交织块324的循环缓冲器326从LDPC编码器322接收编码数据流。进程400可以从414进行至416。
在416，进程400可以利用处理器310的编码器320的速率匹配和位级交织块324的循环缓冲器326缓冲编码数据流。
在一些实现方式中，循环缓冲器326可以用作对编码数据流进行速率匹配的速率匹配块。
在一些实现方式中，循环缓冲器326可以将编码数据流与由接收器处的解码器用来对通过该接收器接收的数据进行解码的码率进行速率匹配。
在一些实现方式中，在将编码数据流传递通过位级交织器时，进程400可以利用处理器310的编码器320的速率匹配和位级交织块324的位级交织器328从循环缓冲器326接收编码数据流。此外，进程400可以利用位级交织器328对编码数据流执行位级交织以提供交织数据流。
图5例示了根据本发明的实现方式的示例进程500。进程500可以表示实现所提议概念和方案的一方面，如上面参照图1描述的概念和方案。更具体地说，进程500可以表示所提议概念和方案的与利用LDPC码的交织器的位置有关的一方面。进程500可以包括如由框510和520以及子框512、514以及516中的一个或多个所示的一个或多个操作、动作或功能。尽管例示为离散框，但进程500的各个框可以根据希望的实现方式而被划分成附加框、被组合成更少的框或被消除。此外，进程500的框/子框可以按照图5所示的次序执行，或者另选地以不同次序执行。进程500可以由装置300及其任何变型来实现。例如，进程500在装置300中实现或者通过装置300实现。仅出于例示性目的并且在不限制所述范围的情况下，下面在装置300的背景下对进程500进行描述。进程500可以在框510开始。
在510，进程500可以利用装置300的处理器310的编码器320将编码数据流传递通过位级交织器以提供交织数据流。进程500可以从510进行至520。
在520，进程500可以利用处理器310的编码器320对交织数据流进行速率匹配。
关于将编码数据流传递通过位级交织器，进程500可以利用处理器310执行如由子框512、514以及516表示的多个操作。
在512，进程500可以利用处理器310的编码器320的LDPC编码器322对数据进行编码以提供编码数据流。进程500可以从512进行至514。
在514，进程500可以利用处理器310的编码器320的速率匹配和位级交织块324的位级交织器328从LDPC编码器322接收编码数据流。进程500可以从514进行至516。
在516，进程500可以利用位级交织器328对编码数据流执行位级交织以提供交织数据流。
在一些实现方式中，在对交织数据流进行速率匹配时，进程500可以利用处理器310的编码器320的速率匹配和位级交织块324的循环缓冲器326从位级交织器328接收交织数据流。此外，进程500可以利用循环缓冲器326缓冲交织数据流。
在一些实现方式中，循环缓冲器326可以用作对交织数据流进行速率匹配的速率匹配块。
在一些实现方式中，循环缓冲器326可以将交织数据流与由接收器处的解码器用来对通过该接收器接收的数据进行解码的码率进行速率匹配。
其它注意事项
本文所述主题有时例示了包含在不同的其它组件内或与不同的其它组件相连接的不同组件。要理解的是，这样描绘的架构仅仅是示例，而实际上，可以实现获得相同功能的许多其它架构。在概念上，用于获得相同功能的组件的任何布置都有效地“关联”，从而获得希望的功能。因而，在此为获得特定功能而组合的任意两个组件都可以被看作彼此“相关联”，从而获得希望的功能，而与架构或中间组件无关。同样地，这样关联的任意两个组件还可以被视为彼此“可操作地连接”，或“可操作地耦接”，以获得希望的功能，并且能够这样关联的任意两个组件也可以被视为彼此“可操作地耦接”，以获得希望的功能。可操作地耦接的具体示例包括但不限于，物理上可配对和/或物理上交互的组件和/或可无线地交互和/或无线地交互的组件和/或逻辑上交互和/或逻辑上可交互的组件。
而且，针对在此实质上使用的任何复数和/或单数术语，本领域技术人员可以针对上下文和/或应用在适当时候从复数转变成单数和/或从单数转变成复数。为清楚起见，各种单数/复数置换在此可以确切地阐述。
此外，本领域技术人员应当明白，一般来说，在此使用的，而且尤其是在所附权利要求书(例如，所附权利要求书的主体)中使用的术语通常旨在作为“开放式”术语，例如，术语“包括”应当解释为“包括但不限于”，术语“具有”应当解释为“至少具有”，术语“包含”应当解释为“包含但不限于”等。本领域技术人员还应当明白，如果想要特定数量的介绍权利要求列举，则这种意图将在该权利要求中明确地陈述，并且在没有这些陈述的情况下，不存在这种意图。例如，为帮助理解，下面所附权利要求书可以包含使用介绍性短语“至少一个”和“一个或多个”来介绍权利要求列举。然而，使用这种短语不应被理解为，暗示由不定冠词“一(a)”或“一个(an)”介绍的权利要求列举将包含这种介绍权利要求列举的任何特定权利要求限制为只包含一个这种列举的实现方式，即使在相同的权利要求包括介绍性短语“一个或多个”或“至少一个”以及诸如“一”或“一个”的不定冠词(例如，“一”或“一个”)应被解释为表示“至少一个”或“一个或多个”；其对于介绍权利要求列举的定冠词的使用同样适用。另外，即使明确地陈述特定数量的介绍权利要求列举，本领域技术人员也将认识到，这种列举应当被解释成，表示至少所陈述的数量，例如，“两个列举”的裸列举在没有其它修饰语的情况下意指至少两个列举，或者两个或多个列举。而且，在使用类似于“A、B以及C等中的至少一个”的惯例的那些例子中，一般来说，这种句法结构希望本领域技术人员应当理解这种惯例，例如，“具有A、B以及C中的至少一个的系统”应当包括但不限于具有单独A、单独B、单独C、A和B一起、A和C一起、B和C一起，和/或A、B以及C一起等的系统。在使用类似于“A、B或C等中的至少一个”的惯例的那些例子中，一般来说，这种句法结构希望本领域技术人员应当理解这种惯例，例如，“具有A、B或C中的至少一个的系统”应当包括但不限于具有单独A、单独B、单独C、A和B一起、A和C一起、B和C一起、和/或A、B以及C一起等的系统。本领域技术人员还将理解，实际上，呈现两个或多个另选术语的任何转折词和/短语(无论在说明书、权利要求书、还是附图中)应当被理解成设想包括这些术语中的一个、这些术语中的任一个或者两个术语的可能性。例如，短语“A或B”应当被理解成，包括“A”或“B”或“A和B”的可能性。
根据前述内容，将理解，本发明的各个实现方式出于例示的目的而进行了描述，并且在不脱离本发明的范围和精神的情况下，可以进行各种修改。因此，本文所述各个实现方式并非旨在进行限制，且真实范围和精神通过下列权利要求书指示。

Claims (18)

1.一种方法，包括：
对编码数据流进行速率匹配；以及
将所述编码数据流传递通过位级交织器，以提供交织数据流。
2.根据权利要求1所述的方法，其特征在于，对所述编码数据流进行速率匹配的步骤包括以下步骤：
由低密度奇偶校验(LDPC)编码器对数据进行编码以提供所述编码数据流；
由循环缓冲器从所述低密度奇偶校验编码器接收所述编码数据流；以及
由所述循环缓冲器缓冲所述编码数据流，
其中，所述循环缓冲器用作对所述编码数据流进行速率匹配的速率匹配块。
3.根据权利要求2所述的方法，其特征在于，所述循环缓冲器将所述编码数据流与码率进行速率匹配，其中，所述码率是由接收器处的解码器用来对通过所述接收器接收的数据进行解码所使用的。
4.根据权利要求2所述的方法，其特征在于，将所述编码数据流传递通过所述位级交织器的步骤包括以下步骤：
由所述位级交织器从所述循环缓冲器接收所述编码数据流；以及
由所述位级交织器对所述编码数据流执行位级交织，以提供所述交织数据流。
5.一种方法，包括：
将编码数据流传递通过位级交织器，以提供交织数据流；以及
对所述交织数据流进行速率匹配。
6.根据权利要求5所述的方法，其特征在于，将所述编码数据流传递通过所述位级交织器的步骤包括以下步骤：
由低密度奇偶校验(LDPC)编码器对数据进行编码以提供所述编码数据流；
由所述位级交织器从所述低密度奇偶校验编码器接收所述编码数据流；以及
由所述位级交织器对所述编码数据流执行位级交织以提供所述交织数据流。
7.根据权利要求6所述的方法，其特征在于，对所述交织数据流进行速率匹配的步骤包括以下步骤：
由循环缓冲器从所述位级交织器接收所述交织数据流；以及
由所述循环缓冲器缓冲所述交织数据流，
其中，所述循环缓冲器用作对所述交织数据流进行速率匹配的速率匹配块。
8.根据权利要求7所述的方法，其特征在于，所述循环缓冲器将所述交织数据流与码率进行速率匹配，其中，所述码率是由接收器处的解码器用来对通过该接收器接收的数据进行解码所使用的。
9.一种装置，包括：
收发器，所述收发器能够与无线网络的至少一个网络节点进行无线通信；以及
处理器，所述处理器耦接至所述收发器，所述处理器能够执行以下步骤：
对数据进行编码以提供编码数据流；以及
对编码数据执行速率匹配和交织操作。
10.根据权利要求9所述的装置，其特征在于，在对所述数据进行编码以提供所述编码数据流时，所述处理器对所述数据执行低密度奇偶校验(LDPC)编码以提供所述编码数据流。
11.根据权利要求9所述的装置，其特征在于，在对所述编码数据执行速率匹配和交织操作时，所述处理器执行以下操作，包括：
对所述编码数据流进行速率匹配；以及
对经速率匹配的编码数据流进行交织，以提供交织数据流。
12.根据权利要求11所述的装置，其特征在于，在对所述编码数据流进行速率匹配时，所述处理器执行以下操作，包括：
在循环缓冲器中缓冲所述编码数据流，
其中，所述循环缓冲器用作对所述编码数据流进行速率匹配的速率匹配块。
13.根据权利要求12所述的装置，其特征在于，所述循环缓冲器将所述编码数据流与码率进行速率匹配，其中，所述码率是由接收器处的解码器用来对通过所述接收器接收的数据进行解码所使用的。
14.根据权利要求12所述的装置，其特征在于，在对经速率匹配的编码数据流进行交织时，所述处理器执行以下操作，包括：
对经速率匹配的编码数据流执行位级交织，以提供所述交织数据流。
15.根据权利要求9所述的装置，其特征在于，在对所述编码数据执行速率匹配和交织时，所述处理器执行以下操作，包括：
对所述编码数据流进行交织以提供交织数据流；以及
对所述交织数据流进行速率匹配，以提供经速率匹配的交织数据流。
16.根据权利要求15所述的装置，其特征在于，在对所述编码数据流进行交织时，所述处理器执行以下操作，包括：
对所述编码数据流执行位级交织以提供所述交织数据流。
17.根据权利要求16所述的装置，其特征在于，在对所述交织数据流进行速率匹配时，所述处理器执行以下操作，包括：
在循环缓冲器中缓冲所述交织数据流，
其中，所述循环缓冲器用作对所述交织数据流进行速率匹配的速率匹配块。
18.根据权利要求17所述的装置，其特征在于，所述循环缓冲器将所述交织数据流与码率进行速率匹配，其中，所述码率是由接收器处的解码器用来对通过所述接收器接收的数据进行解码所使用的。
CN201880000468.7A 2017-01-24 2018-01-24 利用ldpc码的交织器的位置 Pending CN108633326A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201762449677P 2017-01-24 2017-01-24
US62/449,677 2017-01-24
US201762522149P 2017-06-20 2017-06-20
US62/522,149 2017-06-20
US15/878,350 2018-01-23
US15/878,350 US10432227B2 (en) 2017-01-24 2018-01-23 Location of interleaver with LDPC code
PCT/CN2018/073963 WO2018137646A1 (en) 2017-01-24 2018-01-24 Location of interleaver with ldpc code

Publications (1)

Publication Number Publication Date
CN108633326A true CN108633326A (zh) 2018-10-09

Family

ID=62907374

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880000468.7A Pending CN108633326A (zh) 2017-01-24 2018-01-24 利用ldpc码的交织器的位置

Country Status (5)

Country Link
US (2) US10432227B2 (zh)
EP (1) EP3571795A4 (zh)
CN (1) CN108633326A (zh)
TW (1) TW201834403A (zh)
WO (1) WO2018137646A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110266320A (zh) * 2019-07-01 2019-09-20 京信通信系统（中国）有限公司 Ldpc编码及译码方法、装置和编译码系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PL3308469T3 (pl) 2016-08-12 2020-08-24 Telefonaktiebolaget Lm Ericsson (Publ) Sposoby dopasowywania szybkości dla kodów LDPC

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080320353A1 (en) * 2007-06-20 2008-12-25 Motorola, Inc. Apparatus comprising a circular buffer and method for assigning redundancy versions to a circular buffer
WO2009094805A1 (en) * 2008-01-25 2009-08-06 Panasonic Corporation Radio communication apparatus and interleaving method
CN103188044A (zh) * 2011-05-19 2013-07-03 北京新岸线移动多媒体技术有限公司 一种用于数据传输的方法和设备
EP2461511A4 (en) * 2010-01-04 2014-01-22 Zte Corp SERIAL PROCESSING METHOD, BIT RATE MATCHING PARALLEL PROCESSING METHOD, AND DEVICE THEREOF
US20150082117A1 (en) * 2013-09-18 2015-03-19 Samsung Electronics Co., Ltd. Transmitter and signal processing method thereof
EP2938035A1 (en) * 2012-12-21 2015-10-28 Samsung Electronics Co., Ltd. Method and device for transmitting and receiving signal by using modulation techniques in wireless communication system

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1296490A3 (en) 2001-08-14 2004-04-14 Hewlett-Packard Company Message broker
US7339885B2 (en) 2003-06-05 2008-03-04 International Business Machines Corporation Method and apparatus for customizable surveillance of network interfaces
WO2005078951A1 (en) 2004-02-11 2005-08-25 Aware, Inc. Communication channel capacity estimation
WO2006001015A2 (en) 2004-06-25 2006-01-05 Runcom Technologies Ltd. Multi-rate ldpc code system and method
EP1843797B1 (en) * 2005-02-04 2014-01-22 The Procter and Gamble Company Absorbent structure with improved water-absorbing material
KR20060097503A (ko) 2005-03-11 2006-09-14 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
KR100946884B1 (ko) 2005-07-15 2010-03-09 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
KR100946905B1 (ko) 2005-09-27 2010-03-09 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호 송수신 장치 및 방법
US7631246B2 (en) 2006-01-09 2009-12-08 Broadcom Corporation LDPC (low density parity check) code size adjustment by shortening and puncturing
WO2007106366A2 (en) 2006-03-10 2007-09-20 Interdigital Technology Corporation Method and apparatus for scaling soft bits for decoding
CN101119178B (zh) 2006-08-01 2010-08-25 华为技术有限公司 信号发送、接收方法及信号发送、接收装置
US8566676B2 (en) 2007-01-05 2013-10-22 Qualcomm Incorporated FEC code and code rate selection based on packet size
MX2009007946A (es) 2007-01-24 2009-08-18 Qualcomm Inc Codificacion y descodificacion de verificacion de paridad de baja densidad (ldpc) de paquetes de tamaños variables.
KR101455978B1 (ko) 2007-03-27 2014-11-04 엘지전자 주식회사 Ｌｄｐｃ 부호를 이용한 부호화 방법
US8418023B2 (en) 2007-05-01 2013-04-09 The Texas A&M University System Low density parity check decoder for irregular LDPC codes
EP2186200B1 (en) 2007-08-28 2016-06-15 Samsung Electronics Co., Ltd. Apparatus and method for transmitting and receiving data in a communication system using low density parity check codes
CN101388743B (zh) 2007-09-13 2012-05-23 中兴通讯股份有限公司 一种正交频分复用系统的物理信道映射装置及其映射方法
CN101741527B (zh) 2008-11-27 2013-03-27 中兴通讯股份有限公司 速率匹配方法和装置
US8510358B2 (en) 2008-12-29 2013-08-13 Intel Corporation Partially random permutation sequence generator
US8433972B2 (en) 2009-04-06 2013-04-30 Nec Laboratories America, Inc. Systems and methods for constructing the base matrix of quasi-cyclic low-density parity-check codes
CN101841390B (zh) 2010-03-01 2014-03-05 联芯科技有限公司 传输信道编码及复用方法和比特级处理器
CN102237978B (zh) 2010-04-27 2013-12-04 华为技术有限公司 一种协作链路的建立和维护方法及相关设备
US9634693B2 (en) 2010-08-12 2017-04-25 Samsung Electronics Co., Ltd Apparatus and method for decoding LDPC codes in a communications system
US8595585B2 (en) 2010-08-20 2013-11-26 Nec Laboratories America, Inc. Reverse concatenated encoding and decoding
CN101951264B (zh) 2010-08-31 2014-03-12 宁波大学 一种多码率准循环低密度奇偶校验码解码器
JP5091996B2 (ja) 2010-09-09 2012-12-05 株式会社東芝 誤り訂正復号器、メモリコントローラ及び受信機
CN101984570B (zh) 2010-10-25 2013-09-18 北京邮电大学 一种应用于mimo-ofdm系统下克服弱散射的码本选择调制方法
US8750358B2 (en) 2011-04-06 2014-06-10 Nec Laboratories America, Inc. Method for improving multiuser MIMO downlink transmissions
US9094841B2 (en) 2012-04-04 2015-07-28 Samsung Electronics Co., Ltd. Determination of channel quality information in advanced antenna systems
US9654316B2 (en) 2012-07-27 2017-05-16 Sun Patent Trust Transmission method, transmitter, reception method, and receiver
CN103873186B (zh) 2012-12-11 2018-07-13 中兴通讯股份有限公司 Td-scdma上行传输信道处理方法
KR101776275B1 (ko) 2014-02-19 2017-09-07 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
JP6345949B2 (ja) 2014-03-04 2018-06-20 株式会社Ｎｔｔドコモ ユーザ端末、無線基地局、無線通信方法及び無線通信システム
CN106663050B (zh) 2014-07-28 2018-04-13 三菱电机株式会社 差分数据生成系统、数据更新系统以及差分数据生成方法
CN105471547B (zh) 2014-09-30 2019-06-07 安华高科技股份有限公司 通信设备及通过其执行的方法
CN104917588A (zh) 2015-04-13 2015-09-16 李焱 提高非视距毫米波室内通信系统传输可靠性信道编码方法
US9853771B2 (en) 2015-05-19 2017-12-26 Samsung Electronics Co., Ltd. Transmitting apparatus and mapping method thereof
US10784901B2 (en) 2015-11-12 2020-09-22 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes
US10725860B2 (en) 2016-03-04 2020-07-28 Sandisk Technologies Llc Storage system and method for handling a burst of errors
US10164659B2 (en) 2016-05-12 2018-12-25 Mediatek Inc. QC-LDPC coding methods and apparatus
US10959233B2 (en) 2016-11-13 2021-03-23 Qualcomm Incorporated Method to enable iterative processing and perform closer to constrained capacity
US10778366B2 (en) * 2017-03-31 2020-09-15 Qualcomm Incorporated Techniques for rate matching and interleaving in wireless communications

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080320353A1 (en) * 2007-06-20 2008-12-25 Motorola, Inc. Apparatus comprising a circular buffer and method for assigning redundancy versions to a circular buffer
WO2009094805A1 (en) * 2008-01-25 2009-08-06 Panasonic Corporation Radio communication apparatus and interleaving method
EP2461511A4 (en) * 2010-01-04 2014-01-22 Zte Corp SERIAL PROCESSING METHOD, BIT RATE MATCHING PARALLEL PROCESSING METHOD, AND DEVICE THEREOF
CN103188044A (zh) * 2011-05-19 2013-07-03 北京新岸线移动多媒体技术有限公司 一种用于数据传输的方法和设备
EP2938035A1 (en) * 2012-12-21 2015-10-28 Samsung Electronics Co., Ltd. Method and device for transmitting and receiving signal by using modulation techniques in wireless communication system
US20150082117A1 (en) * 2013-09-18 2015-03-19 Samsung Electronics Co., Ltd. Transmitter and signal processing method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SAMSUNG ELECTRONICS: "pCR 45.820 NB OFDMA–Uplink Forward Error Correction", 《3GPP TSG GERAN ADHOC#3 GPC150319 KISTA,SWEDEN》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110266320A (zh) * 2019-07-01 2019-09-20 京信通信系统（中国）有限公司 Ldpc编码及译码方法、装置和编译码系统

Also Published As

Publication number Publication date
WO2018137646A1 (en) 2018-08-02
US20190372600A1 (en) 2019-12-05
TW201834403A (zh) 2018-09-16
EP3571795A4 (en) 2020-03-04
US10432227B2 (en) 2019-10-01
EP3571795A1 (en) 2019-11-27
US20180212626A1 (en) 2018-07-26
US10958290B2 (en) 2021-03-23

Similar Documents

Publication Publication Date Title
CN101836387B (zh) 具有速率匹配的高计算效率的卷积编码
TWI689173B (zh) 資料編碼方法及其設備
CN101820288B (zh) 低密度校验码的信息处理方法
CN108809506B (zh) 一种编码方法及装置
CN102160315A (zh) 通过循环冗余校验的块的迭代解码
CN103873071B (zh) 一种前向纠错编码、译码方法和装置、通信设备及系统
CN108173621A (zh) 数据传输的方法、发送设备、接收设备和通信系统
CN108633326A (zh) 利用ldpc码的交织器的位置
CN102681954A (zh) 使用总线倒置以减少同时信号切换
CN111698271A (zh) 一种hdlc协议ip核
CN110192346A (zh) 用于新无线电低密度奇偶校验码的偏移系数和提升因子设计
CN102447551A (zh) Ack/nack捆绑
JP2019515592A (ja) データ送信方法、データ受信方法、送信デバイス、および受信デバイス
CN110519004A (zh) 一种编码方法及相关设备
CN103716127B (zh) 一种基于ttcn‑3的压缩编解码的方法和系统
CN104426634A (zh) 数据传输系统及方法
CN109644069A (zh) 具有交错功能的nr ldpc
CN1574652A (zh) Turbo解码装置
CN101753153A (zh) 一种Turbo码编码器、译码器及编码、译码方法
CN103401649B (zh) 一种恶劣信道下基于喷泉编码的分布式传输方法
CN101027860A (zh) 上行链路编码和多路复用的实施
CN109741756B (zh) 基于usb外接设备传输操作信号的方法及系统
CN102857241B (zh) 一种cmmb中多码率rs码的并行编码器和编码方法
CN109067407B (zh) 信息处理的方法、装置和通信设备
CN204189162U (zh) 一种dfti总线编解码电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181009

WD01 Invention patent application deemed withdrawn after publication