CN108632038A - 信息处理装置 - Google Patents

Abstract

本发明的实施方式涉及信息处理装置。抑制安装成本过度上升，并进行PUF输出的纠错。本发明的实施方式的信息处理装置具有：PUF输出获取部，获取第1PUF输出；发送部，将基于所述第1PUF输出的发送数据发送到外部装置，使所述外部装置执行所述第1PUF输出的纠错；接收部，从所述外部装置接收纠错结果；以及计算部，根据所述纠错结果生成信息。

Description

信息处理装置

本申请以日本专利申请2017－053466(申请日：03/17/2017)为基础，从该申请享受优先的利益。本申请通过参照该申请，包含该申请的全部内容。

技术领域

本发明的实施方式涉及信息处理装置。

背景技术

已知在设备具有的物理特性之中，在设备的制造时无法完全控制其值，针对每个设备产生具有不同的值的物理特性。PUF(physically unclonable function，物理不可克隆功能)是利用该物理特性的每个设备的差异来针对每个设备生成不同的信息的功能。作为在PUF中被利用的物理特性，期望的性质如下。(i)PUF输出的值针对每个设备不同，(ii)不易伪造具有与某个设备的输出相同的输出的其它设备，(iii)同一设备的PUF具有不论输出多少次都输出相同的值这样的再现性这一性质。能够利用这些PUF的性质，生成设备固有的ID，用于设备的识别。另外，这些性质能够用于更安全的密钥管理。在该密钥管理中，将在设备内的加密处理中使用的密钥在需要其的定时从PUF输出导出，在不需要密钥时，将其从设备内部的存储器消去。由此，能够实施针对攻击者解析设备内的存储器而不法地盗取密钥的威胁的对策。

发明内容

虽说在PUF输出中具有再现性，但只是利用了物理特性的些微的差异，所以存在产生噪声的情况。噪声是因热噪音、温度所致的设备的物理特性的变化、经年劣化、除了PUF以外的电路动作的干扰等而引起的。在将PUF应用于设备的识别的情况下，噪声妨碍生成设备的正确的ID，所以难以进行设备的识别。在将PUF应用于密钥管理的情况下，噪声导致在生成密钥时生成与此前不同的密钥，难以执行正确的加密处理。因此，为了应对噪声，对PUF输出进行纠错的情形较多。

一般而言，PUF输出的误码率高。因此，应用PUF的装置期望具备具有高的纠正能力的纠错码(Error Correcting Code(ECC))。但是，一般随着ECC的纠正能力变高，其安装成本变大。特别在BCH码、RS码等代码中，解联立方程式的解码部的安装成本远大于只是进行卷积计算的编码部。

因此，本发明的实施方式的信息处理装置的目的在于，抑制安装成本过度上升，并进行PUF输出的纠错。

为了达到上述目的，本发明的实施方式的信息处理装置具有：PUF输出获取部，获取第1PUF输出；发送部，将基于所述第1PUF输出的发送数据发送到外部装置，使所述外部装置执行所述第1PUF输出的纠错；接收部，从所述外部装置接收纠错结果；以及计算部，根据所述纠错结果生成信息。

根据上述信息处理装置，能够通过计算量、耗电等更小的安装进行PUF输出的纠错。

附图说明

图1是示出本发明的实施方式的密钥生成装置与其它装置的连接的图。

图2是本发明的实施方式的密钥生成装置的密钥初始化阶段的功能框图。

图3是本发明的实施方式的密钥生成装置的密钥再次生成阶段的功能框图。

图4是本发明的实施方式的ID生成装置的密钥初始化阶段的功能框图。

图5是本发明的实施方式的ID生成装置的密钥再次生成阶段的功能框图。

图6是本发明的实施方式的密钥生成装置的HW结构图。

图7是本发明的实施方式的计算装置的HW结构图。

图8是本发明的实施方式的计算装置的HW结构图。

图9是本发明的实施方式的计算装置的HW结构图。

图10是本发明的实施方式的计算装置的HW结构图。

(附图标记说明)

1：密钥生成装置；2：电子电路；3：非易失性存储器；4：解码装置；12：随机数生成部；14、14a、14b：编码部；16：PUF输出获取部；18：哈希值(hash value)计算部；41：解码部；100：ID生成装置；1000：计算装置。

具体实施方式

以下，参照附图，说明本发明的实施方式。在本实施方式中，以使用PUF输出来生成密钥的密钥生成装置为例进行说明。本实施方式的密钥生成装置具有密钥初始化阶段和密钥再次生成阶段这两个动作阶段。

图1是示出本实施方式的密钥生成装置与其它装置的连接的图。密钥生成装置1与电子电路2、非易失性存储器3、解码装置4连接。例如通过SRAM－PUF实现本实施方式的密钥生成装置所使用的PUF。SRAM－PUF由多个SRAM存储器单元构成。本实施方式的电子电路2为多个SRAM存储器单元。SRAM的各存储器单元在接入电源后稳定为1或者0中的某一状态。读出其值而作为PUF输出。

在密钥初始化阶段，密钥生成装置1从电子电路2获取PUF输出，生成密钥以及辅助数据，将辅助数据H存储于非易失性存储器3。在密钥再次生成阶段，密钥生成装置1从电子电路2获取PUF输出，从非易失性存储器3获取辅助数据，再次生成密钥。即使辅助数据泄漏也不破坏安全性。能够使用辅助数据和PUF输出再次生成密钥，所以无需存储密钥，能够保持安全性。

另外，在密钥再次生成阶段，密钥生成装置1使解码装置4执行在再次生成密钥时所需的解码处理。密钥生成装置1和解码装置4既可以作为1个装置设置在同一框体内，也可以是利用有线或者无线的网络连接的两个装置。只要密钥生成装置1为IoT的边缘设备，则解码装置4既可以是网关装置，也可以是云服务器。例如，解码装置4也可以是连接于多个密钥生成装置1，从多个密钥生成装置1接受解码处理的委托的结构。

这样，本实施方式的密钥生成装置1将解码处理委托给作为外部的装置的解码装置4。因此，无需将安装成本大的解码处理部设置在密钥生成装置1内。

图2是在密钥初始化阶段发挥功能的密钥生成装置1的功能框图。随机数生成部12生成随机数序列(R)。随机数生成部12期望为真随机数电路，但只要能够在设备内确保具有足够的熵的熵源，则也可以从此处得到随机数种子(random seed)，利用伪随机数生成电路实现。

编码部14将随机数序列(R)作为信息比特列而进行纠错码的编码，生成码字(ENC(R))。PUF输出获取部16获取PUF输出(I)。辅助数据(H)是通过每个比特的异或运算(XOR)将PUF输出与码字进行重叠而得到的数据，如式(1)那样表示。

辅助数据(H)存储于非易失性存储器3。辅助数据(H)在密钥再次生成阶段被使用。另外，PUF输出(I)被输入到哈希值计算部18。哈希值计算部18输出计算PUF输出(I)的哈希值而得到的密钥(K)。此外，辅助数据(H)即使被输出到密钥生成装置1的外部也不破坏安全性。另一方面，在将密钥(K)输出到密钥生成装置1的外部且密钥(K)泄漏给第三者的情况下破坏安全性。

图3是在密钥再次生成阶段发挥功能的密钥生成装置1的功能框图。密钥再次生成阶段的编码部14a、14b、PUF输出获取部16以及哈希值计算部18也可以分别使用与密钥初始化阶段的编码部14、PUF输出获取部16以及哈希值计算部18相同的电路。密钥再次生成阶段的随机数生成部12既可以使用与密钥初始化阶段的随机数生成部12相同的电路，也可以使用不同的电路。但是，在密钥初始化阶段生成的随机数列R与在密钥再次生成阶段生成的随机数列R′之间不能有相关性。

密钥再次生成阶段的编码部14a、14b和密钥初始化阶段的编码部14是进行相同的纠错码的编码部。另外，编码部14、14a、14b的纠错码例如是如二元BCH码那样的线性码。

在本实施方式中，作为编码部14、14a、14b的纠错码，使用纠正能力高的二元BCH码。例如，如果PUF输出的比特误码率为5％，则使用码长为127比特、信息位长为71比特、奇偶校验位长为56比特、纠正能力为9(能够纠正到9个比特错误)的原始BCH码。期待足够的纠错能力，相对于比特误码率(5％)设定有约1.4倍的纠正能力(9/127)，所以由于PUF输出的噪声而密钥生成失败的可能性变得非常小。

在假设密钥生成失败的情况下，之后，无法使用该密钥正常地进行通信、数据的解码等处理，所以可知密钥生成失败。在该情况下，只要从最初重新进行密钥再次生成阶段即可。码长具有127比特，所以即使设想了将针对每个设备不同的PUF输出的熵用比特数进行平均时假设为0.21这样小的情形，为了生成作为标准的共同密钥密码的AES密码的256比特密钥，作为PUF，也只要安装具有127比特的10倍的1270比特的输出比特数的PUF即可。1270×0.21＝266.7>256。如果为SRAM－PUF，则只要作为PUF用而确保1270比特的存储器单元即可。

在密钥再次生成阶段，首先读出存储于非易失性存储器3的辅助数据(H)。然后，PUF输出获取部16获取到的PUF输出(I′)与辅助数据(H)重叠。有时在PUF输出中产生噪声。因此，在密钥初始化阶段由PUF输出获取部16获取的PUF输出(I)与在密钥再次生成阶段由PUF输出获取部16获取的PUF输出(I′)可能不同。

接下来，随机数生成部12生成随机数序列(R′)，编码部14a对其进行纠错码的编码而得到码字(ENC(R′))。然后，将码字(ENC(R′))与辅助数据和PUF输出的重叠数据进一步重叠。该重叠结果能够如式(2)那样表示。

在本实施方式的密钥再次生成阶段，随机数生成部12生成710比特的随机数列R′。然后，将该随机数列R′分割为10个71比特的随机数列，编码部14a按照BCH码对71比特的各随机数列进行编码，生成10个127比特码字。将这样得到的1270比特的码字(ENC(R′))与辅助数据和PUF输出的重叠数据进一步重叠。

然后，发送部22将重叠结果发送到外部的解码装置4的解码部41，委托解码。解码部41进行纠错码的解码。在该解码中，密钥初始化阶段的PUF输出(I)与密钥再次生成阶段的PUF输出(I′)之间的差异视为施加于码字的噪声。在设为纠错码为线性码时，只要密钥初始化阶段的PUF输出(I)与密钥再次生成阶段的PUF输出(I′)的差分的权重处于纠错码的纠正能力的范围内，则解码部41纠错成功。在线性码中，在纠错成功的情况下，式(3)所示的性质成立。

本实施方式的解码部41将从密钥生成装置1收取的1270比特的数据分割为10个127比特的数据，对各个数据进行BCH码的解码。然后，使得到的10个71比特的解码结果、即710比特的纠错后的数据返回到密钥生成装置1。

密钥生成装置1的接收部24从解码装置4的解码部41接收解码结果。然后，密钥生成装置1将从解码装置4得到的解码结果与从随机数生成部12得到的随机数(R′)进行重叠，得到随机数(R)。然后，编码部14b对随机数(R)进行纠错码的编码，得到码字(ENC(R))。也就是说，在解码部41纠错成功的情况下，从编码部14b输出的码字(ENC(R))与在密钥初始化阶段由编码部14输出的码字(ENC(R))一致。

根据本实施方式的密钥生成装置1，针对710比特的解码结果，重叠从随机数生成部12得到的随机数列，将重叠而得到的结果的710比特的数据分割为10个71比特的数据。然后，编码部14b分别对10个71比特的数据进行BCH码的编码。

将该码字ENC(R)与辅助数据(H)进行重叠。从式(1)可明确，通过将码字ENC(R)与辅助数据(H)进行重叠，能够得到在密钥初始化阶段使用的PUF输出(I)。然后，与密钥初始化阶段同样地，哈希值计算部18计算PUF输出(I)的哈希值，从而能够得到密钥(K)。

这样，通过将解码部41设置于与密钥生成装置1不同的外部的装置，无需将解码部设置在密钥生成装置1内。因此，能够减小安装成本、计算量、耗电。另外，密钥生成装置1与解码装置4之间的消息被随机数R′、编码后的随机数R′遮掩，能够在信息理论上安全地将解码委托给外部。

在低端的设备中，由于安装成本的大小而避开安装保存密钥的防篡改的非易失性存储器的情形较多。例如，IoT的边缘设备为传感器、简单的控制器，被大量地廉价地生产的情形较多。当在这样的低端的设备中也使用PUF时，能够安全地进行密钥管理。进而，根据本实施方式的密钥生成装置1，能够省去在密钥生成装置1内设置解码部41的安装成本，所以能够将PUF应用于各种产品、服务。

此外，在本实施方式中，以使用PUF输出来生成密钥的装置为例进行了说明，但不限于密钥的生成。例如，在使用PUF输出来生成ID的情况下也可以使用在本实施方式中说明的处理。图4示出使用PUF输出来生成ID的ID生成装置100的ID初始化阶段的功能框图。另外，图5示出ID生成装置100的ID再次生成阶段的功能框图。关于ID生成装置100的功能框图的详细内容，与密钥生成装置1的功能框图相同，所以省略说明。

本实施方式的随机数生成部12、编码部14、14a、14b、PUF输出获取部16、哈希值计算部18、解码部41例如分别作为专用的处理电路而实现。另外，编码部14、14a、14b、解码部41、哈希值计算部18也可以作为在处理器中动作的软件而实现。

图6示出以HW构成密钥生成装置1的各部分的情况的例子。在初始化阶段，随机数生成电路502生成随机数R。纠错码编码电路503对随机数R进行编码，生成码字(ENC(R))。码字(ENC(R))为编码后的随机数R||RP。在此，RP是对随机数R进行纠错码的编码而计算出的奇偶校验。记号||表示比特列的连接。在如BCH码那样的系统码中，码字(ENC(R))能够这样设为连接信息部分(R)和奇偶校验部分(RP)的形式。PUF电路501输出PUF输出值(I)。输出的PUF输出值(I)利用比特列重叠电路504与从纠错码编码电路503输出的码字(ENC(R))＝R||RP重叠。其计算结果为辅助数据(H)。

如式(1)那样计算辅助数据(H)。辅助数据存储在辅助数据存储电路505。

接下来，说明计算密钥的密钥再次生成阶段的动作。PUF电路501重新输出PUF输出值(I′)。噪声E有可能重叠于初始化阶段的输出(I)。因此，如式(4)那样表示密钥再次生成阶段的PUF输出值(I′)。

随机数2生成电路507生成与R不同的随机数R′。生成的随机数R′被送到纠错码编码电路508和随机数2存储电路510。纠错码编码电路508对收取到的随机数R′进行编码，计算码字(ENC(R′))＝R′||R′P。在此，R′P为针对R′的奇偶校验。另外，随机数2存储电路存储随机数R′。在此，随机数2生成电路507也可以使用与随机数生成电路502相同的电路。比特列重叠电路506从辅助数据存储电路读出辅助数据(H)，与PUF电路501的输出(I′)和从纠错码编码电路508输出的码字(ENC(R′))＝R′||R′P针对每个比特重叠。如式(2)那样表示重叠结果。该重叠结果被交付到比特列发送电路509，比特列发送电路509向密钥生成装置1的外部(解码装置4)发送。从比特列发送电路509发送的发送比特列由其它装置的比特列接收电路511接收，由该装置的纠错码解码装置512解码。只要噪声E处于纠正能力的范围内，噪声E就会被除掉。解码装置4的比特列发送电路513从作为错误被除掉后的结果的

除掉奇偶校验部分，将

从比特列发送电路513发送到密钥生成装置1。比特列接收电路514从解码装置4接收式(6)的比特列，交付给比特列重叠电路515。比特列重叠电路515从随机数2存储电路读出随机数R′，针对每个比特与从比特列接收电路514收取到的比特列重叠。其结果，能够得到随机数(R)。密钥计算电路516从作为比特列重叠电路515计算出的结果的随机数(R)生成密钥。如果随机数(R)充分地针对每个设备具有随机的性质，则也可以直接作为密钥，但如果在统计上有偏离，则也可以计算哈希值而将其结果作为密钥。

此外，在本实施方式中，设为密钥生成装置1执行密钥初始化阶段和密钥再次生成阶段这两方而进行了说明，但执行密钥初始化阶段和密钥再次生成阶段的装置也可以是不同的装置。

(变形例)

在上述说明中，以使用PUF输出来生成密钥、ID的装置为例进行了说明。但是，不限于此，也可以是计算依赖于PUF的输出的任意的数据的装置。

图7是示出计算依赖于PUF输出的任意的数据的计算装置1000的HW结构的图。PUF电路1001输出PUF输出。还可能存在噪声与该PUF输出重叠的情况。如果直接使用存在该噪声的PUF输出来进行目的数据的计算，则无法进行正确的目的数据的计算。因此，纠正对象数据计算电路1002当被输入了有可能重叠有噪声的PUF输出时，计算纠正对象数据，将其输出到外部装置。在计算该纠正对象数据时，使用随机数。在目的数据为应隐匿的密钥、ID等数据的情况下，需要防止被攻击者推测PUF输出的值。因此，使用随机数，以使得无法从纠正对象数据推测PUF输出值。比特列发送电路1003将计算出的纠正对象数据发送到计算装置1000的外部。发送的纠正对象数据在由处于计算装置1000外的外部装置进行了纠正处理之后，发送并返回到计算装置1000。比特列接收电路1004接收由外部装置纠正的纠正对象数据，输入到目的数据计算电路1005。另外，目的数据计算电路1005除了从比特列接收电路1004收取到的纠正后的纠正对象数据之外，还从纠正对象数据计算电路1002收取在纠正对象数据计算时使用的随机数。目的数据计算电路1005根据该随机数和纠正后的纠正对象数据来计算目的数据。

更详细地说明纠正对象数据计算电路1002和目的数据计算电路1005的结构。纠正对象数据计算电路1002首先对PUF电路1001输出的PUF输出

连接奇偶校验P＝(p1、p2、…、p(n－k))。将该连接的数据设为

。在此，I＝(i1、i2、…、ik)设为没有噪声的情况下的PUF输出值，E＝(e1、e2、…、ek)设为表示噪声的比特列。设为PUF的输出的长度为k比特，连接的数据的整体的长度为n比特，奇偶校验的长度为(n－k)比特。设为记号||表示比特列的连接，XOR的记号对于比特列表示每个比特的基于XOR的重叠，对于比特表示XOR。另外，奇偶校验P是对没有噪声的情况下的PUF输出值进行纠错码的编码而生成的奇偶校验，既可以在电路内被硬连线化，也可以如图7那样记录于派生数据存储电路1006。纠正对象数据计算电路1002接下来生成随机数R＝(r1、r2、…、rk)，对随机数R进行纠错码的编码，生成奇偶校验RP＝(rp1、…、rp(n－k))。连接随机数R和随机数R的奇偶校验RP，将其结果R||RP与式(8)的连接数据针对每个比特进行重叠。这样得到的数据

为纠正对象数据。

该纠正对象数据由比特列发送电路作为发送比特列发送到装置的外部。外部装置具有比特列接收电路1007、纠错码解码电路1008以及比特列装置发送电路1009。外部装置是与使用图6说明的比特列接收电路511、纠错码电路512、比特列发送电路513同样的结构，所以省略说明。发送比特列由处于外部装置的纠错码解码电路纠正。只要与PUF输出值相伴的噪声E处于纠错码的纠正能力的范围内，该噪声E就能够通过解码除掉。在该情况下，纠正后的数据成为

。其中，除掉奇偶校验部分而得到的数据

作为接收比特列而返回。比特接收电路1004接收并交付到目的数据计算电路1005的纠正后的纠正对象数据为式(11)所表示的接收比特列。

目的数据计算电路将从比特列接收电路1004收取到的纠正后的纠正对象数据与从纠正对象数据计算电路1002收取到的随机数R针对每个比特进行重叠，计算目的数据。目的数据成为

，与没有噪声的情况下的PUF输出一致。关于PUF输出，期待针对每个设备具有不同的随机性，但如果其随机性不具有足够的熵，则也可以是计算装置1000还具有哈希值计算电路，计算针对由目的数据计算电路1005计算出的PUF输出I的哈希值，将计算出的哈希值作为目的数据。进而，不限于哈希值，也可以将使用式(12)的计算结果来计算的任意的值作为目的数据。

此外，在图7中，设为纠正对象数据计算电路1002生成随机数R，将生成的随机数R交付给目的数据计算电路1005的结构，但也可以是如图8那样由独立的随机数生成电路1010生成随机数R，将生成的随机数R交付给纠正对象数据计算电路1002a和目的数据计算电路1005这两方的结构。

另外，在图7中，PUF输出I的奇偶校验P被硬连线或者保存于派生数据存储电路1006。PUF输出值I针对每个设备不同，所以针对每个设备安装不同的电路，或者针对每个设备存储不同的数据会花费成本。因此，在图9所示的计算装置1000中，追加派生数据计算电路1011，派生数据计算电路1011计算奇偶校验，将其存储于派生数据存储电路1011。在该实施方式中，无需针对每个设备进行不同的电路的安装。存储于派生数据存储电路1011的奇偶校验的值针对每个设备不同，但由在所有的设备中相同的电路实现其计算。

图10是更详细地说明计算装置1000的派生数据计算的图。首先，说明初始化阶段的动作。PUF电路601输出PUF输出值I。纠错码编码电路602对PUF输出值进行编码，输出编码后的PUF输出I||P。在此，P是由编码电路计算出的奇偶校验。奇偶校验切出电路603从编码后的PUF输出I||P切出奇偶校验P，奇偶校验存储电路604存储其奇偶校验P。接下来，说明作为目的数据的例子计算PUF输出的目的数据计算阶段的动作。PUF电路601输出有可能重叠有噪声的PUF输出。通过式(7)表示有可能重叠有噪声的PUF输出。奇偶校验连接电路605读出存储于奇偶校验存储电路604的奇偶校验P，与PUF输出连接。通过式(8)表示奇偶校验连接电路605所连接的数据。

随机数生成电路607生成随机数R。生成的随机数R被送到纠错码编码电路608和随机数存储电路610。在此，纠错码编码电路608也可以是使用了与纠错码编码电路602相同的电路的结构。纠错码编码电路608对随机数R进行编码，计算R||RP。在此，RP为针对随机数R的奇偶校验。比特列重叠电路609将奇偶校验连接电路605计算出的式(8)的数据与纠错码编码电路608计算出的R||RP针对每个比特进行重叠而计算式(9)所示的纠正对象数据。比特列发送电路611将该计算出的纠正对象数据作为发送比特列进行发送。发送的比特列由处于计算装置1000的外部的外部装置的比特列接收电路612接收，利用其它装置的纠错码解码电路613进行纠错码的解码。只要与PUF输出重叠的错误处于纠正能力的范围内，该错误就会被除掉。被除掉错误后的接收比特列从其它装置的比特列发送电路614返回。由式(11)表示接收比特列。比特列接收电路615将接收比特列交付给比特列重叠电路616。比特列重叠电路616将从比特列接收电路615收取到的接收比特列和从随机数存储电路610收取到的随机数R针对每个比特进行重叠，计算PUF输出I。比特列重叠电路616也可以使用与比特列重叠电路609相同的电路。

说明了本发明的实施方式，但该实施方式是作为例子而提示的，并未意图限定发明的范围。能够通过其它各种方式实施这些新的实施方式，能够在不脱离发明的要旨的范围进行各种省略、置换、变更。这些实施方式、其变形包含于发明的范围、要旨，并且包含于权利要求书所记载的发明和其均等的范围。

此外，能够将上述实施方式总结为以下的技术方案。

技术方案1

一种信息处理装置，具有：

PUF输出获取部，获取第1PUF输出；

发送部，将基于所述第1PUF输出的发送数据发送到外部装置，使所述外部装置执行所述第1PUF输出的纠错；

接收部，从所述外部装置接收纠错结果；以及

计算部，根据所述纠错结果生成信息。

技术方案2

根据技术方案1所述的信息处理装置，其中，还具有：

随机数生成部，生成第1随机数；以及

编码部，对所述第1随机数进行纠错编码而得到代码，

所述发送部将从所述第1PUF输出和所述代码得到的所述发送数据发送到所述外部装置。

技术方案3

根据技术方案2所述的信息处理装置，其中，

由所述编码部执行的纠错码是线性码。

技术方案4

根据技术方案2或者3所述的信息处理装置，其中，

所述发送数据是将所述第1PUF输出和所述代码与辅助数据进行重叠而得到的，所述辅助数据是将第2PUF输出与对第2随机数进行纠错编码而得到的数据进行重叠而得到的。

技术方案5

根据技术方案2至4中的任意一项所述的信息处理装置，其中，

所述计算部根据将所述第1随机数与所述纠错结果进行重叠而得到的结果生成所述信息。

技术方案6

一种信息处理装置，具有：

PUF电路，生成PUF输出；

纠正对象数据计算电路，获取所述PUF电路生成的PUF输出，根据PUF输出和随机数计算纠正对象数据；

发送电路，向外部装置发送所述纠正对象数据；

接收电路，接收解码后的纠正对象数据；以及

目的数据计算电路，根据所述解码后的纠正对象数据和所述随机数计算数据。

Claims (6)

1.一种信息处理装置，具有：

PUF输出获取部，获取第1PUF输出；

发送部，将基于所述第1PUF输出的发送数据发送到外部装置，使所述外部装置执行所述第1PUF输出的纠错；

接收部，从所述外部装置接收纠错结果；以及

计算部，根据所述纠错结果生成信息。

2.根据权利要求1所述的信息处理装置，其中，还具有：

随机数生成部，生成第1随机数；以及

编码部，对所述第1随机数进行纠错编码而得到代码，

所述发送部将从所述第1PUF输出和所述代码得到的所述发送数据发送到所述外部装置。

3.根据权利要求2所述的信息处理装置，其中，

由所述编码部执行的纠错码是线性码。

4.根据权利要求2或者3所述的信息处理装置，其中，

所述发送数据是将所述第1PUF输出和所述代码与辅助数据进行重叠而得到的，所述辅助数据是将第2PUF输出与对第2随机数进行纠错编码得到的数据进行重叠而得到的。

5.根据权利要求2至4中的任意一项所述的信息处理装置，其中，

所述计算部根据将所述第1随机数与所述纠错结果进行重叠而得到的结果生成所述信息。

6.一种信息处理装置，具有：

PUF电路，生成PUF输出；

纠正对象数据计算电路，获取所述PUF电路生成的PUF输出，根据PUF输出和随机数计算纠正对象数据；

发送电路，向外部装置发送所述纠正对象数据；

接收电路，接收解码后的纠正对象数据；以及

目的数据计算电路，根据所述解码后的纠正对象数据和所述随机数计算数据。