CN108614904A - 基于仿真数据相关性的集成电路参数成品率快速分析方法 - Google Patents

基于仿真数据相关性的集成电路参数成品率快速分析方法 Download PDF

Info

Publication number
CN108614904A
CN108614904A CN201611134836.6A CN201611134836A CN108614904A CN 108614904 A CN108614904 A CN 108614904A CN 201611134836 A CN201611134836 A CN 201611134836A CN 108614904 A CN108614904 A CN 108614904A
Authority
CN
China
Prior art keywords
circuit
simulation
yield
correlation
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611134836.6A
Other languages
English (en)
Other versions
CN108614904B (zh
Inventor
朱恒亮
曾璇
李昕
曾溦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201611134836.6A priority Critical patent/CN108614904B/zh
Publication of CN108614904A publication Critical patent/CN108614904A/zh
Application granted granted Critical
Publication of CN108614904B publication Critical patent/CN108614904B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明属于集成电路设计自动化领域，涉及一种基于仿真数据相关性的集成电路参数成品率快速分析方法及装置，本发明中首先获得电路的网表和各样本的工艺参数，然后通过部分电路仿真建立关于电路表现的相关性模型，再通过该相关性模型和已有的仿真数据，对剩余的电路仿真任务进行动态调度，当满足停止条件时根据仿真结果得到最终的参数成品率估计值。与传统方法相比，本发明可以明显减少获得准确参数成品率估计所需的电路仿真。

Description

基于仿真数据相关性的集成电路参数成品率快速分析方法
技术领域
本发明涉及集成电路设计自动化领域，涉及集成电路参数成品率的估计；具体涉及基于仿真数据相关性的集成电路参数成品率快速分析方法及装置。
背景技术
现有技术公开了由于集成电路在制造过程中不可避免地受到工艺条件的影响，各晶体管的物理参数（如掺杂浓度、栅氧化层厚度、表面电荷等）会产生随机波动，因此，晶体管的电学特性（如阈值电压、漏电流等）和由这些晶体管组成的电路在表现（如延迟、增益等）上也有一定的随机性。随着集成电路工艺技术的发展，半导体工艺的技术节点已进入了纳米级别，这些偏差也变得越来越剧烈而不可忽视。这些晶体管的偏差可能导致电路表现无法达到设计需求，甚至产生功能错误，使生产出的部分乃至全部芯片成为废品，因此在芯片的设计和质量控制领域，参数成品率是一个重要的指标，参数成品率分析也成为了集成电路设计和验证过程中的重要组成部分。
针对目前器件尺寸小、电路复杂、工艺参数繁多的现状，目前业内最常用的参数成品率分析方法是蒙特卡洛仿真，即通过电路分析软件生成工艺参数随机变化的若干电路样本，并对每个样本在各种不同的工作条件（如温度、电源电压、电路负载等）下逐一进行仿真，以这些样本中完全符合设计要求的样本比例来估计参数成本率。蒙特卡洛仿真充分考虑了晶体管工艺参数和电路表现之间的复杂关系，数据可靠性好，且算法复杂度与工艺参数的数量无关，但一般而言，若要达到所需要的成品率估计精度，则需要进行大量电路仿真，该过程通常会耗费大量的研发时间。
基于现有技术的现状，本申请的发明人拟针对估计参数成品率时电路仿真次数过多的问题，提供基于仿真数据相关性的集成电路参数成品率快速分析方法及装置。利用样品在不同工作条件下电路表现偏差的相关性，可以通过部分工作条件下的部分电路表现数据来推测其余工作条件下未知的电路表现的分布范围。从而通过较少的电路仿真，得到准确的参数成品率估计值。
发明内容
本发明的目的在于基于现有技术中针对估计参数成品率时电路仿真次数过多的问题，提供一种基于仿真数据相关性的集成电路参数成品率快速分析方法及装置。本发明利用样品在不同工作条件下电路表现偏差的相关性，通过部分工作条件下的部分电路表现数据来推测其余工作条件下未知的电路表现的分布范围，从而通过较少的电路仿真，得到准确的参数成品率估计值。
本发明的基于仿真数据相关性的集成电路参数成品率快速分析方法中：首先获得电路的网表和各样本的工艺参数，然后通过部分电路仿真建立关于电路表现的相关性模型，接着通过该相关性模型和已有的仿真数据，对剩余的电路仿真任务进行动态调度，当满足停止条件时根据仿真结果得到最终的参数成品率估计值。与传统方法相比，本发明可以明显减少获得准确参数成品率估计所需的电路仿真。
本发明的基于仿真数据相关性的集成电路参数成品率快速分析方法及装置包括相关性建模及电路仿真任务的动态调度两部分，图1显示了本发明的总体框架，图2显示了一个运算放大器的仿真依赖关系图。
具体的，本发明为解决技术问题采用如下技术方案：
在集成电路的设计和验证阶段，利用由工艺参数波动导致的性能波动在不同工作条件（如温度、电源电压、电路负载等）下的相关性，基于部分电路样品的仿真结果建立的相关性模型，根据给定的设计需求和部分仿真结果对后续电路样品的合格概率进行估计，并据此结果与电路仿真次序上的依赖关系和仿真成本对其后的电路仿真任务进行动态调度，以此达到准确估计参数成品率的同时节省电路仿真成本的目的；
所述的集成电路参数成品率快速分析方法按以下步骤：
步骤1，相关性建模，输入电路网表和各电路样品的工艺参数，对部分电路样品进行完整的电路仿真，根据得到的仿真数据建立一个以多元正态分布刻画的相关性模型；
步骤2，电路仿真任务的动态调度，包括：
步骤2a，根据步骤1得到的相关性模型，基于后续样品的部分仿真数据（若有），根据多元正态分布的条件分布和电路的设计需求估计各电路样品合格的概率，并由此计算当前的成品率估计值和误差；
步骤2b，停止条件判断：如果参数成品率估计值的误差小于给定值，则跳转到步骤3，否则跳转到步骤2c；
步骤2c，根据步骤1得到的相关性模型、步骤2a得到的各样品合格概率、各样本已进行的仿真、各仿真任务在次序上的依赖关系，计算各仿真任务序列的信息增益；
步骤2d，执行步骤2c中信息增益最大的仿真任务序列，并跳转到步骤2a。
步骤3，输出成品率估计值；
本发明中，将电路由于工艺参数波动导致的性能波动在不同工作条件（如温度、电源电压、电路负载等）下的相关性用一个多元正态分布进行刻画；
本发明中，电路仿真任务的动态调度包括，在电路仿真的过程中，根据相关性模型和已有的部分仿真结果，动态调整尚未进行的仿真任务的次序，使得每次仿真都能在单位时间内（在平均意义上）对参数成品率的分析提供最多的信息量。通过将重要的仿真任务提前执行，并在成品率估计值满足误差要求时即停止仿真的方式来降低仿真成本。
本发明中，分别采用环形振荡器和运算放大器；
所述的环形振荡器的设计需求包含3种电源电压、3种环境温度下对2个表现值的约束；
所述的运算放大器的设计需求包含3种电源电压、3种环境温度、3种输入偏置条件下对16个表现值的约束；
本发明中，分别采用环形振荡器和运算放大器中均使用45纳米工艺下的1000个电路样品进行参数成品率估计，其中，与业内广泛使用的蒙特卡洛方法，分别使用简单随机抽样、拉丁超立方抽样、低差异序列抽样等抽样方式进行比较，其中相关性建模步骤采用基于相关性聚类和协方差收缩技术的集成电路仿真数据相关性建模方法，算法参数由交叉验证确定；结果表明，本发明能为集成电路参数成品率估计问题带来良好的效率提升和很高的准确度，对各种规模和形式的模拟电路和数模混合电路，以及估计参数成品率时使用的各种电路抽样方式均有较强的适用性。
与已有技术相比，本发明的有益效果体现在：
1、使用电路仿真的方式获取电路表现值，保证了数据的可靠性，且使得算法效率与工艺参数的数量无关，适用于任意规模的电路。
2、根据信息增益迭代地确定下一个仿真任务序列，使得每次仿真都能在单位时间内（在平均意义上）对参数成品率的估计提供最大的信息量，由此减少了必要的电路仿真的数量，同时仍可得到准确的参数成品率估计值，有助于缩短电路设计者的研发周期。
3、本方法不涉及电路样品的生成方式，故不限于使用简单随机抽样生成电路样品；可以利用拉丁超立方抽样、低差异序列抽样等有助于减少误差的抽样方式进一步提高参数成品率估计的效率。
附图说明
图1所示为本发明的总体框架。
图2所示为一个运算放大器的仿真依赖关系图，其中，
圆形代表表现值，矩形代表不同的电路仿真任务，顶部菱形为起始点，完成连至“或门”的任一仿真均可到达其后节点，完成连至“与门”的所有仿真方可到达其后节点，步骤2c所述最小仿真任务序列由自起始点通往任一圆形的路径中依次经过的尚未完成的仿真组成。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面通过具体的实例进一步说明本发明，分别是环形振荡器和运算放大器。
环形振荡器的设计需求包含3种电源电压、3种环境温度下对2个表现值的约束；运算放大器的设计需求包含3种电源电压、3种环境温度、3种输入偏置条件下对16个表现值的约束；两个实例均使用45纳米工艺下的1000个电路样品进行参数成品率估计。将本发明与业内广泛使用的蒙特卡洛方法，分别使用简单随机抽样、拉丁超立方抽样、低差异序列抽样等抽样方式进行比较，其中相关性建模步骤采用基于相关性聚类和协方差收缩技术的集成电路仿真数据相关性建模方法，算法参数由交叉验证确定。
按下述步骤进行集成电路参数成品率快速分析：
步骤1，相关性建模：包括输入电路网表和蒙特卡洛仿真中各电路样本的工艺参数，对部分电路样本进行完整的电路仿真，根据得到的仿真数据建立一个以多元正态分布刻画的相关性模型；本发明中，以多元正态分布无偏估计模型为例，若用于估计参数成品率的电路样品共有N个，设计需求涉及电路的D个表现（在不同工作条件下的同一指标视为不同的表现），其中第s个电路样品的第i个表现值为x i (s)（s = 1, 2, …, N; i = 1, 2, …, D），则对前n个电路样品进行仿真后，得到的相关性模型由多元正态分布 N D (, ) 给出，其中
= [ 1, …, D ]T, , i = 1, …, D,
= [ ] D×D , i, j = 1, …, D.
亦可使用其他形如多元正态分布的相关性模型；
步骤2，电路仿真任务的动态调度，包括：
步骤2a，根据步骤1得到的相关性模型和已有的仿真数据计算各样品的合格概率和参数成品率估计值；对于步骤1中未进行仿真的样品（即编号n+1, n+2, …, N），若编号为s的样品通过仿真已知的表现值为xk(s)（k包含该样品所有已知表现的下标），则该样品的未知表现值xu(s)（u包含该样品所有未知表现的下标）的分布可由条件概率分布 N U (μu|k(s),Σu|k) 给出，其中U为该样品所有未知表现的个数，
u与 k均为的子向量，分别对应xu(s) 与xk(s) 的下标；类似地， uu、 uk、 kk与 ku分别是的相应子矩阵，若该样品的已知的表现值均符合要求，则它的合格概率为
其中Au为未知表现值xu的合格区域，将各样品是否合格视为独立事件，则N个样品中合格品的比例（下称参数成品率的理论估计值）服从泊松-二项分布，以其期望
作为参数成品率估计值，标准差
作为参数成品率估计值的标准误差（参见步骤2b）；
步骤2b，停止条件判断，当实际参数成品率为p时，由于样品数量N的限制导致的理论估计值 服从二项分布，其标准差为
当本方法估计值的标准误差远小于理论估计值 的标准差，即满足
，ε << 1为算法参数
时，认为本方法的估计足够精确，跳转到步骤3，否则跳转到步骤2c；
步骤2c，计算各仿真任务序列的信息增益，并由此确定下一个最小仿真任务序列；一个最小仿真任务序列是由满足仿真次序依赖关系的、为了获得某一样品的某一表现值而必须进行的仿真任务（即附图2中自顶部起始点通往任一圆形的路径中依次经过的尚未完成的仿真任务）组成的序列；一个最小仿真任务序列 S的信息增益定义为单位仿真时间内仿真任务序列 S对于参数成品率分析所包含的信息量，由下式给出：
其中H() 为参数成品率理论估计值的信息熵，H ( | S) 为完成仿真任务序列 S后理论估计值的信息熵的期望；
步骤2d，选择具有最大信息增益的最小仿真任务序列进行仿真，并跳转到步骤2a。
步骤3，输出参数成品率估计值Y est = E[]。
表1.1：采用简单随机抽样时使用本方法的效果
表1.2：采用拉丁超立方抽样时使用本方法的效果
表1.3：采用低差异序列抽样时使用本方法的效果
结果显示，本发明的参数成品率估计值与传统方法的结果符合得非常好，对于所述的两个电路实例，及基于三种抽样方法得到的参数成品率估计值的误差均小于0.3%，显著小于抽样本身导致的误差（高达2%），同时，本发明能使参数成品率的估计效率提高至9倍以上。

Claims (4)

1.一种基于仿真数据相关性的集成电路参数成品率快速分析方法，其特征在于，其包括，在集成电路的设计和验证阶段，利用由工艺参数波动导致的性能波动在不同工作条件下的相关性，基于部分电路样品的仿真结果建立的相关性模型，根据给定的设计需求和部分仿真结果对后续电路样品的合格概率进行估计，并据此结果与电路仿真次序上的依赖关系和仿真成本对其后的电路仿真任务进行动态调度，达到准确估计参数成品率的同时节省电路仿真成本；
所述的工作条件包括：温度、电源电压和电路负载。
2.根据权利要求1所述的基于仿真数据相关性的集成电路参数成品率快速分析方法，其特征在于，其包括步骤：
步骤1，相关性建模：输入电路网表和各电路样品的工艺参数，对部分电路样品进行完整的电路仿真，根据得到的仿真数据建立一个以多元正态分布刻画的相关性模型；
步骤2，电路仿真任务的动态调度，包括：
步骤2a，根据步骤1得到的相关性模型，基于后续样品的部分仿真数据，根据多元正态分布的条件分布和电路的设计需求估计各电路样品合格的概率，并由此计算当前的成品率估计值和误差；
步骤2b，停止条件判断：如果参数成品率估计值的误差小于给定值，则跳转到步骤3，否则跳转到步骤2c；
步骤2c，根据步骤1得到的相关性模型、步骤2a得到的各样品合格概率、各样本已进行的仿真、各仿真任务在次序上的依赖关系，计算各仿真任务序列的信息增益；
步骤2d，执行步骤2c中信息增益最大的仿真任务序列，并跳转到步骤2a；
步骤3，输出成品率估计值。
3.根据权利要求1或2所述的基于仿真数据相关性的集成电路参数成品率快速分析方法，其特征在于，所述方法中，建立电路性能波动在不同工作条件下的相关性模型，将电路由于工艺参数波动导致的性能波动在不同工作条件下的相关性用一个多元正态分布进行刻画。
4.根据权利要求1或2所述的基于仿真数据相关性的集成电路参数成品率快速分析方法，其特征在于，所述方法中，在电路仿真的过程中，根据相关性模型和已有的部分仿真结果，动态调整尚未进行的仿真任务的次序，使得每次仿真都能在单位时间内对参数成品率的分析提供最多的信息量，通过将重要的仿真任务提前执行，并在成品率估计值满足误差要求时即停止仿真的方式降低仿真成本。
CN201611134836.6A 2016-12-11 2016-12-11 基于仿真数据相关性的集成电路参数成品率快速分析方法 Active CN108614904B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611134836.6A CN108614904B (zh) 2016-12-11 2016-12-11 基于仿真数据相关性的集成电路参数成品率快速分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611134836.6A CN108614904B (zh) 2016-12-11 2016-12-11 基于仿真数据相关性的集成电路参数成品率快速分析方法

Publications (2)

Publication Number Publication Date
CN108614904A true CN108614904A (zh) 2018-10-02
CN108614904B CN108614904B (zh) 2021-10-12

Family

ID=63643640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611134836.6A Active CN108614904B (zh) 2016-12-11 2016-12-11 基于仿真数据相关性的集成电路参数成品率快速分析方法

Country Status (1)

Country Link
CN (1) CN108614904B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110489842A (zh) * 2019-08-09 2019-11-22 上海集成电路研发中心有限公司 一种模拟单元电路的辅助设计系统及分析方法
CN114638188A (zh) * 2022-04-11 2022-06-17 南京大学 一种运算放大器设计前仿过程的自动调参系统及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102508975A (zh) * 2011-11-15 2012-06-20 华东师范大学 一种互连延迟寄生参数的分析方法
CN102945303A (zh) * 2012-11-12 2013-02-27 清华大学 一种基于径向基网络算法获取集成电路成品率的方法
CN102968538A (zh) * 2012-11-30 2013-03-13 华东师范大学 Mos晶体管psp失配模型的建模方法
US20130239079A1 (en) * 2012-03-09 2013-09-12 Alexander Tetelbaum System and method for taking inter-clock correlation into account in on-chip timing derating
CN105303008A (zh) * 2015-12-03 2016-02-03 中国科学院微电子研究所 一种模拟集成电路优化方法和系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102508975A (zh) * 2011-11-15 2012-06-20 华东师范大学 一种互连延迟寄生参数的分析方法
US20130239079A1 (en) * 2012-03-09 2013-09-12 Alexander Tetelbaum System and method for taking inter-clock correlation into account in on-chip timing derating
CN102945303A (zh) * 2012-11-12 2013-02-27 清华大学 一种基于径向基网络算法获取集成电路成品率的方法
CN102968538A (zh) * 2012-11-30 2013-03-13 华东师范大学 Mos晶体管psp失配模型的建模方法
CN105303008A (zh) * 2015-12-03 2016-02-03 中国科学院微电子研究所 一种模拟集成电路优化方法和系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
INAMDAR 等: "Improved Model-to-Hardware Correlation for Superconductor Integrated Circuits.", 《IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY》 *
梁涛: "模拟集成电路性能参数建模及其参数成品率估计算法的研究", 《中国博士学位论文全文数据库 信息科技辑》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110489842A (zh) * 2019-08-09 2019-11-22 上海集成电路研发中心有限公司 一种模拟单元电路的辅助设计系统及分析方法
CN114638188A (zh) * 2022-04-11 2022-06-17 南京大学 一种运算放大器设计前仿过程的自动调参系统及方法

Also Published As

Publication number Publication date
CN108614904B (zh) 2021-10-12

Similar Documents

Publication Publication Date Title
Wang et al. Bayesian model fusion: large-scale performance modeling of analog and mixed-signal circuits by reusing early-stage data
US8522183B1 (en) Static timing analysis adjustments for aging effects
Sinha et al. Statistical gate sizing for timing yield optimization
JP7573628B2 (ja) 半導体の設計と製造のための材料からシステムまで統合されたシミュレーション及び検証
US10789406B1 (en) Characterizing electronic component parameters including on-chip variations and moments
CN103077253B (zh) Hadoop框架下高维海量数据GMM聚类方法
CN106066919A (zh) 应用于近/亚阈值数字电路的统计静态时序分析方法
Bounceur et al. Estimation of analog parametric test metrics using copulas
US20180096089A1 (en) Integrating manufacturing feedback into integrated circuit structure design
Eguia et al. General parameterized thermal modeling for high-performance microprocessor design
US8813006B1 (en) Accelerated characterization of circuits for within-die process variations
CN101655882A (zh) 基于统计模型最差情况的建模方法
CN108614904A (zh) 基于仿真数据相关性的集成电路参数成品率快速分析方法
Zhang et al. Efficient design-specific worst-case corner extraction for integrated circuits
CN111651948B (zh) 参数化的电路单元延时估算模型、其建模方法和系统
US8631362B1 (en) Circuit instance variation probability system and method
TWI856519B (zh) 用於記憶體模組電路之瞬態分析的方法、系統及非暫時性電腦可讀媒體
CN117093847A (zh) 基于高斯过程回归的统计延时特性计算方法及系统
US11687066B2 (en) Virtual cross metrology-based modeling of semiconductor fabrication processes
US7844927B2 (en) Method for quality assured semiconductor device modeling
CN114818559A (zh) Nbti和工艺波动影响下的门级延时机器学习预测方法
Li et al. A yield-enhanced global optimization methodology for analog circuit based on extreme value theory
CN102945303A (zh) 一种基于径向基网络算法获取集成电路成品率的方法
CN108614903B (zh) 集成电路仿真数据相关性建模方法及装置
Djedidi et al. Constructing an accurate and a high-performance power profiler for embedded systems and smartphones

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant