CN108597556A - 双倍速率同步动态随机存储器稳定性测试方法及系统 - Google Patents
双倍速率同步动态随机存储器稳定性测试方法及系统 Download PDFInfo
- Publication number
- CN108597556A CN108597556A CN201810362042.8A CN201810362042A CN108597556A CN 108597556 A CN108597556 A CN 108597556A CN 201810362042 A CN201810362042 A CN 201810362042A CN 108597556 A CN108597556 A CN 108597556A
- Authority
- CN
- China
- Prior art keywords
- region
- memory
- data
- ddr
- graphics processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013112 stability test Methods 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 34
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 29
- 230000015654 memory Effects 0.000 claims abstract description 161
- 238000012360 testing method Methods 0.000 claims abstract description 17
- 238000012937 correction Methods 0.000 claims description 21
- 235000013399 edible fruits Nutrition 0.000 claims description 4
- 238000012545 processing Methods 0.000 abstract description 29
- 238000004364 calculation method Methods 0.000 abstract description 4
- 238000001514 detection method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 3
- 241001269238 Data Species 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/36—Data generation devices, e.g. data inverters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明提供一种双倍速率同步动态随机存储器稳定性测试方法及系统。图形处理器在DDR的第一内存区域中填充数据，并将填充的数据复制到DDR的第二内存区域中，完成数据的读取和写入。图形处理器对比设定的预设特征值与第二内存区域中的数据，进而确定DDR稳定性测试结果。大量数据的读取和写入能够增加DDR处理数据的压力，便于检测出DDR的处理数据能力，进而在判断DDR稳定性时，能够提高判断的准确性。大量数据的读取和写入均由图形处理器完成，并没有占用CPU的运算资源，且图形处理器能够快速完成数据处理，因此，通过图形处理器检测DDR稳定性能够大大提高DDR稳定性测试的测试速度和测试效率，且不占用CPU的运算资源。
Description
技术领域
本发明涉及存储器技术领域，尤其涉及双倍速率同步动态随机存储器稳定性测试方法及系统。
背景技术
双倍速率同步动态随机存储器(DDR SDRAM，Double Data Rate SynchronousDynamic Random Access Memory)简称为DDR，是一种在时钟信号的上升沿与下降沿均能够进行数据处理的存储器，因此，DDR能够使数据传输率达到同步动态随机存储器(SDRAM，Synchronous Dynamic Random Access Memory)的两倍。
由于DDR在时钟信号的上升沿与下降沿均能够处理数据，因此对DDR的信号时序要求很高。DDR芯片内部布线或外部PCB(Printed Circuit Board，印制电路板)布线等原因容易引起信号时序出现偏差，因此容易导致DDR出现工作不稳定。若DDR工作时不稳定，则DDR在存取大量数据时容易出现错误现象，影响用户使用。因此，在DDR投入运行前，一般都需要检测DDR的稳定性。
目前，检测DDR稳定性的方法通常为：通过CPU(Central Processing Unit，中央处理器)以数据填充、复制的方式对DDR的稳定性进行检测。具体地，在DDR内部分配两块内存，如内存1、内存2。CPU在内存1中填充数据，并将内存1中填充的数据复制到内存2中。CPU将内存1和内存2中的数据进行对比。若对比结果显示内存1和内存2中的数据相同，则表明第一次测试通过。CPU在内存1中继续重新填充数据，并继续数据复制、数据对比，如此循环重复多次。若循环重复多次后，数据对比结果仍显示内存1和内存2中的数据相同，表明DDR具有较好的稳定性。若在循环重复过程中，数据对比结果显示内存1和内存2中的数据不同，表明DDR的稳定性较差。然而，CPU在单位时间内的数据处理量有限，这致使CPU在单位时间内不能给DDR提供足够的数据量，即不能给DDR施加较大的数据处理压力。因此，通过CPU检测方法检测过的DDR存在较低的数据处理能力。当已通过稳定性检测的DDR在处理超过CPU所提供的数据处理压力的大量数据时，容易出现DDR数据出错等问题，这严重影响系统的使用。
发明内容
本发明提供双倍速率同步动态随机存储器稳定性测试方法及系统，以解决现有DDR稳定性测试方法存在测试压力小的问题。
第一方面，本发明提供一种双倍速率同步动态随机存储器稳定性测试方法，包括：
在双倍速率同步动态随机存储器DDR中分配第一内存区域和第二内存区域；
图形处理器在所述第一内存区域中填充数据；
所述图形处理器将所述数据复制到所述第二内存区域中；
所述图形处理器判断预设特征值和所述第二内存区域中数据是否相同，生成判断结果；所述预设特征值为所述第一内存区域中填充数据的数值；
根据所述判断结果生成DDR稳定性测试结果。
第二方面，本发明提供一种双倍速率同步动态随机存储器稳定性测试系统，包括：
内存分配模块，用于在双倍速率同步动态随机存储器DDR中分配第一内存区域和第二内存区域；
图形处理器，用于在所述第一内存区域中填充数据，将所述数据复制到所述第二内存区域中；判断预设特征值和所述第二内存区域中数据是否相同，生成判断结果；根据所述判断结果生成DDR稳定性测试结果。
本发明的实施例提供的技术方案可以包括以下有益效果：
本发明提供一种双倍速率同步动态随机存储器稳定性测试方法及系统。在DDR中分配第一内存区域和第二内存区域后，图形处理器在第一内存区域中填充数据。图形处理器将第一内存区域中填充的数据复制到第二内存区域中，完成数据的读取和写入。第二内存区域中写入数据后，在图形处理器中，设定第一内存区域中填充数据的数值为预设特征值。图形处理器判断设定的预设特征值与第二内存区域中的数据是否相同，并生成判断结果。根据判断结果生成DDR稳定性测试结果。在本发明中，大量数据的读取和写入能够增加DDR处理数据的压力，便于检测出DDR的处理数据能力，进而在判断DDR稳定性时，能够提高判断的准确性。另外，大量数据的读取和写入均由图形处理器完成，并没有占用CPU的运算资源，且图形处理器能够快速完成数据处理，因此，通过图形处理器检测DDR稳定性能够大大提高DDR稳定性测试的测试速度和测试效率，且不占用CPU的运算资源。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的双倍速率同步动态随机存储器稳定性测试方法的流程示意图；
图2为本发明实施例提供的图形处理器判断预设特征值和第二内存区域中数据是否相同的过程示意图；
图3为本发明实施例提供的另一种双倍速率同步动态随机存储器稳定性测试方法的流程示意图。
具体实施方式
目前，检测DDR稳定性的方法通常为：通过CPU以数据填充、复制的方式对DDR的稳定性进行检测。然而，CPU在单位时间内的数据处理量有限，这致使CPU在单位时间内不能给DDR提供足够的数据量，即不能给DDR施加较大的数据处理压力。因此，通过CPU检测方法检测过的DDR存在较低的数据处理能力。当已通过稳定性检测的DDR在处理超过CPU所提供的数据处理压力的大量数据时，容易出现DDR数据出错等问题，这严重影响系统的使用。
针对上述问题，本发明实施例提供一种双倍速率同步动态随机存储器稳定性测试方法及系统。本发明实施例提供的双倍速率同步动态随机存储器稳定性测试方法的核心思想为：在DDR中分配第一内存区域和第二内存区域。图形处理器在第一内存区域中填充数据，并将填充的数据复制到第二内存区域中，完成数据的读取和写入。在图形处理器中，设定第一内存区域中填入数据的数值为预设特征值。图形处理器判断设定的预设特征值与第二内存区域中的数据是否相同，进而确定DDR稳定性测试结果。大量数据的读取和写入能够增加DDR处理数据的压力，便于检测出DDR的处理数据能力，进而在判断DDR稳定性时，能够提高判断的准确性。大量数据的读取和写入均由图形处理器完成，并没有占用CPU的运算资源，且图形处理器能够快速完成数据处理，因此，通过图形处理器检测DDR稳定性能够大大提高DDR稳定性测试的测试速度和测试效率，且不占用CPU的运算资源。
下面以具体实施例的方式具体描述本发明实施例提供的双倍速率同步动态随机存储器稳定性测试方法及系统。
请参考附图1，附图1示出了本发明实施例提供的双倍速率同步动态随机存储器稳定性测试方法的流程示意图。
由附图1可知，本发明实施例提供的双倍速率同步动态随机存储器稳定性测试方法包括：
S101：在双倍速率同步动态随机存储器DDR中分配第一内存区域和第二内存区域。
DDR为一种能够进行数据处理的存储器，因此，DDR中具备一定的数据存储区域，即内存区域。在DDR稳定性检测过程中，在本发明实施例通过CPU在DDR中分配设置第一内存区域和第二内存区域，并分别设置其内部的内存地址，以便于向第一内存区域和第二内存区域的各内存地址中写入数据。
S102：图形处理器在所述第一内存区域中填充数据。
图形处理器(GPU，Graphics Processing Unit)又称为显示核心、视觉处理器或显示芯片，是一种能够在电脑、游戏机以及移动设备上进行图像运算处理的微处理器。在GPU的图像运算处理过程中，存在大量数据的写入、读出以及计算等操作，如将某一地址的数据复制到另一地址，或将某一地址开始的内存填充为特定的数据，且由于数据的写入、读出以及计算等操作为GPU的基本操作，因此，GPU能够快速完成数据的填充和复制。在本发明实施例中，GPU可以选用2DGPU或3DGPU。
在本发明实施例中，使用图形处理器在DDR的第一内存区域中填充数据，即在DDR的第一内存区域中写入数据，以此给DDR施加数据处理压力。图形处理器在第一内存区域中填充数据的过程中，图形处理器按照内存操作的最小单位进行数据填充，如按照1字节、2字节或4字节写入数据。写入数据时，可以在第一内存区域中的所有内存地址上写入同一数值，也可以在第一内存区域中的所有内存地址上写入不同的数值。在本发明实施例中，为便于第二内存区域中数据与预设特征值之间的对比，在第一内存区域中的所有内存地址中写入同一数值，如在内存地址0到内存地址0x10000000中均写入数值0xaaaabbbb。
S103：所述图形处理器将所述数据复制到所述第二内存区域中。
图形处理器在DDR的第一内存区域中填充数据后，图形处理器将填充至第一内存区域中的数据复制到第二内存区域中。即图形处理器读取第一内存区域中填充的数据，并将读取的数据写入第二内存区域的内存地址中。通常，第二内存区域中的内存地址范围大于或等于第一内存区域中的内存地址数量，以便于第二内存区域能够复制第一内存区域中的所有数据。如，图形处理器读取第一内存区域中的内存地址0到内存地址0x10000000中填充的数值0xaaaabbbb；图形处理器将读取到的数值复制到第二内存区域中。此时，第二内存区域的数据应为：在内存地址A到内存地址A+0x10000000的每个内存地址中均填充有数值0xaaaabbbb，其中，内存地址A为第二内存区域中存储复制数据的起始地址，为预设内存地址。
S104：所述图形处理器判断预设特征值和所述第二内存区域中数据是否相同，生成判断结果；所述预设特征值为所述第一内存区域中填充数据的数值。
为便于验证复制到第二内存区域中的数据与第一内存区域中填充的数据是否相同，本发明实施例通过CPU在GPU中设置预设特征值，通过设置的预设特征值与第二内存区域中数据进行比较，进而确定出判断结果。
具体地，如附图2所示，图形处理器判断预设特征值和第二内存区域中数据是否相同的过程包括：
S1041：在所述图形处理器中，设定对比起始地址和对比数据长度，以及设定所述第一内存区域中填充的数值为预设特征值。
本发明实施例通过CPU在GPU中设置预设特征值，该预设特征值的数值为填充入第一内存区域中数据的具体数值，如数值0xaaaabbbb。为验证数值0xaaaabbbb在第二内存区域中所在的地址区域与第一内存区域中的相同，CPU还在GPU中设置对比起始地址和对比数据长度。为便于在GPU中设置预设特征值、对比起始地址和对比数据长度，GPU中可以设置相应的模块或寄存器，如特征值寄存器、对比起始地址寄存器和对比数据长度寄存器，或特征值模块、对比起始地址模块和对比数据长度模块。CPU在GPU中设置预设特征值、对比起始地址和对比数据长度时，通过数据填充的方式便可实现设置，如在特征值寄存器中填充0xaaaabbbb，对比起始地址寄存器中填充0，对比数据长度寄存器中填充0x10000000。
S1042：根据所述对比起始地址和所述对比数据长度确定所述第二内存区域中要对比的地址区域。
CPU已在GPU中设置预设特征值、对比起始地址和对比数据长度，则GPU会根据设置的对比起始地址和对比数据长度确定第二内存区域中要对比的地址区域。如GPU的对比起始地址寄存器中设置为A，对比数据长度寄存器中填充0x10000000后，GPU在第二内存区域中从内存地址A开始，确定对比数据长度为0x10000000的内存地址，由此，选定第二内存区域中要对比的地址区域为内存地址A-A+0x10000000。
进一步，为使GPU中设置预设特征值、对比起始地址和对比数据长度后，自动开始第二内存区域中要对比的地址区域的选取，CPU还在GPU中设有控制数值。同样的，为便于CPU在GPU中设置控制数值，GPU中设有控制数值寄存器。在本发明实施例中，控制数值优选包括数值1和数值0，当然，还可以设置其他数值。当控制数值为数值1时，根据预设特征值、对比起始地址和对比数据长度启动地址区域的确定。当控制数值为数值0时，则不启动地址区域的确定。
S1043：判断所述预设特征值和所述地址区域中填充的数值是否相同。
预设特征值和地址区域确定后，GPU将地址区域中各内存地址填充的数值按照1字节、2字节或4字节与预设特征值进行对比判断，进而确定预设特征值和地址区域中填充的数值是否相同。若预设特征值和第二内存区域中填充的数值相同，则输出的判断结果为对比成功。若预设特征值和第二内存区域中填充的数值不相同，则输出的判断结果为对比失败。当判断结果为对比失败时，输出第二内存区域中的出错数值及出错数值的内存地址。为便于存储出错数值及出错数值的内存地址，GPU中还设有出错数值寄存器及出错数值地址寄存器。
S105：根据所述对比结果生成DDR稳定性测试结果。
根据步骤S043得到的对比结果生成DDR稳定性测试结果。具体地，若判断结果为对比成功，则DDR稳定性测试结果为稳定；若判断结果为对比失败，则DDR稳定性测试结果为不稳定。
为进一步增加DDR处理数据的压力，本发明实施例通过循环测试的方式不断给DDR施加处理数据的压力，以在DDR达到最大数据处理能力时，检测出DDR是否存在潜在问题，进而提高GPU检测DDR稳定性的判断准确性。
具体地，如附图3所示，在步骤S1043判断为预设特征值和地址区域中填充的数值相同后，即判断结果为对比成功后，循环重复第一内存区域中填充数据、将数据复制到第二内存区域中以及判断预设特征值和第二内存区域中数据是否相同的步骤，即重复步骤S102-S1043。在DDR稳定性的循环重复检测过程中，当对比判断出预设特征值和第二内存区域中数据不相同时，或循环重复次数达到预设次数，或测试时间达到预设时间时，停止DDR稳定性的检测，并生成判断结果。最终根据判断结果生成DDR稳定性测试结果。DDR稳定性的循环重复检测过程中，若循环重复次数达到预设次数，或测试时间达到预设时间，则判断结果为对比成功，DDR稳定性测试结果为稳定。若预设特征值和第二内存区域中数据不相同时，判断结果为对比失败，DDR稳定性测试结果为不稳定。
在本发明实施例中，GPU在完成第一内存区域中数据的填充、将第一内存区域中的数据复制到第二内存区域中，以及判断对比预设特征值和地址区域中填充的数值是否相同的过程中，存在大量数据的读取和写入。而大量数据的读取和写入能够增加DDR处理数据的压力，便于检测出DDR的处理数据能力，进而在判断DDR稳定性时，能够提高判断的准确性，便于及时发现潜在的不稳定问题。另外，大量数据的读取和写入均由图形处理器完成，并没有占用CPU的空间资源，且图形处理器能够快速完成数据处理，因此，通过图形处理器检测DDR稳定性能够大大提高DDR稳定性测试的测试速度和测试效率，且不占用CPU的空间资源。
基于本发明实施例提供的双倍速率同步动态随机存储器稳定性测试方法，本发明实施例还提供一种双倍速率同步动态随机存储器稳定性测试系统，具体包括：
内存分配模块，用于在双倍速率同步动态随机存储器DDR中分配第一内存区域和第二内存区域；
图形处理器，用于在第一内存区域中填充数据，将数据复制到所述第二内存区域中；判断预设特征值和第二内存区域中数据是否相同，生成判断结果；根据判断结果生成DDR稳定性测试结果。
进一步，图形处理器包括：
对比起始地址设定模块，用于在图形处理器中，设定对比起始地址；
对比数据长度设定模块，用于在图形处理器中，设定对比数据长度；
预设特征值设定模块，用于在图形处理器中，设定第一内存区域中填充的数值为预设特征值；
地址区域确定模块，用于根据对比起始地址和对比数据长度确定第二内存区域中要对比的地址区域；
判断模块，用于判断预设特征值和地址区域中填充的数值是否相同。
本领域的技术人员可以清楚地了解到本发明实施例中的技术可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本发明实施例中的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例或者实施例的某些部分所述的方法。
以上所述的本发明实施方式并不构成对本发明保护范围的限定。
本领域技术人员在考虑说明书及实践这里发明的公开后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。
Claims (10)
1.一种双倍速率同步动态随机存储器稳定性测试方法，其特征在于，包括：
在双倍速率同步动态随机存储器DDR中分配第一内存区域和第二内存区域；
图形处理器在所述第一内存区域中填充数据；
所述图形处理器将所述数据复制到所述第二内存区域中；
所述图形处理器判断预设特征值和所述第二内存区域中数据是否相同，生成判断结果；所述预设特征值为所述第一内存区域中填充数据的数值；
根据所述判断结果生成DDR稳定性测试结果。
2.根据权利要求1所述的方法，其特征在于，所述图形处理器判断预设特征值和所述第二内存区域中数据是否相同包括：
在所述图形处理器中，设定对比起始地址和对比数据长度，以及设定所述第一内存区域中填充的数值为预设特征值；
根据所述对比起始地址和所述对比数据长度确定所述第二内存区域中要对比的地址区域；
判断所述预设特征值和所述地址区域中填充的数值是否相同。
3.根据权利要求2所述的方法，其特征在于，判断所述预设特征值和所述地址区域中填充的数值包括：
将所述地址区域中填充的数值按照1字节、2字节或4字节与所述预设特征值进行对比判断。
4.根据权利要求2所述的方法，其特征在于，所述图形处理器判断预设特征值和所述第二内存区域中数据是否相同还包括：
在所述图形处理器中还设定控制数值，用于控制是否启动所述地址区域的确定。
5.根据权利要求4所述的方法，其特征在于，所述控制数值包括数值1和数值0；
所述控制数值为数值1时，启动所述地址区域的确定；
所述控制数值为数值0时，不启动所述地址区域的确定。
6.根据权利要求1所述的方法，其特征在于，所述生成判断结果包括：
若所述预设特征值和所述第二内存区域中数据相同，则所述判断结果为对比成功；
若所述预设特征值和所述第二内存区域中数据不相同，则所述判断结果为对比失败，输出所述第二内存区域中的出错数值及出错数值地址。
7.根据权利要求6所述的方法，其特征在于，根据所述判断结果生成DDR稳定性测试结果包括：
若所述判断结果为对比成功，则所述DDR稳定性测试结果为稳定；
若所述判断结果为对比失败，则所述DDR稳定性测试结果为不稳定。
8.根据权利要求1-7任一项所述的方法，其特征在于，所述方法还包括：
若预设特征值与所述第二内存区域中数据相同，则循环重复所述第一内存区域中填充数据、将所述数据复制到所述第二内存区域中以及判断预设特征值和所述第二内存区域中数据是否相同，直至所述预设特征值和所述第二内存区域中数据不相同，或，循环重复次数达到预设次数，或测试时间达到预设时间。
9.一种双倍速率同步动态随机存储器稳定性测试系统，其特征在于，包括：
内存分配模块，用于在双倍速率同步动态随机存储器DDR中分配第一内存区域和第二内存区域；
图形处理器，用于在所述第一内存区域中填充数据，将所述数据复制到所述第二内存区域中；判断预设特征值和所述第二内存区域中数据是否相同，生成判断结果；根据所述判断结果生成DDR稳定性测试结果。
10.根据权利要求9所述的系统，其特征在于，所述图形处理器包括：
对比起始地址设定模块，用于在所述图形处理器中，设定对比起始地址；
对比数据长度设定模块，用于在所述图形处理器中，设定对比数据长度；
预设特征值设定模块，用于在所述图形处理器中，设定所述第一内存区域中填充的数值为预设特征值；
地址区域确定模块，用于根据所述对比起始地址和所述对比数据长度确定所述第二内存区域中要对比的地址区域；
判断模块，用于判断所述预设特征值和所述地址区域中填充的数值是否相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810362042.8A CN108597556A (zh) | 2018-04-20 | 2018-04-20 | 双倍速率同步动态随机存储器稳定性测试方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810362042.8A CN108597556A (zh) | 2018-04-20 | 2018-04-20 | 双倍速率同步动态随机存储器稳定性测试方法及系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108597556A true CN108597556A (zh) | 2018-09-28 |
Family
ID=63613649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810362042.8A Pending CN108597556A (zh) | 2018-04-20 | 2018-04-20 | 双倍速率同步动态随机存储器稳定性测试方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108597556A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109887538A (zh) * | 2019-03-05 | 2019-06-14 | 晶晨半导体(上海)股份有限公司 | 一种存储器的干扰死机的测试方法 |
| CN111026589A (zh) * | 2019-10-29 | 2020-04-17 | 晶晨半导体（深圳）有限公司 | 一种通过soc测试ddr内存稳定性的方法 |
| CN111324461A (zh) * | 2020-02-20 | 2020-06-23 | 西安芯瞳半导体技术有限公司 | 内存分配方法、装置、计算机设备和存储介质 |
| CN116820860A (zh) * | 2023-08-28 | 2023-09-29 | 英特尔(中国)研究中心有限公司 | 处理器及其测试方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030191995A1 (en) * | 2000-11-03 | 2003-10-09 | Abrosimov Igor Anatolievich | System for communicating with synchronous device |
| CN102231286A (zh) * | 2009-10-08 | 2011-11-02 | 鸿富锦精密工业（深圳）有限公司 | 动态随机存取存储器的测试方法 |
| CN102737727A (zh) * | 2012-05-22 | 2012-10-17 | 华为技术有限公司 | 双倍速率同步动态随机存储器稳定性测试的方法及系统 |
-
2018
- 2018-04-20 CN CN201810362042.8A patent/CN108597556A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030191995A1 (en) * | 2000-11-03 | 2003-10-09 | Abrosimov Igor Anatolievich | System for communicating with synchronous device |
| CN102231286A (zh) * | 2009-10-08 | 2011-11-02 | 鸿富锦精密工业（深圳）有限公司 | 动态随机存取存储器的测试方法 |
| CN102737727A (zh) * | 2012-05-22 | 2012-10-17 | 华为技术有限公司 | 双倍速率同步动态随机存储器稳定性测试的方法及系统 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109887538A (zh) * | 2019-03-05 | 2019-06-14 | 晶晨半导体(上海)股份有限公司 | 一种存储器的干扰死机的测试方法 |
| CN111026589A (zh) * | 2019-10-29 | 2020-04-17 | 晶晨半导体（深圳）有限公司 | 一种通过soc测试ddr内存稳定性的方法 |
| CN111026589B (zh) * | 2019-10-29 | 2023-08-11 | 晶晨半导体（深圳）有限公司 | 一种通过soc测试ddr内存稳定性的方法 |
| CN111324461A (zh) * | 2020-02-20 | 2020-06-23 | 西安芯瞳半导体技术有限公司 | 内存分配方法、装置、计算机设备和存储介质 |
| CN111324461B (zh) * | 2020-02-20 | 2023-09-01 | 西安芯瞳半导体技术有限公司 | 内存分配方法、装置、计算机设备和存储介质 |
| CN116820860A (zh) * | 2023-08-28 | 2023-09-29 | 英特尔(中国)研究中心有限公司 | 处理器及其测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108597556A (zh) | 双倍速率同步动态随机存储器稳定性测试方法及系统 | |
| KR930004330B1 (ko) | 자체시험 메모리시스템을 가진 데이타 처리시스템 | |
| KR101294687B1 (ko) | 이종 듀얼 인-라인 메모리 모듈과의 인터페이스를 위한 장치, 시스템 및 방법 | |
| US20110099301A1 (en) | Using Central Direct Memory Access (CDMA) Controller to Test Integrated Circuit | |
| US9569322B2 (en) | Memory migration in presence of live memory traffic | |
| CN116167310A (zh) | 一种验证多核心处理器缓存一致性的方法及装置 | |
| US9256556B2 (en) | RAM memory device capable of simultaneously accepting multiple accesses | |
| JPH04220744A (ja) | 限定アクセス・プロセッサ・システムでのキャッシュ・タグｒａｍの機能試験方法 | |
| US20120151144A1 (en) | Method and system for determining a cache memory configuration for testing | |
| CN113689902B (zh) | 生成存储器地址数据的方法、计算机可读存储介质及设备 | |
| US20230055523A1 (en) | Method, apparatus, and storage medium for generating test cases | |
| US20060005088A1 (en) | System and method for testing artificial memory | |
| KR920002023B1 (ko) | 데이타 처리 시스템 | |
| US8176250B2 (en) | System and method for testing a memory | |
| CN109582523B (zh) | 有效分析SSD前端NVMe模块性能的方法及系统 | |
| WO2017152534A1 (zh) | 一种获取ddr odt参数的方法和装置 | |
| CN115292147A (zh) | 便捷高效的内存压力测试方法、系统和可读存储介质 | |
| JP4222248B2 (ja) | 試験方法 | |
| JP5233924B2 (ja) | 論理検証装置、論理検証方法 | |
| KR20210103069A (ko) | 메모리 테스트 장치 및 이의 동작 방법 | |
| JP4461934B2 (ja) | キャッシュメモリ試験システム、試験方法、試験プログラム | |
| US11861193B2 (en) | Emulating memory sub-systems that have different performance characteristics | |
| WO2024027376A1 (zh) | 内存测试方法、装置、设备、系统、芯片及板卡 | |
| Legnani | Trusted Firmware for a Research Computer | |
| CN106776173A (zh) | 一种内存检测方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 266555 Qingdao economic and Technological Development Zone, Shandong, Hong Kong Road, No. 218 Applicant after: Hisense Visual Technology Co., Ltd. Address before: 266100 Zhuzhou Road, Laoshan District, Shandong, No. 151, No. Applicant before: QINGDAO HISENSE ELECTRONICS Co.,Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180928 |