CN108595795A - 版图数据检查分配方法 - Google Patents

版图数据检查分配方法 Download PDF

Info

Publication number
CN108595795A
CN108595795A CN201810319793.1A CN201810319793A CN108595795A CN 108595795 A CN108595795 A CN 108595795A CN 201810319793 A CN201810319793 A CN 201810319793A CN 108595795 A CN108595795 A CN 108595795A
Authority
CN
China
Prior art keywords
level
layout data
coefficient
distribution method
checks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810319793.1A
Other languages
English (en)
Other versions
CN108595795B (zh
Inventor
张兴洲
张燕荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810319793.1A priority Critical patent/CN108595795B/zh
Publication of CN108595795A publication Critical patent/CN108595795A/zh
Application granted granted Critical
Publication of CN108595795B publication Critical patent/CN108595795B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Abstract

本发明公开了一种版图数据检查分配方法，包括如下步骤：步骤一，抽取版图中的各个层次的信息；步骤二，计算每个层次的多边形图形的数目；步骤三，计算设计规则检查演算式的层次的系数；步骤四，根据图形数目和系数，推算层次的加载系数；步骤五，根据加载系数，将层次分配到不同的分布式处理器做检查。本发明解决了现有技术中处理检查大规模的物理版图数据运算时间过长、速度较慢的问题。

Description

版图数据检查分配方法
技术领域
本发明涉及集成电路制造领域，具体涉及一种版图数据检查分配方法。
背景技术
在集成电路制造领域，针对每一种关键尺寸的集成电路制造工艺，制造商都制定有层次设计规则，包括层次编号、层次名称、层次的物理含义等。集成电路设计者在 设计开发版图时，需要严格地遵守集成电路制造商的层次设计规则。集成电路设计者 向集成电路制造商传递版图数据时，还需要附有层次信息表，其中包含该版图数据所 使用到的层次编号、层次名称、层次的物理含义等。
随着设计规则越来越小，一些辅助技术也应运而生，目前0.18um工艺以下最重 要的步骤之一就是DRC(Design Rule Check)设计规则检查。在0.18um以下工艺中， 版图的图形如果不能够符合设计规则，在晶片上的图像将会歪曲变形，所以设计规则 检查可以保证最后在晶片上刻蚀的图像更接近于版图的形状。
一般一个系统级芯片设计，物理版图数据的规模在几个GB到几十个GB量级，并 有望发展到几百个GB到几个TB的量级，需要好几个小时的时间来完成所有层次的DRC， 而内存使用也会达到几十个GB的量级。以往的技术主要是将产品数据的不同层次给 计算机做单层顺序检查。但是现有技术处理检查大规模的物理版图数据运算时间过长、 速度较慢。
发明内容
本发明的目的在于，提供一种版图数据检查分配方法，解决现有技术中处理检查大规模的物理版图数据运算时间过长、速度较慢的问题。
为解决上述技术问题，本发明提供了一种版图数据检查分配方法，包括如下步骤：步骤一，抽取版图中的各个层次的信息；步骤二，计算每个层次的多边形图形的数目； 步骤三，计算设计规则检查演算式的层次的系数；步骤四，根据图形数目和系数，推 算层次的加载系数；步骤五，根据加载系数，将层次分配到不同的分布式处理器做检 查。
优选地，还包括：步骤六，若检查结果不符合设计规则要求，则回到步骤三。
优选地，步骤一中所述的信息包括所述层次的编号、名称、物理含义。
优选地，步骤三中，还包括如下工作流程：工作流程一，将版图数据检查分割为 多个计算分支；工作流程二，根据版图参与运算的层次在各个分支中出现的频度作出 统计，统计内容包括：层次编号，名称，设计规则检查系列号。
优选地，所述步骤四中，根据下式计算设计规则检查演算式的层次的系数： λ＝各层多边形图形的数目÷所有层次多边形图形数目的总和，其中λ为设计规 则检查演算式的层次的系数。
优选地，步骤五中，分支中的各节点编号与其他分支的各节点编号没有重复。
优选地，步骤五中，有节点编号重复的分支，需要等前一分支结束后分配运算。
优选地，步骤五中，优先将CPU性能高的服务器分配给加载系数高的分支。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1为本发明的版图数据检查分配方法流程图。
图2为本发明的版图数据检查分配方法流程中将版图分割成多个分支的示意图。
图3为使用本发明的版图数据检查分配方法的DRC性能与内存对比示意图。
具体实施方式
本发明实现了一种对版图并行检查的方法，这个方法不同于以往对版图进行顺序检查的方法，而是预估层次的加载系数(loading)，通过计算图形数目和演算系数， 将层次分配到不同的分布式处理器做检查，最后予以合并，大幅提升了检查大规模物 理版图数据的速度，解决了现有技术处理检查大规模的物理版图数据运算时间过长、 速度较慢的问题。
本发明和传统方法的区别在于预估层次的加载系数(loading)，通过计算图形 数目和演算系数，将层次分配到不同的分布式处理器做检查。
步骤一，抽取版图中的各个层次的信息。所述的信息包括所述层次的编号、名称、物理含义。
步骤二，计算每个层次的多边形图形的数目。
步骤三，计算设计规则检查演算式的层次的系数。以下举例说明：
如一个设计规则检查演算式：[(GATE size-0.035)or((GATE and TGO)size -0.014)or((GATE not(TGO or HVNW or HVPW))size-0.006)]，可以通过分解 演算式将其表述为：
1.TMP1＝SIZE GATE BY-0.035
2.TMP2＝GATE AND TG0
3.TMP3＝SIZE TMP2 BY-0.014
4.TMP4＝TMP1 OR TMP3
5.TMP5＝TGO 0R HVNW
6.TMP6＝TMP5 OR HVPW
7.TMP7＝GATE NOT TMP6
8.TMP8＝SIZE TMP7 BY-0.006
9.TMP9＝TMP4 OR TMP8
其中，GATE表示栅极，TG0表示热氧化层，HVNW表示高压N阱，HVPW表示高压P 阱。
如图2所示，可以根据层次参与运算的顺序，拆解为几个不同的分支：
A：1-4
B：2-3-4
C：5-6-7-8
D：4-8-9
然后，根据版图参与运算的层次，在各个分支中出现的频度，举例统计如下：
序号 层次 设计规则检查序列号
1 GATE(12) 1、2、7
2 TGO(9) 2、5
3 HVNW(105) 5
4 HVPW(106) 6
接着计算各层相应的加载(loading)系数：
根据下式计算设计规则检查演算式的层次的系数：
λ＝各层多边形图形的数目÷所有层次多边形图形数目的总和
其中，λ为设计规则检查演算式的层次的系数。
步骤四，计算各分支相应的加载(loading)系数，等于层次加载(loading)系 统的累加。
步骤五，将不同的分支按比例分配到各个分布式服务器上进行检查。分配原则如下：分支中的各节点编号与其他分支的各节点编号没有重复。有节点编号重复的分支， 需要等前一分支结束后分配运算。联网服务器一般是有性能差异的，应该优先将CPU 性能好的服务器分配给加载(loading)系数高的分支，这样可以达到优化节省时间 的目的。
步骤六，若检查结果不符合设计规则要求，则回到步骤三。
本发明的有益效果在于：合理分割版图数据检查为多个计算分支，充分利用多服务器的运算能力，实现计算资源配置优化。如图3所示，当内存足够大的时候，多服 务器并行计算将使DRC性能大大提高。

Claims (8)

1.一种版图数据检查分配方法，其特征在于，包括如下步骤：
步骤一，抽取版图中的各个层次的信息；
步骤二，计算每个层次的多边形图形的数目；
步骤三，计算设计规则检查演算式的层次的系数；
步骤四，根据图形数目和系数，推算层次的加载系数；
步骤五，根据加载系数，将层次分配到不同的分布式处理器做检查。
2.根据权利要求1所述的版图数据检查分配方法，其特征在于，还包括：
步骤六，若检查结果不符合设计规则要求，则回到步骤三。
3.根据权利要求1所述的版图数据检查分配方法，其特征在于，步骤一中所述的信息包括所述层次的编号、名称、物理含义。
4.根据权利要求1所述的版图数据检查分配方法，其特征在于，步骤三中，还包括如下工作流程：
工作流程一，将版图数据检查分割为多个计算分支；
工作流程二，根据版图参与运算的层次在各个分支中出现的频度作出统计，统计内容包括：层次编号，名称，设计规则检查系列号。
5.根据权利要求4所述的版图数据检查分配方法，其特征在于，所述步骤四中，根据下式计算设计规则检查演算式的层次的系数：
λ＝各层多边形图形的数目÷所有层次多边形图形数目的总和，其中λ为设计规则检查演算式的层次的系数。
6.根据权利要求4所述的版图数据检查分配方法，其特征在于，步骤五中，分支中的各节点编号与其他分支的各节点编号没有重复。
7.根据权利要求4所述的版图数据检查分配方法，其特征在于，步骤五中，有节点编号重复的分支，需要等前一分支结束后分配运算。
8.根据权利要求4所述的版图数据检查分配方法，其特征在于，步骤五中，优先将CPU性能高的服务器分配给加载系数高的分支。
CN201810319793.1A 2018-04-11 2018-04-11 版图数据检查分配方法 Active CN108595795B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810319793.1A CN108595795B (zh) 2018-04-11 2018-04-11 版图数据检查分配方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810319793.1A CN108595795B (zh) 2018-04-11 2018-04-11 版图数据检查分配方法

Publications (2)

Publication Number Publication Date
CN108595795A true CN108595795A (zh) 2018-09-28
CN108595795B CN108595795B (zh) 2022-05-20

Family

ID=63621937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810319793.1A Active CN108595795B (zh) 2018-04-11 2018-04-11 版图数据检查分配方法

Country Status (1)

Country Link
CN (1) CN108595795B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060242618A1 (en) * 2005-02-14 2006-10-26 Yao-Ting Wang Lithographic simulations using graphical processing units
CN102314523A (zh) * 2010-06-30 2012-01-11 中国科学院微电子研究所 一种加速集成电路物理版图分析和优化的方法
CN102314531A (zh) * 2010-07-02 2012-01-11 北京华大九天软件有限公司 集成电路版图自动构造层次方法
CN102663170A (zh) * 2012-03-21 2012-09-12 领佰思自动化科技(上海)有限公司 集成电路版图设计最小通孔数目设计规则的检查方法
CN102663169A (zh) * 2012-03-21 2012-09-12 领佰思自动化科技(上海)有限公司 集成电路版图设计规则检查的方法及其系统
CN104424056A (zh) * 2013-08-19 2015-03-18 上海华虹宏力半导体制造有限公司 版图数据的层次检查方法
CN105488239A (zh) * 2014-10-09 2016-04-13 北京华大九天软件有限公司 一种平板显示版图设计规则检查结果自动筛选方法
CN107346350A (zh) * 2016-05-06 2017-11-14 中国科学院微电子研究所 集成电路版图数据处理任务的分配方法、装置和集群系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060242618A1 (en) * 2005-02-14 2006-10-26 Yao-Ting Wang Lithographic simulations using graphical processing units
CN102314523A (zh) * 2010-06-30 2012-01-11 中国科学院微电子研究所 一种加速集成电路物理版图分析和优化的方法
CN102314531A (zh) * 2010-07-02 2012-01-11 北京华大九天软件有限公司 集成电路版图自动构造层次方法
CN102663170A (zh) * 2012-03-21 2012-09-12 领佰思自动化科技(上海)有限公司 集成电路版图设计最小通孔数目设计规则的检查方法
CN102663169A (zh) * 2012-03-21 2012-09-12 领佰思自动化科技(上海)有限公司 集成电路版图设计规则检查的方法及其系统
CN104424056A (zh) * 2013-08-19 2015-03-18 上海华虹宏力半导体制造有限公司 版图数据的层次检查方法
CN105488239A (zh) * 2014-10-09 2016-04-13 北京华大九天软件有限公司 一种平板显示版图设计规则检查结果自动筛选方法
CN107346350A (zh) * 2016-05-06 2017-11-14 中国科学院微电子研究所 集成电路版图数据处理任务的分配方法、装置和集群系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BALASINSKI等: "Optimizing IC Design for Manufacturability - 2011 Update", 《RECENT PATENTS ON ELECTRICAL & ELECTRONIC ENGINEERING》 *
李刚等: "分级式IC版图设计规则检查", 《上海交通大学学报》 *

Also Published As

Publication number Publication date
CN108595795B (zh) 2022-05-20

Similar Documents

Publication Publication Date Title
Li et al. A spatial panel analysis of carbon emissions, economic growth and high-technology industry in China
Betkaoui et al. A reconfigurable computing approach for efficient and scalable parallel graph exploration
US8762918B2 (en) Banded computation architectures
US20080148203A1 (en) Latch Placement for High Performance and Low Power Circuits
Allahverdi et al. Total completion time with makespan constraint in no-wait flowshops with setup times
CN110442926B (zh) 先进工艺和低电压下的集成电路统计时序分析方法
CN101241523A (zh) 全芯片互连线功耗最优的布局阶段缓冲器规划方法
CN110990121B (zh) 一种基于应用画像的Kubernetes调度策略
US7712055B2 (en) Designing integrated circuits for yield
US9275186B2 (en) Optimization for circuit migration
Roy et al. OSFA: A new paradigm of aging aware gate-sizing for power/performance optimizations under multiple operating conditions
Bairamkulov et al. SPROUT—Smart power routing tool for board-level exploration and prototyping
Cheng et al. Scheduling a batch-processing machine subject to precedence constraints, release dates and identical processing times
CN108595795A (zh) 版图数据检查分配方法
CN105447222A (zh) 用于集成电路的工艺变化分析的方法
Srivastava et al. Low-power-design space exploration considering process variation using robust optimization
Tariq et al. Power-efficient and highly scalable parallel graph sampling using fpgas
CN101819513B (zh) 一种由补码求原码绝对值的方法
Guo et al. Parallel FDTD simulation using NUMA acceleration technique
WO2022266231A1 (en) Machine-learning-based power/ground (p/g) via removal
CN107169190A (zh) 一种寄生参数提取方法
Shi et al. Fast OPC repair flow based on machine learning
Moiseev et al. On optimal ordering of signals in parallel wire bundles
US20240110973A1 (en) Distributed test pattern generation and synchronization
Zhao et al. Fast and scalable parallel layout decomposition in double patterning lithography

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant