CN108574870A - 一种多通道信号源的显示方法、装置及设备 - Google Patents

一种多通道信号源的显示方法、装置及设备 Download PDF

Info

Publication number
CN108574870A
CN108574870A CN201810331699.8A CN201810331699A CN108574870A CN 108574870 A CN108574870 A CN 108574870A CN 201810331699 A CN201810331699 A CN 201810331699A CN 108574870 A CN108574870 A CN 108574870A
Authority
CN
China
Prior art keywords
signal
channel
threshold
multichannel
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810331699.8A
Other languages
English (en)
Inventor
董培强
刘铁军
陈三霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201810331699.8A priority Critical patent/CN108574870A/zh
Publication of CN108574870A publication Critical patent/CN108574870A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/433—Content storage operation, e.g. storage operation in response to a pause request, caching operations
    • H04N21/4331—Caching operations, e.g. of an advertisement for later insertion during playback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/433—Content storage operation, e.g. storage operation in response to a pause request, caching operations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/433—Content storage operation, e.g. storage operation in response to a pause request, caching operations
    • H04N21/4335—Housekeeping operations, e.g. prioritizing content for deletion because of storage space restrictions

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本发明公开了一种多通道信号源的显示方法，包括对多通道的信号分别进行缓存；将多通道中缓存量达到第一阈值的通道的信号进行存储；对存储的多通道的信号分别进行缓存；将存储的多通道的信号的缓存量达到第二阈值的通道的信号进行输出，以便进行显示。本发明将多通道的信号进行缓存，未进行存储的通道的信号可以先进行缓存，待缓存量达到第一阈值时再进行存储，将存储好的信号分别进行缓存并输出即可进行多通道信号源的显示，使用一个存储便可以保证信号不丢失，降低了成本，由于缓存的存在，存储设备的一个存储动作可以存储多个单位的信号，增加了使用寿命。本发明还公开了一种多通道信号源的显示装置及设备，具有如上显示方法相同的有益效果。

Description

一种多通道信号源的显示方法、装置及设备
技术领域
本发明涉及计算机领域，特别是涉及一种多通道信号源的显示方法，本发明还涉及一种多通道信号源的显示装置及设备。
背景技术
随着数字图像处理技术的飞速发展，4K、8K等高分辨率、大数量视频信号的存储、传输和处理对设备的要求提出越来越多的挑战，现有技术中，在多通道视频信号同时接入时，由于存储设备同时只能存储和输出一个通道的视频信号，其他通道正在传输的视频信号可能会丢失，因此需要配置多个存储设备来存储和输出多个通道的视频信号，增加了成本，并且对于每个通道中的每个单位的视频信号，存储设备都要进行一次存储和输出动作，对存储设备的损耗较大，降低了使用寿命。
因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。
发明内容
本发明的目的是提供一种多通道信号源的显示方法，降低了成本，延长了存储设备的使用寿命；本发明的另一目的是提供一种多通道信号源的显示装置及设备，成本较低，其中的存储设备的使用寿命较长。
为解决上述技术问题，本发明提供了一种多通道信号源的显示方法，包括：
对多通道的信号分别进行缓存；
将所述多通道中缓存量达到第一阈值的通道的信号进行存储；
对存储的所述多通道的信号分别进行缓存；
将存储的所述多通道的信号的缓存量达到第二阈值的通道的信号进行输出，以便进行显示。
优选地，所述缓存量达到第一阈值的通道为多个，则所述将所述多通道中缓存量达到第一阈值的通道的信号进行存储具体为：
判断所述多通道中多个所述缓存量达到所述第一阈值的通道的优先级由高到低的优先顺序；
按照所述优先顺序存储多个所述缓存量达到所述第一阈值的通道的信号。
优选地，所述按照所述优先顺序存储多个所述缓存量达到所述第一阈值的通道的信号之后，所述对存储的所述多通道的信号分别进行缓存之前，该方法还包括：
在第一通道的信号的存储的过程中，第二通道的信号的缓存量达到所述第一阈值时，判断所述第一通道与所述第二通道的优先级的大小关系；
当所述第二通道的优先级大于所述第一通道的优先级时，中断所述第一通道的信号存储，存储所述第二通道的信号。
优选地，所述第一阈值和/或所述第二阈值为缓存量的100％。
为解决上述技术问题，本发明还提供了一种多通道信号源的显示装置，包括：
存储模块；
多个第一缓存模块，用于对多通道的信号分别进行缓存；
第一控制模块，用于控制所述存储模块将所述多通道中缓存量达到第一阈值的通道的信号进行存储；
多个第二缓存模块，用于对存储的所述多通道的信号分别进行缓存；
第二控制模块，用于将存储的所述多通道的信号的缓存量达到第二阈值的通道的信号进行输出，以便进行显示。
优选地，所述第一控制模块包括：
仲裁模块，用于判断所述多通道中多个所述缓存量达到所述第一阈值的通道的优先级由高到低的优先顺序；
控制子模块，用于控制所述存储模块按照所述优先顺序存储多个所述缓存量达到所述第一阈值的通道的信号。
优选地，所述仲裁模块还用于：
在第一通道的信号的存储的过程中，第二通道的信号的缓存量达到所述第一阈值时，判断所述第一通道与所述第二通道的优先级的大小关系；
则所述第一控制模块还用于当所述第二通道的优先级大于所述第一通道的优先级时，中断所述第一通道的信号存储，存储所述第二通道的信号。
优选地，所述存储模块为双倍速率同步动态随机存储器DDR。
优选地，所述DDR为DDR4。
为解决上述技术问题，本发明还提供了一种多通道信号源的显示设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上任一项所述多通道信号源的显示方法的步骤。
本发明提供了一种多通道信号源的显示方法，包括对多通道的信号分别进行缓存；将多通道中缓存量达到第一阈值的通道的信号进行存储；对存储的多通道的信号分别进行缓存；将存储的多通道的信号的缓存量达到第二阈值的通道的信号进行输出，以便进行显示。
可见，本发明中，首先将多通道的信号进行缓存，然后将缓存量达到第一阈值的通道的信号进行存储，然后对存储的多通道的信号分别进行缓存，最后将缓存量达到第二阈值的通道的信号输出进行显示即可，本发明中将多通道的信号进行缓存，未进行存储的通道的信号可以先进行缓存，待缓存量达到第一阈值时再进行存储，将存储好的信号分别进行缓存并输出即可进行多通道信号源的显示，即使使用一个存储，也可以保证信号不丢失，降低了成本，且由于缓存的存在，存储设备的一个存储动作可以存储多个单位的信号，一个动作也可以将存储的多个单位的信号输出到缓存中，减少了存储设备的损耗，增加了使用寿命。
本发明还提供了一种多通道信号源的显示装置及设备，具有如上显示方法相同的有益效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的一种多通道信号源的显示方法的流程示意图；
图2为本发明提供的一种多通道信号源的显示装置的结构示意图；
图3为本发明提供的一种多通道信号源的显示设备的结构示意图。
具体实施方式
本发明的核心是提供一种多通道信号源的显示方法，降低了成本，延长了存储设备的使用寿命；本发明的另一核心是提供一种多通道信号源的显示装置及设备，成本较低，其中的存储设备的使用寿命较长。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1，图1为本发明提供的一种多通道信号源的显示方法，包括：
步骤S1：对多通道的信号分别进行缓存；
考虑到上述背景技术中的技术问题，本申请中，首先将多通道的信号进行缓存，将缓存量达到第一阈值的通道的信号进行存储，接着可以将存储中的多通道的信号再次进行输出前的缓存，当某通道的缓存量达到第二阈值，就可以进行输出并显示，本申请中，用一个存储便可以实现多通道信号的读写，而不会发生信号的丢失，节约了成本，而且可以同时从缓存中存储多个信号或将多个信号同时写入缓存，减少了存储动作，减小了对存储设备的损耗，降低了成本。
具体的，多通道中的多代表大于一个，本发明在此不做限定。
步骤S2：将多通道中缓存量达到第一阈值的通道的信号进行存储；
具体的，第一阈值及第二阈值可以为用户自主设定，也可以是产品在出厂时就设置好的值，例如可以为缓存量的75％等，第一阈值及第二阈值较低时可以加快传输速度，较高时可以充分利用缓存装置，本发明在此不做限定。
其中，第一阈值和第二阈值的具体数值可以不同，本发明在此不做限定。
步骤S3：对存储的多通道的信号分别进行缓存；
具体的，此缓存过程为将数据从存储中读出的过程，将其进行缓存可以保证数据不丢失，本发明在此不再赘述。
步骤S4：将存储的多通道的信号的缓存量达到第二阈值的通道的信号进行输出，以便进行显示。
具体的，将缓存量达到第二阈值的通道的信号进行输出，便可以进行信号的显示，当所有通道的信号都缓存到第二阈值后，便可以同时显示所有通道的信号，当然，具体显示多少通道由用户进行自主选择，本发明在此不做限定。
当然，除了将信号用作显示外，还可以将信号用作其他处理，本发明在此不做限定。
具体的，在操作开始前可以复位所有控制信号，进行初始化步骤，有利于本申请中各步骤的顺利进行。
本发明提供了一种多通道信号源的显示方法，包括对多通道的信号分别进行缓存；将多通道中缓存量达到第一阈值的通道的信号进行存储；对存储的多通道的信号分别进行缓存；将存储的多通道的信号的缓存量达到第二阈值的通道的信号进行输出，以便进行显示。
可见，本发明中，首先将多通道的信号进行缓存，然后将缓存量达到第一阈值的通道的信号进行存储，然后对存储的多通道的信号分别进行缓存，最后将缓存量达到第二阈值的通道的信号输出进行显示即可，本发明中将多通道的信号进行缓存，未进行存储的通道的信号可以先进行缓存，待缓存量达到第一阈值时再进行存储，将存储好的信号分别进行缓存并输出即可进行多通道信号源的显示，即使使用一个存储，也可以保证信号不丢失，降低了成本，且由于缓存的存在，存储设备的一个存储动作可以存储多个单位的信号，一个动作也可以将存储的多个单位的信号输出到缓存中，减少了存储设备的损耗，增加了使用寿命。
在上述实施例的基础上：
作为一种优选的实施例，缓存量达到第一阈值的通道为多个，则将多通道中缓存量达到第一阈值的通道的信号进行存储具体为：
判断多通道中多个缓存量达到第一阈值的通道的优先级由高到低的优先顺序；
按照优先顺序存储多个缓存量达到第一阈值的通道的信号。
考虑到因为用户需求的不同，不同的通道的信号的重要性可能不同，本发明实施例中，可以在多个通道的信号的缓存量达到第一阈值时，判断达到第一阈值的各个通道的优先级由大到小的顺序，然后再按照此优先顺序对信号进行存储，保证了重要信号的优先传输。
作为一种优选的实施例，按照优先顺序存储多个缓存量达到第一阈值的通道的信号之后，对存储的多通道的信号分别进行缓存之前，该方法还包括：
在第一通道的信号的存储的过程中，第二通道的信号的缓存量达到第一阈值时，判断第一通道与第二通道的优先级的大小关系；
当第二通道的优先级大于第一通道的优先级时，中断第一通道的信号存储，存储第二通道的信号。
考虑到在某个通道的信号正在存储的过程中可能有优先级更高的通道的信号的缓存量达到了第一阈值，本发明实施例中，可以在此种情况下判断正在传输的通道与缓存刚达到第一阈值的通道的优先级，在缓存量刚达到第一阈值的通道的优先级高于正在存储的通道的优先级时，中断当前的存储任务，转而为优先级更高的通道进行信号存储，进一步地保证了重要数据传输的优先传输。
作为一种优选的实施例，第一阈值和/或第二阈值为缓存量的100％。
具体的，第一阈值和/或第二阈值为缓存量的100％可以更充分地利用缓存，节约了成本。
当然，除了缓存量的100％外，还可以为其他的数值，本发明在此不做限定。
请参考图2，图2为本发明提供的一种多通道信号源的显示装置，包括：
存储模块1；
多个第一缓存模块2，用于对多通道的信号分别进行缓存；
第一控制模块3，用于控制存储模块1将多通道中缓存量达到第一阈值的通道的信号进行存储；
多个第二缓存模块4，用于对存储的多通道的信号分别进行缓存；
第二控制模块5，用于将存储的多通道的信号的缓存量达到第二阈值的通道的信号进行输出，以便进行显示。
具体的，本发明实施例可以基于FPGA(Field－Programmable Gate Array，现场可编程门阵列)设置，FPGA具有功能强大、兼容性高、处理速度快、实时性好、可扩展性好、灵活性强及成本低等优点。
当然，除了FPGA外，还可以基于其他的装置来实现，本发明在此不做限定。
其中，第一缓存模块2及第二缓存模块4可以为乒乓Buffer，具有效率高及可靠性高等优点，当然，第一缓存模块2及第二缓存模块4也可以为其他的装置，本发明在此不做限定。
本发明实施例中的第一控制模块3可以完成存储模块1的初始化、寄存器配置等复杂的控制逻辑，第一控制模块3负责对存储模块1的访问控制，可以在存储模块1的内部进行地址划分，不同的通道可访问的内部空间不同，避免了多通道数据冲突。
具体的，将通道的信号存储起来的过程可以为首先复位所有控制信号，当缓存量达到第一阈值时，该通道发起存储请求，设置WR_RQ＝1，然后判断存储模块1是否被占用，如果没有被占用，则进行存储，并记录信号存储的位置。将通道的信号输出的过程可以为首先复位所有控制信号，清空第二缓存模块4里的信号，并发起输出请求，设置RD_RQ＝1，接着判断存储模块1是否被占用，若否，则进行信号传输，将信号缓存在第二缓存模块4内，在完成操作后释放存储模块1的控制权。
其中，将第一缓存模块2的信号写入存储的过程可以采用全页BURST突发传输，有效提高带宽利用率。
作为一种优选的实施例，第一控制模块3包括：
仲裁模块，用于判断多通道中多个缓存量达到第一阈值的通道的优先级由高到低的优先顺序；
控制子模块，用于控制存储模块1按照优先顺序存储多个缓存量达到第一阈值的通道的信号。
具体的，当存储模块1处于空闲状态，可以接受通道的访问请求，并赋予该通道控制权，然后该通道便进入数据传输过程，当此通道的缓存的数据的传输过程结束后，便可释放存储模块1的控制权，并返回空闲状态，等待下一次访问申请。
作为一种优选的实施例，仲裁模块还用于：
在第一通道的信号的存储的过程中，第二通道的信号的缓存量达到第一阈值时，判断第一通道与第二通道的优先级的大小关系；
则第一控制模块3还用于当第二通道的优先级大于第一通道的优先级时，中断第一通道的信号存储，存储第二通道的信号。
作为一种优选的实施例，存储模块1为DDR(Double Data Rate，双倍速率同步动态随机存储器)。
具体的，DDR具有传输速度高、结构简单及成本低等优点。
当然，除了DDR外，还可以采用其他的存储模块1，本发明在此不做限定。
作为一种优选的实施例，DDR为DDR4。
具体的，DDR4具有传输速度更快及性能更强的优点。
当然，除了DDR4外，还可以选用其他种类的DDR，本发明在此不做限定。
请参考图3，图3为本发明提供的一种多通道信号源的显示设备，包括：
存储器6，用于存储计算机程序；
处理器7，用于执行计算机程序时实现如上任一项多通道信号源的显示方法的步骤。
对于本发明提供的显示设备的介绍请参照上述显示方法实施例，本发明在此不再赘述。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种多通道信号源的显示方法，其特征在于，包括：
对多通道的信号分别进行缓存；
将所述多通道中缓存量达到第一阈值的通道的信号进行存储；
对存储的所述多通道的信号分别进行缓存；
将存储的所述多通道的信号的缓存量达到第二阈值的通道的信号进行输出，以便进行显示。
2.根据权利要求1所述的多通道信号源的显示方法，其特征在于，所述缓存量达到第一阈值的通道为多个，则所述将所述多通道中缓存量达到第一阈值的通道的信号进行存储具体为：
判断所述多通道中多个所述缓存量达到所述第一阈值的通道的优先级由高到低的优先顺序；
按照所述优先顺序存储多个所述缓存量达到所述第一阈值的通道的信号。
3.根据权利要求2所述的多通道信号源的显示方法，其特征在于，所述按照所述优先顺序存储多个所述缓存量达到所述第一阈值的通道的信号之后，所述对存储的所述多通道的信号分别进行缓存之前，该方法还包括：
在第一通道的信号的存储的过程中，第二通道的信号的缓存量达到所述第一阈值时，判断所述第一通道与所述第二通道的优先级的大小关系；
当所述第二通道的优先级大于所述第一通道的优先级时，中断所述第一通道的信号存储，存储所述第二通道的信号。
4.根据权利要求1所述的多通道信号源的显示方法，其特征在于，所述第一阈值和/或所述第二阈值为缓存量的100％。
5.一种多通道信号源的显示装置，其特征在于，包括：
存储模块；
多个第一缓存模块，用于对多通道的信号分别进行缓存；
第一控制模块，用于控制所述存储模块将所述多通道中缓存量达到第一阈值的通道的信号进行存储；
多个第二缓存模块，用于对存储的所述多通道的信号分别进行缓存；
第二控制模块，用于将存储的所述多通道的信号的缓存量达到第二阈值的通道的信号进行输出，以便进行显示。
6.根据权利要求5所述的多通道信号源的显示装置，其特征在于，所述第一控制模块包括：
仲裁模块，用于判断所述多通道中多个所述缓存量达到所述第一阈值的通道的优先级由高到低的优先顺序；
控制子模块，用于控制所述存储模块按照所述优先顺序存储多个所述缓存量达到所述第一阈值的通道的信号。
7.根据权利要求6所述的多通道信号源的显示装置，其特征在于，所述仲裁模块还用于：
在第一通道的信号的存储的过程中，第二通道的信号的缓存量达到所述第一阈值时，判断所述第一通道与所述第二通道的优先级的大小关系；
则所述第一控制模块还用于当所述第二通道的优先级大于所述第一通道的优先级时，中断所述第一通道的信号存储，存储所述第二通道的信号。
8.根据权利要求5-7任一项所述的多通道信号源的显示装置，其特征在于，所述存储模块为双倍速率同步动态随机存储器DDR。
9.根据权利要求8所述的多通道信号源的显示装置，其特征在于，所述DDR为DDR4。
10.一种多通道信号源的显示设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至4任一项所述多通道信号源的显示方法的步骤。
CN201810331699.8A 2018-04-13 2018-04-13 一种多通道信号源的显示方法、装置及设备 Pending CN108574870A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810331699.8A CN108574870A (zh) 2018-04-13 2018-04-13 一种多通道信号源的显示方法、装置及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810331699.8A CN108574870A (zh) 2018-04-13 2018-04-13 一种多通道信号源的显示方法、装置及设备

Publications (1)

Publication Number Publication Date
CN108574870A true CN108574870A (zh) 2018-09-25

Family

ID=63574661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810331699.8A Pending CN108574870A (zh) 2018-04-13 2018-04-13 一种多通道信号源的显示方法、装置及设备

Country Status (1)

Country Link
CN (1) CN108574870A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111756650A (zh) * 2020-06-11 2020-10-09 广东浪潮大数据研究有限公司 一种数据处理方法、装置、运算芯片及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060109870A1 (en) * 2004-10-15 2006-05-25 Kddi Corporation Transmitting device with discard control of specific media data
CN105446893A (zh) * 2014-07-14 2016-03-30 阿里巴巴集团控股有限公司 数据存储方法及设备
CN106330409A (zh) * 2016-08-26 2017-01-11 浪潮(北京)电子信息产业有限公司 一种多路ts视频流传输方法及其系统
CN106792120A (zh) * 2017-02-07 2017-05-31 青岛海信电器股份有限公司 视频画面的显示方法、装置和终端
CN206946471U (zh) * 2017-07-18 2018-01-30 陕西恒光测控技术有限公司 一种多通道共享读写sdram的电路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060109870A1 (en) * 2004-10-15 2006-05-25 Kddi Corporation Transmitting device with discard control of specific media data
CN105446893A (zh) * 2014-07-14 2016-03-30 阿里巴巴集团控股有限公司 数据存储方法及设备
CN106330409A (zh) * 2016-08-26 2017-01-11 浪潮(北京)电子信息产业有限公司 一种多路ts视频流传输方法及其系统
CN106792120A (zh) * 2017-02-07 2017-05-31 青岛海信电器股份有限公司 视频画面的显示方法、装置和终端
CN206946471U (zh) * 2017-07-18 2018-01-30 陕西恒光测控技术有限公司 一种多通道共享读写sdram的电路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111756650A (zh) * 2020-06-11 2020-10-09 广东浪潮大数据研究有限公司 一种数据处理方法、装置、运算芯片及存储介质

Similar Documents

Publication Publication Date Title
US10680613B2 (en) Programmable on-die termination timing in a multi-rank system
EP0870303B1 (en) High performance universal multi-port internally cached dynamic random access memory system, architecture and method
US6965969B2 (en) Non-uniform cache apparatus, systems, and methods
CN102096648B (zh) 基于fpga的实现多路突发数据业务缓存的系统及方法
CN107220187B (zh) 一种缓存管理方法、装置及现场可编程门阵列
US20130227212A1 (en) Refresh request queuing circuitry
CN113424160A (zh) 一种处理方法、装置及相关设备
US20070274303A1 (en) Buffer management method based on a bitmap table
JP2000242559A (ja) 情報処理装置及び半導体装置
CN105117180A (zh) 一种数据存储方法和装置以及固态硬盘
US8006026B2 (en) Multi-port memory and computer system provided with the same
US8392671B2 (en) Memory controller, system, and method for accessing semiconductor memory
US20120311264A1 (en) Data management method, device, and data chip
JP2003501747A (ja) プログラマブルｓｒａｍ及びｄｒａｍキャッシュ・インタフェース
US20230409198A1 (en) Memory sharing control method and device, computer device, and system
WO2018022175A1 (en) Techniques to allocate regions of a multi level, multitechnology system memory to appropriate memory access initiators
US20180336092A1 (en) Memory module and operation method of the same
US9696941B1 (en) Memory system including memory buffer
CN105487988B (zh) 基于存储空间复用提高sdram总线有效访问速率的方法
US20240021239A1 (en) Hardware Acceleration System for Data Processing, and Chip
CN108574870A (zh) 一种多通道信号源的显示方法、装置及设备
US20120198145A1 (en) Memory access apparatus and display using the same
US10031884B2 (en) Storage apparatus and method for processing plurality of pieces of client data
US8244929B2 (en) Data processing apparatus
US6854041B2 (en) DRAM-based separate I/O memory solution for communication applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180925