发明内容
本发明实施例提供一种以太无源光网络的通信方法和通信设备,根据链路通信质量自适应选择FEC编码类型,提高带宽资源使用效率,避免不必要的浪费。
第一方面,提供了一种以太无源光网络的通信方法,首先光线路终端或者光网络单元获取光线路终端和光网络单元之间第一物理链路和第二物理链路的链路通信质量;然后光线路终端或者光网络单元对所述第一物理链路采用第一FEC编码进行FEC编码,对所述第二物理链路采用第二FEC编码进行FEC编码;所述第一物理链路的链路通信质量好于所述第二物理链路的链路通信质量,所述第二FEC编码的编码性能大于所述第一FEC编码的编码性能。
结合第一方面,在所述以太无源光网络的通信方法的第一种可能的实现方式中,所述对所述第一物理链路采用第一FEC编码进行FEC编码,对所述第二物理链路采用第二FEC编码进行FEC编码包括:
接收FEC请求,生成控制符,所述FEC请求包括第一或第二FEC编码类型,所述控制符包括FEC编码类型和定界符,所述FEC编码类型用于标识进行FEC编码时采用第一FEC编码还是第二FEC编码,所述定界符用于标识进行FEC编码时FEC码字流的起始定界或结束定界;
将一个或多个采用相同FEC编码类型的以太帧组成一个FEC码字流;
将所述控制符进行66位转换生成66比特控制码块,然后在一个或多个连续FEC码字流的首尾分别放置至少一个所述66比特控制码块组成一个或多个FEC码字构成的连续码块流。
根据第一方面或第一方面的第一种可能的实施方式,在所述以太无源光网络的通信方法的第二种可能的实施方式中,所述FEC码字包括FEC净荷和校验码,所述66比特控制码块位于第一个FEC码字之前,所述66比特控制码块位于最后一个FEC码字的校验块之后。
根据第一方面,或以上第一方面的任意一种实施方式,在所述以太无源光网络的通信方法的第三种可能的实施方式中,所述控制符还包括FEC编码开关信息,所述FEC编码开关信息用于指示是否进行FEC编码。
根据第一方面,或以上第一方面的任意一种实施方式,在所述以太无源光网络的通信方法的第四种可能的实施方式中,所述控制符还包括FEC码字流的长度信息,所述FEC码字流的长度信息用于帮助识别出正确长度的FEC码字流。
根据第一方面,或以上第一方面的任意一种实施方式,在所述以太无源光网络的通信方法的第五种可能的实施方式中,为了确保控制符出现在一个64bit码块内,将所述控制符进行66位转换生成66比特控制码块之前还包括:将连续收到的两个64比特控制码字的其中一个64比特控制码字的有序集控制符所在时钟周期的32位码字和另一个64比特控制码字中的32位数据码字重组为一个新的64比特控制码字,剩余两个32位码字重组为另一个新的64比特控制码字。
根据第一方面,或以上第一方面的任意一种实施方式,在所述以太无源光网络的通信方法的第六种可能的实施方式中,将所述控制符进行66位转换生成66比特控制码块之前还包括:如果收到的控制符不对齐8比特边界,则插入冗余符使其对齐8比特边界。
根据第一方面,或以上第一方面的任意一种实施方式,在所述以太无源光网络的通信方法的第七种可能的实施方式中,采用第三FEC编码对所述66比特控制码块进行FEC编码。
根据第一方面,或以上第一方面的任意一种实施方式,在所述以太无源光网络的通信方法的第八种可能的实施方式中,所述链路通信质量包括但不限于误码率、丢包率或信噪比。
第二方面,提供了一种通信设备,包括:
获取单元,用于获取光线路终端和光网络单元之间第一物理链路和第二物理链路的链路质量信息;
第一FEC编码单元,用于根据第一物理链路的链路质量信息采用第一FEC编码对第一物理链路进行FEC编码;
第二FEC编码单元,用于根据第二物理链路的链路质量信息采用第二FEC编码对第二物理链路进行FEC编码,所述第二FEC编码的性能不同于所述第一FEC编码的性能。
结合第一方面,在所述通信设备的第一种可能的实现方式中,所述第一FEC编码单元和第二FEC编码单元具体包括:
调和子层,接收FEC请求,生成控制符发送给物理编码子层,所述FEC请求包括第一或第二FEC编码类型,所述控制符包括FEC编码类型和定界符,所述FEC编码类型用于标识物理编码子层进行FEC编码时采用第一FEC编码还是第二FEC编码类型,所述定界符用于标识物理编码子层进行FEC编码时FEC码字流的起始定界或结束定界;
所述调和子层,将一个或多个采用相同FEC编码类型的以太帧组成一个FEC码字流发送给所述物理编码子层;
所述物理编码子层,将包括所述控制符进行66位转换生成66比特控制码块,然后在一个或多个连续FEC码字流的首尾分别放置至少一个所述66比特控制码块组成一个或多个FEC码字构成的连续码块流。
根据第二方面或第二方面的第一种实施方式,在所述通信设备的第二种可能的实施方式中,所述FEC码字包括FEC净荷和校验码,所述66比特控制码块位于第一个FEC码字之前,所述66比特控制码块位于最后一个FEC码字的校验块之后。
根据第二方面,或以上第二方面的任意一种实施方式,在所述通信设备的第三种可能的实施方式中,所述控制符还包括FEC编码开关信息,所述FEC编码开关信息用于指示物理编码子层是否进行FEC编码。
根据第二方面,或以上第二方面的任意一种实施方式,在所述通信设备的第四种可能的实施方式中,所述控制符还包括FEC码字流的长度信息,所述FEC码字流的长度信息用于帮助物理编码子层识别出正确长度的FEC码字流。
根据第二方面,或以上第二方面的任意一种实施方式,在所述通信设备的第五种可能的实施方式中,为了确保调和子层发送的控制符出现在一个64bit码块内,所述物理编码子层将所述控制符进行66位转换生成66比特控制码块之前还包括:将连续收到的两个64比特控制码字的其中一个64比特控制码字的有序集控制符所在时钟周期的32位码字和另一个64比特控制码字中的32位数据码字重组为一个新的64比特控制码字,剩余两个32位码字重组为另一个新的64比特控制码字。
根据第二方面,或以上第二方面的任意一种实施方式,在所述通信设备的第六种可能的实施方式中,如果收到的控制符不对齐8比特边界,则插入冗余符使其对齐8比特边界。
根据第二方面,或以上第二方面的任意一种实施方式,在所述通信设备的第七种可能的实施方式中,采用第三FEC编码对所述66比特控制码块进行FEC编码。
根据第二方面,或以上第二方面的任意一种实施方式,在所述通信设备的第八种可能的实施方式中,所述通信设备为光线路终端或光网络单元。
根据第二方面,或以上第二方面的任意一种实施方式,在所述通信设备的第九种可能的实施方式中,所述链路质量信息包括误码率、丢包率或信噪比。
第三方面,还提供了一种通信设备,包括处理器、存储器和总线系统,所述处理器和所述存储器通过该总线系统相连,所述存储器用于存储指令,所述处理器用于执行所述存储器存储的指令,其中,所述处理器用于:获取光线路终端和光网络单元之间第一物理链路和第二物理链路的链路通信质量;对所述第一物理链路采用第一FEC编码进行FEC编码,对所述第二物理链路采用第二FEC编码进行FEC编码;所述第一物理链路的链路通信质量好于所述第二物理链路的链路通信质量,所述第二FEC编码的编码性能大于所述第一FEC编码的编码性能。
根据第三方面,在所述通信设备的第一种可能的实施方式中,所述处理器具体用于:接收FEC请求,生成控制符,所述FEC请求包括第一或第二FEC编码类型,所述控制符包括FEC编码类型和定界符,所述FEC编码类型用于标识物理编码子层进行FEC编码时采用第一FEC编码还是第二FEC编码,所述定界符用于标识物理编码子层进行FEC编码时FEC码字流的起始定界或结束定界;所述调和子层将一个或多个采用相同FEC编码类型的以太帧组成一个FEC码字流发送给所述物理编码子层;所述物理编码子层将所述控制符进行66位转换生成66比特控制码块,然后在一个或多个连续FEC码字流的首尾分别放置至少一个所述66比特控制码块组成一个或多个FEC码字构成的连续码块流。
根据第二方面或第二方面的第一种实施方式,在所述通信设备的第二种可能的实施方式中,所述处理器采用第三FEC编码对所述66比特控制码块进行FEC编码。
根据第二方面,或以上第二方面的任意一种实施方式,在所述通信设备的第三种可能的实施方式中,所述通信设备为光线路终端或光网络单元。
本发明实施例提供了一种以太无源光网络的通信方法和设备,光线路终端或者光网络单元首先获取光线路终端和光网络单元之间第一物理链路和第二物理链路的链路通信质量;然后对所述第一物理链路采用第一FEC编码进行FEC编码,对所述第二物理链路采用第二FEC编码进行FEC编码;其中所述第一物理链路的链路通信质量好于所述第二物理链路的链路通信质量,所述第二FEC编码的编码性能大于所述第一FEC编码的编码性能。上述技术方案可以实现根据不同物理链路的通信质量灵活选择FEC编码类型,链路条件好的可采用FEC编码性能较低的FEC编码,开销小,节省带宽和能耗。链路条件差的采用FEC编码性能高的FEC编码,保证正常通信。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都应属于本发明保护的范围。
本发明实施例EPON系统通过引入一种灵活的FEC选择方案,针对每个物理链路的链路通信质量的不同,分别采用不同的FEC编码,链路通信质量包括但不局限于误码率、丢包率或信噪比等参数,链路通信质量反映了链路条件的好坏。链路条件好的采用FEC编码性能较低的FEC编码,开销小,节省带宽和能耗。链路条件差的采用FEC编码性能高的FEC编码,保证正常通信。FEC编码性能高低与误码纠错能力成正比,误码纠错能力越高意味着FEC编码性能越高。
一个数据流中可以共存多种不同FEC编码类型的码字,甚至可包含不参加FEC编码的分组,这样可实现灵活FEC编码方案,提高带宽资源使用效率,避免不必要的浪费。该实施例既可以应用于下行方向,也可以应用于上行方向。
对于EPON系统来说,OLT在初始化时长时间发现不了ONU、ONU频繁上下线或ONU下线后无法注册,可能是链路通信质量太差,则需使能不同的FEC编码或依次选择高性能等级FEC编码。当然,ONU收不到预期授权或接收误码太高,也可以使能不同的FEC编码或依次选择高性能等级FEC编码。也可在正常通信时,OLT和ONU之间根据误码率变化趋势确定是否提前进行FEC编码切换。这样可达到FEC编码协商的目的。OLT在探测ONU时,可以启动延迟定时器,如果延迟定时器超时,则进行链路通信质量评估,比如检查误码率、丢包率、信噪比等情况,决定是否使能不同的FEC编码。
如图3所示,本发明实施例公开了一种以太无源光网络的通信方法,包括以下步骤:
步骤301:光线路终端或者光网络单元获取光线路终端和光网络单元之间第一物理链路和第二物理链路的链路通信质量。
步骤302:对所述第一物理链路采用第一FEC编码进行FEC编码;
步骤303:对所述第二物理链路采用第二FEC编码进行FEC编码。
其中,所述第一物理链路的链路通信质量好于所述第二物理链路的链路通信质量,所述第二FEC编码的编码性能大于所述第一FEC编码的编码性能。
对于上述步骤302和303的具体实现方式,光线路终端或者光网络单元的物理层的调和子层(Reconciliation Sublayer,RS)收到FEC请求后,生成控制符发送给物理编码子层(Physical Coding Sublayer,PCS),所述FEC请求包括第一或第二FEC编码类型,所述控制符包括FEC编码类型和定界符,所述FEC编码类型用于标识物理编码子层进行FEC编码时采用第一FEC编码还是第二FEC编码,所述定界符用于标识物理编码子层进行FEC编码时FEC码字流的起始定界或结束定界。调和子层将一个或多个采用相同FEC编码类型的以太帧组成一个FEC码字流发送给所述物理编码子层。物理编码子层然后对所述控制符进行64b/66b编码,也即将包括所述64比特控制符进行66位转换生成66比特控制码块,然后在一个或多个连续FEC码字流的首尾分别放置至少一个所述66比特控制码块组成一个或多个FEC码字构成的连续码块流。
其他可能的设计中,所述FEC码字还包括FEC净荷(FEC Payload)和校验码,所述66比特控制码块位于第一个FEC码字之前,所述66比特控制码块位于最后一个FEC码字的校验块之后。
其他可能的设计中,所述控制符还包括FEC编码开关信息,所述FEC编码开关信息用于指示物理编码子层进行FEC编码时是否启用FEC编码。
其他可能的设计中,所述控制符还包括FEC码字流的长度信息,所述FEC码字流的长度信息用于帮助物理编码子层识别出正确长度的FEC码字流。
如图4所示,FEC码字帧结构包括码首的控制符S_FEC、前导码Preamble、一个或多个采用相同FEC编码类型的以太帧ETH、校验码PARITY和码尾的控制符T_FEC。需要说明的是,本实施例中所述控制块S_FEC和T_FEC不是FEC码字的一部分,因此不参加FEC编码也不参加扰码,接收侧只需根据所述控制块S_FEC和T_FEC进行FEC码字定界,并确定是否进行FEC译码或根据所述控制块S_FEC和T_FEC指示的FEC编码类型进行相应的FEC译码。
64b/66b编码是物理编码子层PCS中的关键部分,具体过程为将64bit的控制码按照IEEE 802.3ae中规定的编码规则以及码字映射规则,编码形成66bit控制码块,实现对输入数据格式上的调整,便于PCS层其他模块的处理。64b/66b编码仅对有效数据进行,带填充数据的位置保留。64b/66b编码映射表如下表1-1所示:
表1-1
上述映射表1-1在IEEE802.3中有详细的定义和解释,在此不再赘述。
在一种可能的设计中,为了确保RS发送的控制符出现在一个64bit码块内,所述物理编码子层将所述控制符进行66位转换生成66比特控制码块之前还将连续收到的两个64比特控制码字的其中一个64比特控制码字的有序集控制符(O)所在时钟周期的32位码字和另一个64比特控制码字中的32位数据码字(D)重组为一个新的64比特控制码字,剩余两个32位码字重组为另一个新的64比特控制码字。还一种更容易的方式是如果收到的控制符不对齐8byte边界,则插入冗余符使其对齐8byte边界,便于后续物理编码子层进行FEC编码时,能让其处于一个66bit码块内。譬如收到RS信号X0X1X2X3/A4D5D6D7+D0D1D2D3/S4D5D6D7时进行顺序调整转换成A0D1D2D3/D4D5D6D7+X0X1X2X3/S4D5D6D7;或插入冗余字符/I/,转换成X0X1X2X3/C4C5C6C7+A0D1D2D3/D4D5D6D7+C0C1C2C3/S4D5D6D7。还一种方式是譬如收到RS信号T0C1C2C3/B4D5D6D7+D0D1D2D3/C4C5C6C7时进行顺序调整转换成T0C1C2C3/C4C5C6C7+B0D1D2D3/D4D5D6D7;或插入冗余字符/I/,转换成T0C1C2C3/C4C5C6C7+B0D1D2D3/D4D5D6D7+C0C1C2C3/C4C5C6C7。
为确保在高误码率的情况下,FEC码字定界和FEC编码类型标识能够被正确识别,可以采用其它的FEC编码比如第三FEC编码类型单独对S_FEC和T_FEC中的有效信息进行保护,生成的校验比特可作为66bit控制码块的一部分。S_FEC或T_FEC可以仅用一个66bit控制码块表示,也可以扩展为多个连续66bit控制码块构成的序列,具体长度取决于校验码的长度。第三FEC编码的性能不同于上文中的第一FEC编码和第二FEC编码的性能。
利用上述方案,可以实现根据不同物理链路的通信质量灵活选择FEC编码类型,链路条件好的采用FEC编码性能较低的FEC编码,开销小,节省带宽和能耗。链路条件差的采用FEC编码性能高的FEC编码,保证正常通信。
下面详细介绍下控制码的几种实现方式。
第一种:通过扩展有序集(Sequence)得到所述控制符,扩展的有序集的具体格式为:
Sequence(0x9c) |
FEC |
SW |
Type |
LEN |
0x00 |
0x00 |
0x00 |
Type=0x04表示该有序集用于FEC码字信息bits的开始定界;
Type=0x05表示该有序集用于FEC码字信息bits的结束定界;
FEC=0x00表示保留或不做FEC编码;
FEC=0x01表示采用RS(255,223)编码;
FEC=0x02表示采用LDPC或其他更高性能的FEC编码。
可选地,用SW=0表示关闭FEC,SW=1表示打开FEC。
LEN是码字长度字段,该字段可帮助PCS层识别出FEC码字的正确长度。
所述Type、FEC、SW和LEN的位置和取值还可以是其它形式,不限于上述列举的例子。为方便后面描述,可以指定助记符O0D1D2D3/D4D5D6D7标识所述有序集。
第二种:通过扩展控制码(Control)得到所述控制块,具体格式为:
Control |
FEC |
SW |
LEN |
0x00 |
0x00 |
0x00 |
0x00 |
Control=0xEB用于对FEC码字信息bits的开始定界;
Control=0xED用于对FEC码字信息bits的结束定界;
FEC=0x00指示保留或表示不做FEC编码;
FEC=0x01指示采用RS(255,223)编码;
FEC=0x02指示采用LDPC或其他更高性能的FEC编码。
可选地,用SW=0表示关闭FEC,SW=1表示打开FEC。
LEN是码字长度字段,该字段可帮助PCS层识别出FEC码字的正确长度。
所述Type、FEC、SW和LEN的位置和取值还可以是其它形式,不限于上述列举的例子。
为方便后面描述,可以指定助记符A0D1D2D3/D4D5D6D7表示开始定界的控制码,B0D1D2D3/D4D5D6D7表示结束定界的控制码。
第三种形式的控制符格式为:
10 |
BlockType |
FEC |
SW |
Type |
O0 |
LEN |
其中,BlockType表示码块的类型,FEC为FEC编码类型字段,SW为FEC开关字段,Type指示该码块为开始定界符还是结束定界符,LEN为FEC码字长度字段,为降低误同步概率,接收侧可根据该字段指示的FEC码字长度匹配FEC结束定界控制块。
第四种形式的控制符格式为:
10 |
BlockType |
FEC |
SW |
LEN |
0x00 |
0x00 |
0x00 |
0x00 |
其中BlockType取值为0x1f表示A0D1D2D3/D4D5D6D7,取值0x20表示B0D1D2D3/D4D5D6D7。
FEC为FEC编码类型字段、SW为FEC开关字段,LEN为FEC码字长度字段,为降低误同步概率,接收侧可根据该字段指示的FEC码字长度匹配FEC结束定界控制块。
另一种可能的实现方式中,,为了确保接收机能有效建立判决并恢复时钟,FEC字段也可以采用特殊的取值,所选取值应包括足够的0,1变化,例如:
10 |
0x90 |
0x76 |
0x47 |
0xf0 |
0x0f |
0x6f |
0x89 |
0xb8 |
表示不使能FEC;
10 |
0xc4 |
0xe6 |
0xc5 |
0x65 |
0x3a |
0x9a |
0x3b |
0x19 |
表示使用RS(255,223);
10 |
0x9b |
0xa2 |
0x79 |
0x3d |
0x64 |
0x5b |
0x86 |
0xc2 |
表示使用低密度奇偶校验码(Low Density Parity Check Code,LDPC)或更高性能的FEC编码。
如图5所示,本发明实施例还提供了一种通信设备500,该通信设备500可以是光线路终端或者光网络单元,该设备包括:
获取单元501,用于获取光线路终端和光网络单元之间第一物理链路和第二物理链路的链路通信质量;
第一FEC编码单元502,,用于对所述第一物理链路采用第一FEC编码进行FEC编码;
第二FEC编码单元503,用于对所述第二物理链路采用第二FEC编码进行FEC编码,所述第一物理链路的链路通信质量好于所述第二物理链路的链路通信质量,所述第二FEC编码的编码性能大于所述第一FEC编码的编码性能。
在该实施例中,第一FEC编码单元和第二FEC编码单元具体包括:
调和子层,接收FEC请求,生成控制符发送给物理编码子层PCS,FEC请求包括第一或第二FEC编码类型,控制符包括FEC编码类型和定界符,FEC编码类型用于标识物理编码子层进行FEC编码时采用第一FEC编码还是第二FEC编码类型,定界符用于标识物理编码子层进行FEC编码时FEC码字流的起始定界或结束定界。调和子层,将一个或多个采用相同FEC编码类型的以太帧组成一个FEC码字流发送给所述物理编码子层。物理编码子层,将包括所述控制符的64位码块进行66位转换生成66比特控制码块,然后在一个或多个连续FEC码字流的首尾分别放置至少一个所述66比特控制码块组成一个或多个FEC码字构成的连续码块流。
需要强调的是,上述第一FEC编码单元502和第二FEC编码单元503,可以是一个FEC编码单元分别进行两种不同的FEC编码。
在一种可能的实施方式中,在第一个FEC码字之前放置一个66比特控制码块,在最后一个FEC码字(或最后一个码字的校验码)之后放置一个66比特控制码块。在一种可能的实施方式中,所述控制符还包括FEC编码开关信息,所述FEC编码开关信息用于指示物理编码子层是否进行FEC编码。在一种可能的实施方式中,所述控制符还包括FEC码字信息比特的长度信息,所述FEC码字流的长度信息用于帮助物理编码子层识别出正确长度的FEC码字流。
在一种可能的实施方式中,所述物理编码子层将所述控制符进行66位转换生成66比特控制码块之前还包括:将连续收到的两个64比特控制码字的其中一个64比特控制码字的有序集控制符所在时钟周期的32位码字和另一个64比特控制码字中的32位数据码字重组为一个新的64比特控制码字,剩余两个32位码字重组为另一个新的64比特控制码字。
在一种可能的实施方式中,为确保在高误码率的情况下,FEC码字定界和FEC编码类型标识能够被正确识别,可以采用其它的FEC编码比如第三FEC编码类型单独对S_FEC和T_FEC中的有效信息进行保护,生成的校验bit可作为66bit控制码块的一部分。S_FEC或T_FEC可以仅用一个66bit控制码块表示,也可以扩展为多个连续66bit控制码块构成的序列,具体长度取决于校验码的长度。第三FEC编码的性能不同于上文中的第一FEC编码和第二FEC编码的性能。
图5为本发明实施例的通信设备的示意性结构图。应理解,图5示出的通信设备仅是示例,本发明实施例的通信设备还可包括其他模块或单元,或者包括与图5中的各个模块的功能相似的模块,或者并非要包括图5中的所有模块。
利用上述方案,可以实现根据不同物理链路的通信质量灵活选择FEC编码类型,链路条件好的采用FEC编码性能较低的FEC编码,开销小,节省带宽和能耗。链路条件差的采用FEC编码性能高的FEC编码,保证正常通信。
如图6所示,本发明实施例还提供了一种通信设备600,该通信设备600可以是光线路终端或者光网络单元,所述设备600包括处理器601、存储器602和总线系统603,所述处理器601、所述存储器602通过所述总线系统603相连,所述存储器602用于存储指令,当所述处理器601执行所述存储器602存储的程序时,所述处理器820具体用于获取光线路终端和光网络单元之间第一物理链路和第二物理链路的链路通信质量;对所述第一物理链路采用第一FEC编码进行FEC编码,对所述第二物理链路采用第二FEC编码进行FEC编码;所述第一物理链路的链路通信质量好于所述第二物理链路的链路通信质量,所述第二FEC编码的编码性能大于所述第一FEC编码的编码性能。
在其中一种可能的实施方式中,所述处理器602具体用于接收FEC请求,生成控制符,所述FEC请求包括第一或第二FEC编码类型,所述控制符包括FEC编码类型和定界符,所述FEC编码类型用于标识物理编码子层进行FEC编码时采用第一FEC编码还是第二FEC编码,所述定界符用于标识物理编码子层进行FEC编码时FEC码字流的起始定界或结束定界;所述调和子层将一个或多个采用相同FEC编码类型的以太帧组成一个FEC码字流发送给所述物理编码子层;所述物理编码子层将所述控制符进行66位转换生成66比特控制码块,然后在一个或多个连续FEC码字流的首尾分别放置至少一个所述66比特控制码块组成一个或多个FEC码字构成的连续码块流。
在其它可能的一种实施方式中,为确保在高误码率的情况下,FEC码字定界和FEC编码类型标识能够被正确识别,所述处理器602可以采用其它的FEC编码比如第三FEC编码类型单独对S_FEC和T_FEC中的有效信息进行保护,生成的校验bit可作为66bit控制码块的一部分。S_FEC或T_FEC可以仅用一个66bit控制码块表示,也可以扩展为多个连续66bit控制码块构成的序列,具体长度取决于校验码的长度。第三FEC编码的性能不同于上文中的第一FEC编码和第二FEC编码的编码性能。
通信设备600可以执行图3所示的方法中的各个步骤,为了简洁,此处不再赘述。
利用上述方案,可以实现根据不同物理链路的通信质量灵活选择FEC编码类型,链路条件好的采用FEC编码性能较低的FEC编码,开销小,节省带宽和能耗。链路条件差的采用FEC编码性能高的FEC编码,保证通信正常。
应理解,在本发明实施例中,该处理器可以是中央处理单元(Central ProcessingUnit,简称为“CPU”),该处理器还可以是其他通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
该存储器可以包括只读存储器和随机存取存储器,并向处理器提供指令和数据。存储器的一部分还可以包括非易失性随机存取存储器。例如,存储器还可以存储设备类型的信息。
该总线系统除包括数据总线之外,还可以包括电源总线、控制总线和状态信号总线等。但是为了清楚说明起见,在图中将各种总线都标为总线系统。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统、装置和方法,也可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到同一电子组件或芯片中,或一些特征可以忽略,或不执行。
在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以是两个或两个以上单元集成在一个单元中。上述集成的单元可以采用硬件、软件或软硬件结合的形式实现;软件程序可以存储于可读取存储介质中,该程序运行时执行上述方法中的对应步骤。上述的存储介质可以如:ROM/RAM、磁碟、光盘等。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到各种等效的修改或替换,这些修改或替换都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。