CN108538805A - 一种高导热高绝缘封装基板及其制备方法 - Google Patents

一种高导热高绝缘封装基板及其制备方法 Download PDF

Info

Publication number
CN108538805A
CN108538805A CN201810675487.1A CN201810675487A CN108538805A CN 108538805 A CN108538805 A CN 108538805A CN 201810675487 A CN201810675487 A CN 201810675487A CN 108538805 A CN108538805 A CN 108538805A
Authority
CN
China
Prior art keywords
copper post
heat dissipation
sandwich circuit
copper
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810675487.1A
Other languages
English (en)
Inventor
张成立
徐光龙
王强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NINGBO HUAYUAN ELECTRONIC TECHNOLOGY CO LTD
Original Assignee
NINGBO HUAYUAN ELECTRONIC TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NINGBO HUAYUAN ELECTRONIC TECHNOLOGY CO LTD filed Critical NINGBO HUAYUAN ELECTRONIC TECHNOLOGY CO LTD
Priority to CN201810675487.1A priority Critical patent/CN108538805A/zh
Publication of CN108538805A publication Critical patent/CN108538805A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种高导热高绝缘封装基板及其制备方法，步骤：在覆铜的陶瓷板上加成电镀第一层线路；在第一层线路上制作第一导通铜柱和第一散热铜柱，对第一导通铜柱和第一散热铜柱进行电镀；在第一层线路上压合第一绝缘层并研磨；在第一绝缘层上制作第二层线路；第二层线路上制作第二导通铜柱和第二散热铜柱，在第二层线路上压合第二绝缘层并研磨；在第二绝缘层上制作第三层线路；对铜基板进行蚀刻。本发明采用覆铜陶瓷板作为基板，高导热高绝缘且产品尺寸稳定，通过设置散热铜柱，使得导热路径简单，还提高了散热效果，具有制作工艺简单、成本较低的特点，制得的高导热高绝缘封装基板尺寸稳定、导热路径简单、散热性能好。

Description

一种高导热高绝缘封装基板及其制备方法
技术领域
本发明涉及印刷电路板制造技术领域，尤其涉及一种高导热高绝缘封装基板及其制备方法。
背景技术
半导体封装技术领域中常用到封装基板，封装基板是Substrate(简称SUB)，即印刷线路板中的术语。基板可为芯片提供电连接、保护、支撑、散热、组装等功效，以实现多引脚化，缩小封装产品体积、改善电性能及散热性、超高密度或多芯片模块化的目的。目前，封装基板正朝着高密度化的方向发展。
封装技术对于发挥功率半导体器件的功能至关重要。良好电隔离和热管理，最小的寄生电容，极少的分布电感，都要通过精心设计封装结构来实现。功率半导体器件工作时产生的功耗转换成热能，使器件温度升高。半导体器件功耗超过一个临界值，就会造成热不稳定和热击穿。同时，器件的许多参数也会因温度升高而受到不良影响，因此限制功率半导体器件的管芯温度不超过一定值就显得非常重要。而这一措施是通过封装实现的。
目前高导热高绝缘的封装基板一般分为三种：一、通孔导通FPC板+陶瓷板，这种结构的导热途径是：陶瓷板→锡箔→IMC层→锡+软板孔铜→导电胶→钢片，其优点是线路板制程较简单，缺点在于：必须搭配陶瓷基板，导热路径复杂，导热面积小，散热一般，导通孔内的锡无法全部填满。二、盲孔导通FPC板+陶瓷板，这种结构的导热途径是：陶瓷板→锡箔→IMC层→锡+软板孔铜→导电胶→钢片，其优点是：线路板制程较简单，无焊锡空洞的风险，缺点在于：必须搭配陶瓷基板，导热路径复杂，导热面积小，散热不佳，有激光钻孔工艺。三、高导热软硬结合封装基板，这种结构的导热途径是：陶瓷板焊盘→铜柱→纯铜补强板，其优点是：散热性好，散热介质为纯铜，无需使用陶瓷基板，总板厚度可调，缺点在于：成本增加。
经查，现有专利号为CN201710119406.5的中国专利《高导热封装基板》，由双面敷有导电层的陶瓷和微热管构成，其特征是：导电层有图案，一面图案用于封装功率电力电子器件，功率微波器件，逻辑控制电路，检测电路，引线等；另一面图案与微热管相连。这种封装基板采用微热管和高导热陶瓷电路板通过真空焊，真空摩擦焊，活性金属钎焊，纳米银焊接等手段达到冶金结合，减少热阻，实现高效散热，但是制备工艺也比较复杂，成本也较高。
发明内容
本发明所要解决的第一个技术问题是针对上述的技术现状而提供一种结构简单、散热性能好且成本低的高导热高绝缘封装基板。
本发明所要解决的第二个技术问题是针对上述的技术现状而提供一种工艺简单、散热性能好且成本低的高导热高绝缘封装基板的制备方法。
本发明解决上述第一个技术问题所采用的技术方案为：一种高导热高绝缘封装基板，其特征在于：所述高导热高绝缘封装基板包括：
一单面或双面覆铜的陶瓷板；
第一层线路，加成电镀在陶瓷板的覆铜面上，在第一层线路上加成电镀有第一导通铜柱和第一散热铜柱；
第一绝缘层，压合覆盖在第一层线路上；
第二层线路，加成电镀在第一绝缘层的上表面，在第二层线路上加成电镀有第二导通铜柱和第二散热铜柱；
第二绝缘层，压合覆盖在在第二层线路上；
第三层线路，加成电镀在第二绝缘层的上表面；
其中第一导通铜柱、第一散热铜柱分别露出第一绝缘层与第二层线路相连接，第二导通铜柱和第二散热铜柱分别露出第二绝缘层与第三层线路相连接。
优选，所述第一散热铜柱和第二散热铜柱为同轴设置，第一散热铜柱和第二散热铜柱的直径为50μm～3.0mm，第一导通铜柱和第二导通铜柱的直径最小为0.05mm。
本发明解决上述第二个技术问题所采用的技术方案为：一种高导热封装基板的制备方法，其特征在于包括以下步骤：
1)在陶瓷板的覆铜面上加成制作第一层线路；
2)在第一层线路上制作与第二层线路相导通的第一导通铜柱和第一散热铜柱，对第一导通铜柱和第一散热铜柱进行电镀；
3)接着在第一层线路上压合第一绝缘层，并对第一绝缘层的上表面进行研磨使露出第一导通铜柱和第一散热铜柱；
4)在第一绝缘层上沉积一层导电种子铜，采用加成法工艺制作第二层线路；
5)第二层线路上制作与第三层线路相导通的第二导通铜柱和第二散热铜柱，对第二导通铜柱和第二散热铜柱进行电镀；
6)在第二层线路上压合第二绝缘层，并对第二绝缘层的上表面进行研磨使露出第二导通铜柱和第二散热铜柱；
7)在第二绝缘层上沉积一层导电种子铜，采用加成法工艺制作第三层线路。
进一步，所述步骤1)的陶瓷板为单面覆铜或者双面覆铜。
进一步，所述步骤2)和步骤5)的第一导通铜柱和第二导通铜柱的的直径最小为0.05mm；所述第一散热铜柱和第二散热铜柱为同轴设置，第一散热铜柱和第二散热铜柱的直径为50μm～3.0mm。
进一步，所述步骤1)的第一层线路的制作工艺流程为：压膜→曝光→显影→电镀。
进一步，所述步骤2)的第一导通铜柱和第一散热铜柱的制作工艺流程为：压膜→曝光→显影→电镀第一导通铜柱和第一散热铜柱。
再进一步，所述步骤4)中加成法工艺制作第二层线路的工艺流程为：种子铜→压膜→曝光→显影→电镀线路。
再进一步，所述步骤5)第二导通铜柱和第二散热铜柱的制作工艺流程为：压膜→曝光→显影→电镀第二导通铜柱和第二散热铜柱→退膜→退种子铜。
最后，所述步骤7)中加成法工艺制作第三层线路的工艺流程为：种子铜→压膜→曝光→显影→电镀线路→退膜→退种子铜。。
与现有技术相比，本发明的优点在于：采用覆铜陶瓷板作为基板，高导热高绝缘且产品尺寸稳定；加成电镀的导通铜柱代替了原有硬板的机械钻孔、激光钻孔的导通方式，不仅能制作出更精细的线路，还省出了很多的布线空间，大大提升布线的密度，针对相同像素的产品，即使产品尺寸不增加也能满足布线要求，布线将不再受到制作工艺的局限；另外，加成电镀散热铜柱，不但导热路径简单，还提高了散热效果；绝缘层厚，实现高绝缘。本发明制作工艺简单，且成本较低，制得的高导热高绝缘封装基板尺寸稳定、导热路径简单、散热性能好。
附图说明
图1为本发明的实施例提供的高导热高绝缘封装基板的结构示意图；
图2为本发明的实施例提供的覆铜陶瓷板的结构示意图；
图3为在陶瓷板板上加成第一层线路的结构示意图；
图4为在第一层线路加成第一导通铜柱和第一散热铜柱的结构示意图；
图5为第一绝缘层压合后的结构示意图；
图6为第一绝缘层研磨后的结构示意图；
图7为在第一绝缘层压合上加成第二层线路的结构示意图；
图8为第二层线路加成第二导通铜柱和第二散热铜柱的结构示意图；
图9为第二绝缘层压合并研磨后的结构示意图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
如图1～9所示，一种高导热高绝缘封装基板，包括：
一单面或双面覆铜的陶瓷板；
第一层线路，加成电镀在陶瓷板的覆铜面上，在第一层线路上加成电镀有第一导通铜柱和第一散热铜柱；
第一绝缘层，压合覆盖在第一层线路上；
第二层线路，加成电镀在第一绝缘层的上表面，在第二层线路上加成电镀有第二导通铜柱和第二散热铜柱；
第二绝缘层，压合覆盖在在第二层线路上；
第三层线路，加成电镀在第二绝缘层的上表面；
其中第一导通铜柱、第一散热铜柱分别露出第一绝缘层与第二层线路相连接，第二导通铜柱和第二散热铜柱分别露出第二绝缘层与第三层线路相连接。
优选，第一导通铜柱5和第二导通铜柱9的直径最小为0.05mm；第一散热铜柱4和第二散热铜柱8为同轴设置，使第三层线路10通过第二散热铜柱8连接第二层线路7，然后再通过第一散热铜柱4连接第一层线路2，使得导热路径简单，第一散热铜柱和第二散热铜柱的直径较粗，导热面积大，便于散热。
本实施例的一种高导热封装基板的制备方法，具体步骤为：
1)在陶瓷板1的覆铜面11(如图2)上加成制作第一层线路2(如图3)，本实施例为双面覆铜，第一层线路2的制作工艺流程为：压膜→曝光→显影→电镀。
2)在第一层线路2上制作与第二层线路7相导通的第一导通铜柱5和第一散热铜柱4，对第一导通铜柱5和第一散热铜柱4进行电镀(如图4)；第一导通铜柱5和第一散热铜柱4的制作工艺流程为：压膜→曝光→显影→电镀第一导通铜柱5和第一散热铜柱4；
3)接着在第一层线路2上压合第一绝缘层3(如图5)，并对第一绝缘层3的上表面进行研磨使露出第一导通铜柱5和第一散热铜柱4(如图6)；
4)在第一绝缘层3上沉积一层导电种子铜，采用加成法工艺制作第二层线路7(如图7)，加成法工艺制作第二层线路7的工艺流程为：种子铜→压膜→曝光→显影→电镀第二层线路7；
5)第二层线路7上制作与第三层线路10相导通的第二导通铜柱9和第二散热铜柱8(如图8)，对第二导通铜柱9和第二散热铜柱8进行电镀；第二导通铜柱9和第二散热铜柱8的制作工艺流程为：压膜→曝光→显影→电镀第二导通铜柱9和第二散热铜柱8→退膜→退种子铜；
6)在第二层线路7上压合第二绝缘层6(如图9)，并对第二绝缘层6的上表面进行研磨使露出第二导通铜柱9和第二散热铜柱8；
7)在第二绝缘层6上沉积一层导电种子铜，采用加成法工艺制作第三层线路10(如图1)；加成法工艺制作第三层线路10的工艺流程为：种子铜→压膜→曝光→显影→电镀第三层线路10→退膜→退种子铜；
其中第一导通铜柱5和第二导通铜柱9的的直径最小可以为0.05mm，这样能制作出更精细的线路，还省出了很多的布线空间，而第一散热铜柱4和第二散热铜柱8的直径较粗，通常为50μm～3.0mm，且同轴设计，使第三层线路10通过第二散热铜柱8连接第二层线路7，然后再通过第一散热铜柱4连接第一层线路2，使得导热路径简单，导热面积大，便于更好的散热。
本发明的高导热高绝缘封装基板与现有的封装基板相比，不但结构简单、制作方便、成本低，而且导热路径简单、导热面积大，散热性能更好。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种高导热高绝缘封装基板，其特征在于：所述高导热高绝缘封装基板包括：
一单面或双面覆铜的陶瓷板；
第一层线路，加成电镀在陶瓷板的覆铜面上，在第一层线路上加成电镀有第一导通铜柱和第一散热铜柱；
第一绝缘层，压合覆盖在第一层线路上；
第二层线路，加成电镀在第一绝缘层的上表面，在第二层线路上加成电镀有第二导通铜柱和第二散热铜柱；
第二绝缘层，压合覆盖在在第二层线路上；
第三层线路，加成电镀在第二绝缘层的上表面；
其中第一导通铜柱、第一散热铜柱分别露出第一绝缘层与第二层线路相连接，第二导通铜柱和第二散热铜柱分别露出第二绝缘层与第三层线路相连接。
2.根据权利要求1所述的高导热高绝缘封装基板，其特征在于：所述第一散热铜柱和第二散热铜柱为同轴设置，第一散热铜柱和第二散热铜柱的直径为50μm～3.0mm，第一导通铜柱和第二导通铜柱的直径最小为0.05mm。
3.一种高导热封装基板的制备方法，其特征在于包括以下步骤：
1)在陶瓷板的覆铜面上加成制作第一层线路；
2)在第一层线路上制作与第二层线路相导通的第一导通铜柱和第一散热铜柱，对第一导通铜柱和第一散热铜柱进行电镀；
3)接着在第一层线路上压合第一绝缘层，并对第一绝缘层的上表面进行研磨使露出第一导通铜柱和第一散热铜柱；
4)在第一绝缘层上沉积一层导电种子铜，采用加成法工艺制作第二层线路；
5)第二层线路上制作与第三层线路相导通的第二导通铜柱和第二散热铜柱，对第二导通铜柱和第二散热铜柱进行电镀；
6)在第二层线路上压合第二绝缘层，并对第二绝缘层的上表面进行研磨使露出第二导通铜柱和第二散热铜柱；
7)在第二绝缘层上沉积一层导电种子铜，采用加成法工艺制作第三层线路。
4.根据权利要求3所述的制备方法，其特征在于：所述步骤1)的陶瓷板为单面覆铜或者双面覆铜。
5.根据权利要求3所述的制备方法，其特征在于：所述步骤2)和步骤5)的第一导通铜柱和第二导通铜柱的的直径最小为0.05mm；所述第一散热铜柱和第二散热铜柱为同轴设置，第一散热铜柱和第二散热铜柱的直径为50μm～3.0mm。
6.根据权利要求3所述的制备方法，其特征在于：所述步骤1)的第一层线路的制作工艺流程为：压膜→曝光→显影→电镀。
7.根据权利要求3所述的制备方法，其特征在于：所述步骤2)的第一导通铜柱和第一散热铜柱的制作工艺流程为：压膜→曝光→显影→电镀第一导通铜柱和第一散热铜柱。
8.根据权利要求3所述的制备方法，其特征在于：所述步骤4)中加成法工艺制作第二层线路的工艺流程为：种子铜→压膜→曝光→显影→电镀线路。
9.根据权利要求3所述的制备方法，其特征在于：所述步骤5)第二导通铜柱和第二散热铜柱的制作工艺流程为：压膜→曝光→显影→电镀第二导通铜柱和第二散热铜柱→退膜→退种子铜。
10.根据权利要求3所述的制备方法，其特征在于：所述步骤7)中加成法工艺制作第三层线路的工艺流程为：种子铜→压膜→曝光→显影→电镀线路→退膜→退种子铜。
CN201810675487.1A 2018-06-27 2018-06-27 一种高导热高绝缘封装基板及其制备方法 Pending CN108538805A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810675487.1A CN108538805A (zh) 2018-06-27 2018-06-27 一种高导热高绝缘封装基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810675487.1A CN108538805A (zh) 2018-06-27 2018-06-27 一种高导热高绝缘封装基板及其制备方法

Publications (1)

Publication Number Publication Date
CN108538805A true CN108538805A (zh) 2018-09-14

Family

ID=63487117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810675487.1A Pending CN108538805A (zh) 2018-06-27 2018-06-27 一种高导热高绝缘封装基板及其制备方法

Country Status (1)

Country Link
CN (1) CN108538805A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110430687A (zh) * 2019-07-15 2019-11-08 宁波华远电子科技有限公司 一种精密对位电镀凸台的制作方法
CN110582166A (zh) * 2019-09-04 2019-12-17 广州陶积电电子科技有限公司 一种dbc与dpc结合的陶瓷板加工方法及陶瓷基板
CN116614964A (zh) * 2023-05-25 2023-08-18 深圳市祺利电子技术有限公司 一种ic载板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102118923A (zh) * 2009-12-31 2011-07-06 王利平 多层电路板层间互联铜柱制造的新方法
CN102448250A (zh) * 2010-10-04 2012-05-09 三星电机株式会社 制造印刷电路板的方法
KR20160131913A (ko) * 2015-05-06 2016-11-16 주식회사 아모센스 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
CN208422904U (zh) * 2018-06-27 2019-01-22 宁波华远电子科技有限公司 一种高导热高绝缘封装基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102118923A (zh) * 2009-12-31 2011-07-06 王利平 多层电路板层间互联铜柱制造的新方法
CN102448250A (zh) * 2010-10-04 2012-05-09 三星电机株式会社 制造印刷电路板的方法
KR20160131913A (ko) * 2015-05-06 2016-11-16 주식회사 아모센스 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
CN208422904U (zh) * 2018-06-27 2019-01-22 宁波华远电子科技有限公司 一种高导热高绝缘封装基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110430687A (zh) * 2019-07-15 2019-11-08 宁波华远电子科技有限公司 一种精密对位电镀凸台的制作方法
CN110582166A (zh) * 2019-09-04 2019-12-17 广州陶积电电子科技有限公司 一种dbc与dpc结合的陶瓷板加工方法及陶瓷基板
CN116614964A (zh) * 2023-05-25 2023-08-18 深圳市祺利电子技术有限公司 一种ic载板及其制作方法
CN116614964B (zh) * 2023-05-25 2024-02-02 深圳市祺利电子技术有限公司 一种ic载板及其制作方法

Similar Documents

Publication Publication Date Title
CN108575048A (zh) 一种高导热封装基板及其制备方法
CN100423241C (zh) 电路装置及其制造方法
US6876088B2 (en) Flex-based IC package construction employing a balanced lamination
CN108541134A (zh) 一种高导热软硬结合封装基板及其制备方法
CN103782381A (zh) 包括在衬底上的管芯以及在管芯上具有开窗的散热器的电子组件
CN108601209B (zh) 一种高导热高绝缘软硬结合封装基板及其制备方法
CN108538805A (zh) 一种高导热高绝缘封装基板及其制备方法
US10187971B2 (en) Wiring board and method of manufacturing wiring board
US9269685B2 (en) Integrated circuit package and packaging methods
TWI658761B (zh) 電路板及其製作方法
JP7333454B2 (ja) モールド成形プロセスに基づくパッケージ基板及びその製造方法
JP2000100987A (ja) 半導体チップモジュール用多層回路基板およびその製造方法
CN111132476A (zh) 双面线路散热基板的制备方法
JPWO2008111408A1 (ja) 多層配線基板及びその製造方法
CN208422904U (zh) 一种高导热高绝缘封装基板
CN208402207U (zh) 一种高导热封装基板
CN107845610B (zh) 基板结构及其制作方法
CN112820713A (zh) 一种金属框架封装基板及其制造方法
CN107734838B (zh) 一种快速散热的pcb
CN208402206U (zh) 一种高导热高绝缘软硬结合封装基板
WO2023048798A1 (en) Glass core substrate including buildups with different numbers of layers
CN208402208U (zh) 一种高导热软硬结合封装基板
CN104465642A (zh) 基于有机基板的多层芯片的扇出型封装结构及封装方法
WO2018098650A1 (zh) 集成电路封装结构及方法
CN203086852U (zh) 内埋式印刷电路板结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination