CN108511015B - Sram的读取电路及方法 - Google Patents

Sram的读取电路及方法 Download PDF

Info

Publication number
CN108511015B
CN108511015B CN201810207638.0A CN201810207638A CN108511015B CN 108511015 B CN108511015 B CN 108511015B CN 201810207638 A CN201810207638 A CN 201810207638A CN 108511015 B CN108511015 B CN 108511015B
Authority
CN
China
Prior art keywords
circuit
reading
sram
bit line
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810207638.0A
Other languages
English (en)
Other versions
CN108511015A (zh
Inventor
张适纬
胡展源
黄志森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201810207638.0A priority Critical patent/CN108511015B/zh
Publication of CN108511015A publication Critical patent/CN108511015A/zh
Application granted granted Critical
Publication of CN108511015B publication Critical patent/CN108511015B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明公开了一种SRAM的读取电路，SRAM的存储单元都包括两根互补的位线组，位线组之间设置有存储单元对应的读取子电路，各读取子电路包括：两个以上的感测放大器和一个多数表决逻辑电路；各感测放大器的第一输入端都连接到对应的位线组中的第一位线、第二输入端都连接到对应的位线组中的第二位线；各感测放大器的输出端连接到多数表决逻辑电路的输入端，多数表决逻辑电路的输出端输出的表决结果作为对应的存储单元的读取结果。本发明还公开了一种SRAM的读取方法。本发明能降低甚至消除由于感测放大器的输入失调电压所引起的读取错误几率，不需要增加使用硅片的面积，不需要改变电路的操作模式。

Description

SRAM的读取电路及方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种静态随机存取内存(SRAM)的读取电路；本发明还涉及一种SRAM的读取方法。
背景技术
如图1所示，是现有SRAM的存储单元对应的读取子电路的电路图；读取子电路101设置在存储单元对应的两根成组的且互补的位线之间即位线BL和BLB，即位线BL和BLB组成位线组，读取子电路101设置在位线组之间。在SARM的存储阵列中同一列的各存储单元的位线组相同，通常同一列的各存储单元共用相同的读取子电路101，图1中显示了读取子电路101位于两根虚线之间，表示读取子电路101设置在同一存储单元列上。
图1中的读取子电路101仅包括了一个感测放大器(Sense Amplifier，SA)102，感测放大器102的两根输入端分别连接位线组中的位线BL和BLB，位线BL和BLB的信号互补且读取时会呈反相状态。感测放大器102的输出端Output输出读取结果。
通常，感测放大器102不可避免的具有输入失调电压(input offset voltage)，随着技术的进步，工艺不断发展并使器件的特征尺寸不断降低，这会使得感测放大器102的输入失调电压变大，输入失调电压的变大会影响感测放大器102的输出并会造成读取错误，随着的工艺的发展，这种由输入失调电压的变大而引起的读取错误的几率越来越大，有必要降低甚至消除这种由输入失调电压的变大而引起的读取错误几率。
发明内容
本发明所要解决的技术问题是提供一种SRAM的读取电路，能降低甚至消除由于感测放大器的输入失调电压所引起的读取错误几率。为此，本发明还提供一种SRAM的读取方法。
为解决上述技术问题，本发明提供的SRAM的读取电路中SRAM的存储单元都包括两根互补的位线组，各所述存储单元的位线组之间设置有所述存储单元对应的读取子电路，各所述读取子电路包括：
两个以上的感测放大器和一个多数表决逻辑电路。
各所述感测放大器的第一输入端都连接到对应的所述位线组中的第一位线，各所述感测放大器的第二输入端都连接到对应的所述位线组中的第二位线。
各所述感测放大器的输出端连接到所述多数表决逻辑电路的输入端，所述多数表决逻辑电路的输出端输出的表决结果作为对应的所述存储单元的读取结果，通过增加所述感测放大器的组数来降低所述感测放大器的输入失调电压对所述读取结果的影响并降低读取错误率。
进一步的改进是，随着特征尺寸的变小，所述感测放大器的输入失调电压会变大，各所述读取子电路中的所述感测放大器的个数根据降低所述读取错误率的要求保持不变或增加。
进一步的改进是，同一列的各所述存储单元共用相同的所述位线组以及共用相同的所述读取子电路。
进一步的改进是，不同列对应的所述读取子电路的结构相同。
进一步的改进是，各所述读取子电路对应的所述感测放大器的为两个，所述多数表决逻辑电路采用或门。
进一步的改进是，各所述读取子电路设置在对应的所述位线组的布局宽度范围内。
为解决上述技术问题，本发明提供的SRAM的读取方法包括如下步骤：
步骤一、进行SRAM的存储单元的读取子电路的设置，所述SRAM的存储单元都包括两根互补的位线组，所述读取子电路设置在各所述存储单元的位线组之间；将各所述读取子电路的感测放大器的个数设置为两个以上，在所述读取子电路中设置一个多数表决逻辑电路。
各所述感测放大器的第一输入端都连接到对应的所述位线组中的第一位线，各所述感测放大器的第二输入端都连接到对应的所述位线组中的第二位线。
各所述感测放大器的输出端连接到所述多数表决逻辑电路的输入端，所述多数表决逻辑电路的输出端作为所述读取子电路的输出端。
步骤二、进行所述SRAM的存储单元的读取时，对应的所述读取子电路的各所述感测放大器都形成相应的感测输出结果并输入到所述多数表决逻辑电路的输入端，所述多数表决逻辑电路对所述感测输出结果进行多数表决并形成表决结果，以所述表决结果作为对应的所述存储单元的读取结果；各所述感测放大器的输入失调电压的增加会使对应的所述感测输出结果的错误率增加，所述多数表决逻辑电路降低所述感测输出结果的错误率对所述读取结果的影响从而降低所述读取错误率。
进一步的改进是，随着特征尺寸的变小，所述感测放大器的输入失调电压会变大，各所述读取子电路中的所述感测放大器的个数根据降低所述读取错误率的要求保持不变或增加。
进一步的改进是，同一列的各所述存储单元共用相同的所述位线组以及共用相同的所述读取子电路。
进一步的改进是，不同列对应的所述读取子电路的结构相同。
进一步的改进是，各所述读取子电路对应的所述感测放大器的为两个，所述多数表决逻辑电路采用或门。
进一步的改进是，各所述读取子电路设置在对应的所述位线组的布局宽度范围内。
本发明从本发明所要解决的技术问题出发对读取电路中各位线组对应的读取子电路做了特别的设计，主要是采用了两个以上的感测放大器同时读取对应的位线组的电压差，之后在将各感测放大器的输出连接到多数表决逻辑电路进行表决并以多数表决逻辑电路的输出端输出的表决结果作为对应的存储单元的读取结果，虽然各感测放大器本身的感测输出结果的错误几率会随着工艺的发展而增加，但是通过表决后的最后读取结果的错误几率将会是各感测放大器本身的感测输出结果的错误几率的乘积，故最后读取结果的错误几率会大大降低；而且，如果读取结果的错误几率大于要求值，本发明能够进一步增加相应的感测放大器的数量，从而能进一步读取结果的错误几率并使错误几率达到要求值，所以能降低甚至消除由于感测放大器的输入失调电压所引起的读取错误几率。
另外，本发明的读取子电路和现有的读取子电路相比，仅需要通过增加感测放大器以及增加一个表决逻辑电路即可实现，而且整个读取子电路仅需设置在位线组的布局宽度范围内，故本发明并不需要增加使用硅片的面积。
另外，本发明的读取操作中，本发明对读取子电路的操作模式和现有技术中对相应的读取子电路的操作模式是相同的，也即本发明的读取子电路也是在读取操作模式下通过检测对应的位线组的电压差并最后自动输出一个读取结果，所以本发明的读取操作模式不需要做任何改变，所以本发明不需要改变电路的操作模式。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有SRAM的存储单元对应的读取子电路的电路图；
图2是本发明实施例SRAM的存储单元对应的读取子电路的电路图。
具体实施方式
如图2所示，是本发明实施例SRAM的存储单元对应的读取子电路1的电路图，本发明实施例SRAM的读取电路中SRAM的存储单元都包括两根互补的位线组即位线BL和BLB，各所述存储单元的位线组之间设置有所述存储单元对应的读取子电路1，各所述读取子电路1包括：
两个以上的感测放大器2和一个多数表决逻辑电路3。
各所述感测放大器2的第一输入端都连接到对应的所述位线组中的第一位线BL，各所述感测放大器2的第二输入端都连接到对应的所述位线组中的第二位线BLB。
各所述感测放大器2的输出端连接到所述多数表决逻辑电路3的输入端，所述多数表决逻辑电路3的输出端Output输出的表决结果作为对应的所述存储单元的读取结果，通过增加所述感测放大器2的组数来降低所述感测放大器2的输入失调电压对所述读取结果的影响并降低读取错误率。
随着特征尺寸的变小，所述感测放大器2的输入失调电压会变大，各所述读取子电路1中的所述感测放大器2的个数根据降低所述读取错误率的要求保持不变或增加；也即当所述感测放大器2的输入失调电压会变大后，各所述读取子电路1中的所述感测放大器2的个数满足对应的读取错误率的要求时，所述感测放大器2的数量保持不变；而当所述感测放大器2的输入失调电压会变大后，读取错误率大于要求值时，可以增加所述感测放大器2的数量。
同一列的各所述存储单元共用相同的所述位线组以及共用相同的所述读取子电路1。图2中，所示读取子电路1显示位于两根虚线之间，两根虚线之间表示同一列的存储单元。
不同列对应的所述读取子电路1的结构相同。
图2中显示了，各所述读取子电路1对应的所述感测放大器2的为两个，所述多数表决逻辑电路3采用或门。在其它实施例中，各所述读取子电路1对应的所述感测放大器2的个数也能为其它值，如3个，4个，8个等。所述多数表决逻辑电路3也能采用其它逻辑电路，能实现多数表决即可。
各所述读取子电路1设置在对应的所述位线组的布局宽度范围内。所以本发明实施例并不会增加硅片的面积。
本发明实施例从本发明所要解决的技术问题出发对读取电路中各位线组对应的读取子电路1做了特别的设计，主要是采用了两个以上的感测放大器2同时读取对应的位线组的电压差，之后在将各感测放大器2的输出连接到多数表决逻辑电路3进行表决并以多数表决逻辑电路3的输出端Output输出的表决结果作为对应的存储单元的读取结果，虽然各感测放大器2本身的感测输出结果的错误几率会随着工艺的发展而增加，但是通过表决后的最后读取结果的错误几率将会是各感测放大器2本身的感测输出结果的错误几率的乘积，故最后读取结果的错误几率会大大降低；而且，如果读取结果的错误几率大于要求值，本发明实施例能够进一步增加相应的感测放大器2的数量，从而能进一步读取结果的错误几率并使错误几率达到要求值，所以能降低甚至消除由于感测放大器2的输入失调电压所引起的读取错误几率。
另外，本发明实施例的读取子电路1和现有的读取子电路1相比，仅需要通过增加感测放大器2以及增加一个表决逻辑电路即可实现，而且整个读取子电路1仅需设置在位线组的布局宽度范围内，故本发明实施例并不需要增加使用硅片的面积。
另外，本发明实施例的读取操作中，本发明实施例对读取子电路1的操作模式和现有技术中对相应的读取子电路1的操作模式是相同的，也即本发明实施例的读取子电路1也是在读取操作模式下通过检测对应的位线组的电压差并最后自动输出一个读取结果，所以本发明实施例的读取操作模式不需要做任何改变，所以本发明实施例不需要改变电路的操作模式。
本发明实施例SRAM的读取方法包括如下步骤：
步骤一、进行SRAM的存储单元的读取子电路1的设置，所述SRAM的存储单元都包括两根互补的位线组，所述读取子电路1设置在各所述存储单元的位线组之间；将各所述读取子电路1的感测放大器2的个数设置为两个以上，在所述读取子电路1中设置一个多数表决逻辑电路3。
各所述感测放大器2的第一输入端都连接到对应的所述位线组中的第一位线BL，各所述感测放大器2的第二输入端都连接到对应的所述位线组中的第二位线BLB。
各所述感测放大器2的输出端连接到所述多数表决逻辑电路3的输入端，所述多数表决逻辑电路3的输出端Output作为所述读取子电路1的输出端。
随着特征尺寸的变小，所述感测放大器2的输入失调电压会变大，各所述读取子电路1中的所述感测放大器2的个数根据降低所述读取错误率的要求保持不变或增加。
同一列的各所述存储单元共用相同的所述位线组以及共用相同的所述读取子电路1。
不同列对应的所述读取子电路1的结构相同。
各所述读取子电路1对应的所述感测放大器2的为两个，所述多数表决逻辑电路3采用或门。
各所述读取子电路1设置在对应的所述位线组的布局宽度范围内。
步骤二、进行所述SRAM的存储单元的读取时，对应的所述读取子电路1的各所述感测放大器2都形成相应的感测输出结果并输入到所述多数表决逻辑电路3的输入端，所述多数表决逻辑电路3对所述感测输出结果进行多数表决并形成表决结果，以所述表决结果作为对应的所述存储单元的读取结果；各所述感测放大器2的输入失调电压的增加会使对应的所述感测输出结果的错误率增加，所述多数表决逻辑电路3降低所述感测输出结果的错误率对所述读取结果的影响从而降低所述读取错误率。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (12)

1.一种SRAM的读取电路，其特征在于：SRAM的存储单元都包括两根互补的位线组，各所述存储单元的位线组之间设置有所述存储单元对应的读取子电路，各所述读取子电路包括：
两个以上的感测放大器和一个多数表决逻辑电路；
各所述感测放大器的第一输入端都连接到对应的所述位线组中的第一位线，各所述感测放大器的第二输入端都连接到对应的所述位线组中的第二位线；
各所述感测放大器的输出端连接到所述多数表决逻辑电路的输入端，所述多数表决逻辑电路的输出端输出的表决结果作为对应的所述存储单元的读取结果，通过增加所述感测放大器的组数来降低所述感测放大器的输入失调电压对所述读取结果的影响并降低读取错误率。
2.如权利要求1所述的SRAM的读取电路，其特征在于：随着特征尺寸的变小，所述感测放大器的输入失调电压会变大，各所述读取子电路中的所述感测放大器的个数根据降低所述读取错误率的要求保持不变或增加。
3.如权利要求1所述的SRAM的读取电路，其特征在于：同一列的各所述存储单元共用相同的所述位线组以及共用相同的所述读取子电路。
4.如权利要求3所述的SRAM的读取电路，其特征在于：不同列对应的所述读取子电路的结构相同。
5.如权利要求1所述的SRAM的读取电路，其特征在于：各所述读取子电路对应的所述感测放大器的为两个，所述多数表决逻辑电路采用或门。
6.如权利要求1所述的SRAM的读取电路，其特征在于：各所述读取子电路设置在对应的所述位线组的布局宽度范围内。
7.一种SRAM的读取方法，其特征在于，包括如下步骤：
步骤一、进行SRAM的存储单元的读取子电路的设置，所述SRAM的存储单元都包括两根互补的位线组，所述读取子电路设置在各所述存储单元的位线组之间；将各所述读取子电路的感测放大器的个数设置为两个以上，在所述读取子电路中设置一个多数表决逻辑电路；
各所述感测放大器的第一输入端都连接到对应的所述位线组中的第一位线，各所述感测放大器的第二输入端都连接到对应的所述位线组中的第二位线；
各所述感测放大器的输出端连接到所述多数表决逻辑电路的输入端，所述多数表决逻辑电路的输出端作为所述读取子电路的输出端；
步骤二、进行所述SRAM的存储单元的读取时，对应的所述读取子电路的各所述感测放大器都形成相应的感测输出结果并输入到所述多数表决逻辑电路的输入端，所述多数表决逻辑电路对所述感测输出结果进行多数表决并形成表决结果，以所述表决结果作为对应的所述存储单元的读取结果；各所述感测放大器的输入失调电压的增加会使对应的所述感测输出结果的错误率增加，所述多数表决逻辑电路降低所述感测输出结果的错误率对所述读取结果的影响从而降低读取错误率。
8.如权利要求7所述的SRAM的读取方法，其特征在于：随着特征尺寸的变小，所述感测放大器的输入失调电压会变大，各所述读取子电路中的所述感测放大器的个数根据降低所述读取错误率的要求保持不变或增加。
9.如权利要求7所述的SRAM的读取方法，其特征在于：同一列的各所述存储单元共用相同的所述位线组以及共用相同的所述读取子电路。
10.如权利要求9所述的SRAM的读取方法，其特征在于：不同列对应的所述读取子电路的结构相同。
11.如权利要求7所述的SRAM的读取方法，其特征在于：各所述读取子电路对应的所述感测放大器的为两个，所述多数表决逻辑电路采用或门。
12.如权利要求7所述的SRAM的读取方法，其特征在于：各所述读取子电路设置在对应的所述位线组的布局宽度范围内。
CN201810207638.0A 2018-03-14 2018-03-14 Sram的读取电路及方法 Active CN108511015B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810207638.0A CN108511015B (zh) 2018-03-14 2018-03-14 Sram的读取电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810207638.0A CN108511015B (zh) 2018-03-14 2018-03-14 Sram的读取电路及方法

Publications (2)

Publication Number Publication Date
CN108511015A CN108511015A (zh) 2018-09-07
CN108511015B true CN108511015B (zh) 2020-11-24

Family

ID=63375917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810207638.0A Active CN108511015B (zh) 2018-03-14 2018-03-14 Sram的读取电路及方法

Country Status (1)

Country Link
CN (1) CN108511015B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136242A (zh) * 2006-09-01 2008-03-05 奇梦达股份公司 存储电路
CN102148053A (zh) * 2010-02-09 2011-08-10 三星电子株式会社 去除了伪边缘存储块的存储器件
CN102150213A (zh) * 2008-09-08 2011-08-10 飞思卡尔半导体公司 用于优化存储器读出放大器时序的电路和方法
CN104160453A (zh) * 2012-03-27 2014-11-19 苹果公司 具有冗余读出放大器的存储器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870770B2 (en) * 2001-12-12 2005-03-22 Micron Technology, Inc. Method and architecture to calibrate read operations in synchronous flash memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136242A (zh) * 2006-09-01 2008-03-05 奇梦达股份公司 存储电路
CN102150213A (zh) * 2008-09-08 2011-08-10 飞思卡尔半导体公司 用于优化存储器读出放大器时序的电路和方法
CN102148053A (zh) * 2010-02-09 2011-08-10 三星电子株式会社 去除了伪边缘存储块的存储器件
CN104160453A (zh) * 2012-03-27 2014-11-19 苹果公司 具有冗余读出放大器的存储器

Also Published As

Publication number Publication date
CN108511015A (zh) 2018-09-07

Similar Documents

Publication Publication Date Title
US6480407B1 (en) Reduced area sense amplifier isolation layout in a dynamic RAM architecture
US8630139B2 (en) Dual power supply memory array having a control circuit that dynamically selects a lower of two supply voltages for bitline pre-charge operations and an associated method
EP3028281B1 (en) Sram read buffer with reduced sensing delay and improved sensing margin
US8339886B2 (en) Amplifier sensing
US7746717B1 (en) Desensitizing static random access memory (SRAM) to process variation
US10885972B2 (en) SRAM with error correction in retention mode
US10607690B2 (en) DRAM sense amplifier active matching fill features for gap equivalence systems and methods
US20220337252A1 (en) Logic operation circuit for computation in memory
US10381069B1 (en) Write assist
CN108511015B (zh) Sram的读取电路及方法
US7426148B2 (en) Method and apparatus for identifying short circuits in an integrated circuit device
US8971084B2 (en) Context protection for a column interleaved memory
US8526209B2 (en) Complementary read-only memory (ROM) cell and method for manufacturing the same
US20180181463A1 (en) Semiconductor memory device including an error correction code circuit
US20060044916A1 (en) Zero-enabled fuse-set
US20130088925A1 (en) Layout of memory cells
CN116210054B (zh) 用于提供只读存储器单元阵列的系统和方法
US11189342B2 (en) Memory macro and method of operating the same
CN117316228A (zh) 一种存储电路、存储器及其访问方法、电子设备
JP4854140B2 (ja) 半導体記憶装置
CN116741240A (zh) 一种fpga配置存储器以及fpga芯片
KR20050079657A (ko) 반도체 메모리 장치 및 센스앰프의 접속방법
JP2002343093A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant