CN108509359A - 一种存储器的控制方法及装置 - Google Patents

Abstract

本申请公开了一种存储器的控制方法及装置，用以在控制属于同一RANK的SDRAM执行访问指令时降低布线难度、提高信号质量。方法包括：根据指令需求生成对两个SDRAM的访问指令，两个SDRAM被镜像固定于单板的两侧；根据访问指令生成两个片选信号，两个片选信号中的第一片选信号用于使能两个SDRAM中的第一SDRAM，两个片选信号中的第二片选信号用于使能两个SDRAM中的第二SDRAM；根据模式参数使两个片选信号中的至少一个片选信号有效，模式参数用于指示两个片选信号中每个片选信号的有效性；将访问指令和第一片选信号输出至第一SDRAM，将访问指令和第二片选信号输出至第二SDRAM。

Description

一种存储器的控制方法及装置

技术领域

本申请涉及存储技术领域，尤其涉及一种存储器的控制方法及装置。

背景技术

在存储技术领域中，同步动态随机存储器(Synchronous Dynamic Random AccessMemory，SDRAM)凭借其高速率、高集成度和低成本的优势成为众多处理器芯片的首选。

当处理器对接SDRAM时，处理器中的片上系统(System On Chip，SOC)芯片通过发送符合电子元件工业联合会(Joint Electron Device Engineering Council，JEDEC)协议的访问指令实现对SDRAM的访问。SDRAM在接收到访问指令后是否执行该访问执行，主要通过用于使能SDRAM的片选(Chip Select，CS)信号来指示。当SDRAM接收到的片选信号有效时，即对SDRAM进行使能，SDRAM执行接收到的访问指令；当SDRAM接收到的片选信号无效时，SDRAM不执行接收到的访问指令。通常，一个片选信号可用于使能属于同一内存区域(即RANK)的SDRAM。属于同一RANK的SDRAM可同时执行访问指令，且在物理上共用地址线和控制线。

现有技术中，在使能属于同一RANK的多个SDRAM时，通常在印刷电路板(PrintedCircuit Board，又称为单板)上布线时将全部SDRAM集成在单板的一侧，用一个片选信号来使能全部SDRAM，即用该片选信号来指示SDRAM是否执行接收到的访问指令。由于属于同一RANK的SDRAM在物理上共用地址线和控制线，因此，当把属于同一RANK的SDRAM排布在单板同一侧时，会提高布线难度，而且信号之间的串扰或噪声等也会造成信号质量的下降。

综上，现有的存储器控制方式存在布线难度大、信号质量差的问题。

发明内容

本申请提供一种存储器的控制方法及装置，用以在控制属于同一RANK的多个SDRAM执行访问指令时降低布线难度、提高信号质量。

第一方面，本申请提供一种存储器的控制方法，该方法包括如下步骤：根据指令需求生成对两个被镜像固定于单板的两侧的SDRAM的访问指令；根据访问指令生成两个片选信号；根据模式参数使两个片选信号中的至少一个片选信号有效；将访问指令和第一片选信号输出至两个SDRAM中的第一SDRAM，将访问指令和第二片选信号输出至两个SDRAM中的第二SDRAM。

其中，两个片选信号中的第一片选信号用于使能第一SDRAM，第二片选信号用于使能第二SDRAM，模式参数用于指示两个片选信号中每个片选信号的有效性。

在第一方面提供的方法中，由于第一SDRAM和第二SDRAM被镜像固定于单板的两侧，因而在对第一SDRAM和第二SDRAM布线时，布线方式更易于实现。这是因为：由于第一SDRAM和第二SDRAM被镜像固定于单板的两侧，那么第一SDRAM和第二SDRAM可共用地址信号链路，与现有技术中在单板上分别对每个SDRAM进行布线的方式相比，减小了布线面积和布线层数，从而降低了布线难度。同时，由于在布线时减少了单板上布线数量、布线面积和布线层数，因此采用第一方面提供的存储器的控制方法可以减少由于单板布线带来的信号间的串扰和噪声，提高信号质量。

此外，由于在第一方面提供的方法中，根据模式参数使两个片选信号中的至少一个片选信号有效，并将访问指令和第一片选信号输出至第一SDRAM，将访问指令和第二片选信号输出至第二SDRAM。因此，在需要第一SDRAM执行对线序有严格要求的访问指令时，可通过模式参数的指示，使得第一片选信号有效、第二片选信号无效，从而使得第一SDRAM可单独执行该访问指令，或者在需要第二SDRAM执行对线序有严格要求的访问指令时，可通过模式参数的指示，使得第一片选信号无效、第二片选信号有效，从而使得第二SDRAM可单独执行该访问指令；在需要第一SDRAM和第二SDRAM同时执行对线序没有严格要求的访问指令时，可通过模式参数的指示，使得第一片选信号和第二片选信号均有效，从而使得该第一SDRAM和第二SDRAM可同时执行该访问指令。

在一种可能的设计中，访问指令可以为模式寄存器配置(Mode Register Set，MRS)指令，也可以为数据读写指令。

当访问指令为MRS指令时，可通过向第一SDRAM输出MRS指令和第一片选信号来控制第一SDRAM执行MRS指令，并通过向第二SDRAM输出MRS指令和第二片选信号来控制第二SDRAM执行MRS指令；当访问指令为数据读写指令时，可通过向第一SDRAM输出数据读写指令和第一片选信号来控制第一SDRAM执行数据读写指令，并通过向第二SDRAM输出数据读写指令和第二片选信号来控制第二SDRAM执行数据读写指令。

在第一方面提供的方法中，模式参数用于指示两个片选信号中的每个片选信号的有效性。该模式参数可以为包含2比特的序列。比如，当模式参数为01时，表示第一片选信号有效；当模式参数为10时，表示第二片选信号有效；当模式参数为00或11时，表示第一片选信号和第二片选信号均有效。也就是说，根据模式参数使两个片选信号中的至少一个片选信号有效时，具体可通过如下方式实现：当模式参数为第一预设值(比如01)时，使第一片选信号有效；当模式参数为第二预设值(比如10)时，使第二片选信号有效；当模式参数为第三预设值(比如00)或第四预设值(比如11)时，使第一片选信号和第二片选信号有效。因此，通过包含2比特的模式参数的指示就可涵盖两个片选信号的有效性的所用情况，从而实现通过模式参数指示两个片选信号中的每个片选信号的有效性。

需要说明的是，模式参数包含的比特数不限于2个，只要该模式参数可涵盖两个片选信号的有效性的所用情况即可。

第二方面，本申请提供一种存储器的控制装置，该装置包括单板、SOC芯片、第一SDRAM和第二SDRAM。

其中，第一SDRAM和第二SDRAM被镜像固定于单板的两侧，SOC芯片与第一SDRAM被固定于单板的第一侧，第二SDRAM被固定于单板的第二侧。单板的第一侧上设有第一地址信号链路、第一片选信号链路和第二片选信号链路。第一地址信号链路用于连接第一SDRAM的地址信号管脚和SOC芯片的地址信号管脚，第一片选信号管脚用于连接第一SDRAM的片选信号管脚和SOC芯片的第一片选信号管脚。

单板上还设有至少一个过孔，第一地址信号链路通过至少一个过孔与单板的第二侧上的第二地址信号链路通信连接，第二片选信号链路通过至少一个过孔与单板的第二侧上的第三片选信号链路通信连接，第一地址信号链路和第二地址信号链路一起将SOC芯片的地址信号管脚和第二SDRAM的地址信号管脚通信连接，第二片选信号链路和第三片选信号链路一起将SOC芯片的第二片选信号管脚和第二SDRAM的片选信号管脚通信连接。

SOC芯片包括：处理器、动态存储控制器和驱动器。处理器用于根据指令需求生成对第一SDRAM和第二SDRAM的访问指令；动态存储控制器用于根据访问指令生成两个片选信号，并根据模式参数使两个片选信号中的至少一个片选信号有效；驱动器，用于将访问指令和两个片选信号中的第一片选信号输出至第一SDRAM，将访问指令和两个片选信号中的第二片选信号输出至第二SDRAM。其中，第一片选信号用于使能第一SDRAM，第二片选信号用于使能第二SDRAM，模式参数用于指示两个片选信号中每个片选信号的有效性。

在第二方面提供的存储器的控制装置中，由于SOC芯片与第一SDRAM被固定于单板的第一侧，第二SDRAM被固定于单板的第二侧，第一SDRAM的地址信号管脚和SOC芯片的地址信号管脚通过第一地址信号链路通信连接、第一SDRAM的片选信号管脚和SOC芯片的第一片选信号管脚通过第一片选信号链路通信连接；第二SDRAM的地址信号管脚和SOC芯片的地址信号管脚通过第一地址信号链路和第二地址信号链路通信连接、第二SDRAM的片选信号管脚和SOC芯片的第二片选信号管脚通过第二片选信号链路和第三片选信号链路通信连接。因而在对第一SDRAM和第二SDRAM布线时，第一SDRAM和第二SDRAM可共用第一地址信号链路。此外，第一地址信号链路和第二地址信号链路仅通过单板上的至少一个过孔通信连接，第二片选信号链路和第三片选信号链路也通过单板上的至少一个过孔通信连接，因而与现有技术中中的单板布线方案相比，第二方面提供的存储器的控制装置中减小了布线面积和布线层数，从而降低了布线难度。同时，由于在布线时减少了单板上布线数量、布线面积和布线层数，因此采用第二方面提供的存储器的控制装置可以减少由于单板布线带来的信号间的串扰和噪声，提高信号质量。

此外，由于SOC芯片中的动态存储控制器根据模式参数使两个片选信号中的至少一个片选信号有效，且SOC芯片中的驱动器将访问指令和第一片选信号输出至第一SDRAM，将访问指令和第二片选信号输出至第二SDRAM。因此，在需要第一SDRAM执行对线序有严格要求的访问指令时，可通过模式参数的指示，使得第一片选信号有效、第二片选信号无效，从而使得第一SDRAM可单独执行该访问指令；或者，在需要第二SDRAM执行对线序有严格要求的访问指令时，可通过模式参数的指示，使得第一片选信号无效、第二片选信号有效，从而使得第二SDRAM可单独执行该访问指令；或者，在需要第一SDRAM和第二SDRAM同时执行对线序没有严格要求的访问指令时，可通过模式参数的指示，使得第一片选信号和第二片选信号均有效，从而使得第一SDRAM和第二SDRAM可同时执行该访问指令。

在一种可能的设计中，访问指令可以为MRS指令，也可以为数据读写指令。

当访问指令为MRS指令时，SOC芯片可通过向第一SDRAM输出MRS指令和第一片选信号来控制第一SDRAM执行MRS指令，并通过向第二SDRAM输出MRS指令和第二片选信号来控制第二SDRAM执行MRS指令；当访问指令为数据读写指令时，SOC芯片可通过向第一SDRAM输出数据读写指令和第一片选信号来控制第一SDRAM执行数据读写指令，并通过向第二SDRAM输出数据读写指令和第二片选信号来控制第二SDRAM执行数据读写指令。

在第二方面提供的存储器的控制装置中，模式参数用于指示两个片选信号中的每个片选信号的有效性。模式参数可以为包含2比特的序列。比如，当模式参数为01时，表示第一片选信号有效；当模式参数为10时，表示第二片选信号有效；当模式参数为00或11时，表示第一片选信号和第二片选信号均有效。也就是说，SOC芯片中的动态存储控制器在根据模式参数使两个片选信号中的至少一个片选信号有效时，具体可通过如下方式实现：当模式参数为第一预设值(比如01)时，动态存储控制器使第一片选信号有效；当模式参数为第二预设值(比如10)时，动态存储控制器使第二片选信号有效；当模式参数为第三预设值(比如00)或第四预设值(比如11)时，动态存储控制器使第一片选信号和第二片选信号有效。因此，通过包含2比特的模式参数的指示就可涵盖两个片选信号的有效性的所用情况，从而实现通过模式参数指示两个片选信号中的每个片选信号的有效性。

其中，模式参数可在SOC芯片进行初始化时设置，比如在初始化时将模式参数设置为包含2比特的序列，即模式参数的数值可以为01、10、00和11。当第二方面提供的存储器的控制装置控制第一SDRAM和第二SDRAM执行访问指令时，处理器将模式参数的配置值下发至动态存储控制器。当根据指令需求需要更改模式参数的配置时，处理器重新向动态存储控制器下发更新后的配置值即可。比如，当第二方面提供的存储器的控制装置控制第一SDRAM执行MRS指令时，处理器根据指令需求将模式参数配置为01并下发至动态存储控制器；当第二方面提供的存储器的控制装置控制第二SDRAM执行MRS指令时，处理器根据指令需求将模式参数配置为10并下发至动态存储控制器。

需要说明的是，模式参数包含的比特数不限于2个，只要该模式参数可涵盖两个片选信号的有效性的所用情况即可。

附图说明

图1为本申请提供的一种SOC芯片的结构示意图；

图2为本申请提供的第一种多个SDRAM在单板上的布置方式的示意图；

图3为本申请提供的第二种多个SDRAM在单板上的布置方式的示意图；

图4为本申请提供的一种存储器的控制装置的结构示意图；

图5为本申请提供的第三种多个SDRAM在单板上的布置方式的示意图；

图6为本申请提供的一种存储器的控制方法的流程示意图；

图7为本申请提供的另一种存储器的控制方法的流程示意图。

具体实施方式

为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。

本申请提供一种存储器的控制方法及装置，用以在控制属于同一RANK的多个SDRAM执行访问指令时降低布线难度、提高信号质量。

本申请涉及SOC芯片通过发送访问指令访问SDRAM，以及SOC芯片通过发送片选信号来指示SDRAM是否需要执行自身接收到的访问指令。其中，片选信号用于使能SDRAM，当SDRAM接收到的片选信号有效时，即对接收到该片选信号的SDRAM进行使能，该SDRAM则执行自身接收到的访问指令，当SDRAM接收到的片选信号无效时，SDRAM不执行自身接收到的访问指令。

如图1所示，SOC芯片可包含处理器、动态存储控制器(Dynamic MemoryController，DMC)和驱动器。处理器、动态存储控制器和驱动器通过总线互连，SOC芯片通过驱动器实现与外部的多个SDRAM通信连接，从而实现SOC芯片通过发送访问指令和片选信号来控制多个SDRAM。处理器用于根据指令需求生成访问指令(比如数据读写指令、MRS等)，动态存储控制器用于根据访问指令生成片选信号，然后通过驱动器将访问指令和片选信号发送给SDRAM。当SDRAM接收到的片选信号有效时，SDRAM根据接收到的访问指令执行相应的读写操作和寄存器配置操作等；当片选信号无效时，SDRAM不执行接收到的访问指令。

本申请实施例中，SDRAM包括但不限于DDR SDRAM(Double Data RateSynchronous Dynamic Random Access Memory，双倍数据率同步动态随机存储器)、DDR2SDRAM(Double Data Rate Two Synchronous Dynamic Random Access Memory，第二代双倍数据率同步动态随机存储器)、DDR3SDRAM(Double Data Rate Three SynchronousDynamic Random Access Memory，第三代双倍数据率同步动态随机存储器)、DDR4SDRAM(Double Data Rate Four Synchronous Dynamic Random Access Memory，第四代双倍数据率同步动态随机存储器)。

SOC芯片在通过向SDRAM发送片选信号来使能SDRAM时，一个片选信号可用于使能属于同一RANK的多个SDRAM。当该片选信号有效时，属于同一RANK的多个SDRAM均执行接收到的访问指令；当该片选信号无效时，属于同一RANK的多个SDRAM均不执行接收到的访问指令。其中，属于同一RANK的多个SDRAM可同时执行SOC芯片发送的访问指令，且多个SDRAM共用地址线和控制线。

现有技术中，属于同一RANK的多个SDRAM在单板上的布线方式通常是：多个SDRAM均集成在单板的一侧，SOC芯片向多个SDRAM发送同一个片选信号，即通过发送该片选信号来使能多个SDRAM。这种布线方式可如图2所示，图2中以一个片选信号用于使能两个SDRAM为例，实际中，一个片选信号可用于使能的SDRAM的个数不限于两个。此外，图2中的CS表示用于传输片选信号的片选信号管脚，A11表示SDRAM中用于传输地址信息的地址信号管脚，连接SOC芯片和SDRAM的地址信号管脚的通信链路称为地址信号链路，连接SOC芯片和SDRAM的片选信号管脚的通信链路称为片选信号链路。

由图2可以看出，当SOC芯片输出的一个片选信号用于使能属于同一RANK的两个SDRAM时，通常采用的布线方式不仅布线难度较大，而且同一个管脚输出的一个信号通过某个通信链路(片选信号链路或地址信号链路)传输至两个SDRAM时需要将该信号分为两路分别传输至两个SDRAM，这会导致两个SDRAM的布线差异较大，降低该信号的信号质量，带来信号完整性(Signal Integrity，SI)的问题。

为了克服布线难度大的问题，如果简单地将图2中的两个SDRAM分别镜像固定于单板的两侧(即一个SDRAM固定于单板的一侧，另一个SDRAM固定于该单板的另一侧)，虽然两个SDRAM与SOC芯片的地址信号链路可通过单板上的过孔实现通信连接，从而实现两个SDRAM共用地址信号链路时不必将该地址信号链路中的信号分两路传输至两个SDRAM，降低了布线难度，提高了信号质量。但是，这种布线方式会带来一些其他问题，具体阐述如下：

将图2中的两个SDRAM镜像固定于单板的两侧后，两个SDRAM及其与SOC芯片的连接关系可如图3所示。为了描述简便，下文中将图3中与SOC芯片固定在单板同一侧的SDRAM称为第一SDRAM，将另一个SDRAM称为第二SDRAM。

由图3可以看出，采用图3所示的布线方式，第一SDRAM的地址信号管脚和第二SDRAM的地址信号管脚并不都是一一对应的。比如，第一SDRAM的地址信号管脚A11对应第二SDRAM的地址信号管脚A13，第一SDRAM的地址信号管脚A13对应第二SDRAM的地址信号管脚A11。当SOC芯片向SDRAM输出访问指令时，两个SDRAM均会收到这一访问指令，但是由于两个SDRAM的地址信号管脚不是一一对应的，那么对于两个SDRAM来说，接收到同一访问指令的地址信号管脚有可能是不同的。

当SOC芯片输出的访问指令为数据读写指令时，图3所示的布线方式不会影响该数据读写指令的执行结果。这是因为：假设当SOC芯片向两个SDRAM发送写入某个数据的写入指令时，由于SOC芯片的地址信号管脚A11与第一SDRAM的地址信号管脚A11、第二SDRAM的地址信号管脚A13连接，因而SOC芯片会通过地址信号管脚A11指示第一SDRAM将该数据写入地址A，指示第二SDRAM将该数据写入地址B。相应地，SOC芯片向两个SDRAM发送读取该数据的读取指令时，第一SDRAM的读取操作会映射到地址A，第二SDRAM的读取操作会映射到地址B。也就是说，采用图3所示的连接方式时，虽然在写入操作时会将同一数据写入不同的地址，但是在读取该数据时，读取指令会映射到相应的正确地址，因此也能成功读取到想要读取的数据。

当SOC芯片输出的访问指令为对线序有严格要求的访问指令时，比如MRS指令，图3所示的布线方式会影响该访问指令的执行，这是因为：对于对线序有严格要求的访问指令来说，SDRAM的每个地址信号管脚具有其特定功能，比如，当SOC芯片输出MRS指令时，SDRAM需通过特定的地址信号管脚(比如地址信号管脚A11)接收SOC芯片发送的模式寄存器的配置值。当SOC芯片通过地址信号管脚A11传输模式寄存器的某个配置值时，该配置值会传输至第一SDRAM的地址信号管脚A11和第二SDRAM的地址信号管脚A13，对于第一SDRAM来说，它可以通过正确的地址信号管脚接收到该配置值，但是对于第二SDRAM来说，其接收到该配置值的地址信号管脚是错误的，从而造成第二SDRAM通过错误的地址信号管脚接收到该配置值，即造成模式寄存器的配置错误。

综上，在控制属于同一RANK的多个SDRAM执行访问指令时，若如图3所示简单地将SDRAM镜像地置于单板两侧，虽然可以降低布线难度、提高信号质量，但是会影响某些对线序有严格要求的访问指令的正确执行。因此，在存储技术领域，仍亟需一种存储器的控制方法及装置，用以在控制属于同一RANK的多个SDRAM执行访问指令时，降低布线难度、提高信号质量。

本申请提供一种存储器的控制方法及装置，用以在控制属于同一RANK的多个SDRAM执行访问指令时降低布线难度、提高信号质量。

本申请中所涉及的多个，是指两个或两个以上。

另外，需要理解的是，在本申请的描述中，“第一”、“第二”等词汇，仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。

下面结合附图对本申请提供的存储器的控制方案进行具体说明。

参见图4，为本申请提供的存储器的控制装置的结构示意图。

图4所示的存储器的控制装置400(以下简称“装置400”)包括单板401、SOC芯片402、第一SDRAM403和第二SDRAM404。

其中，第一SDRAM403和第二SDRAM404被镜像固定于单板401的两侧，SOC芯片402与第一SDRAM403被固定于单板401的第一侧，第二SDRAM404被固定于单板401的第二侧，单板401的第一侧上设有第一地址信号链路、第一片选信号链路和第二片选信号链路，第一地址信号链路用于连接第一SDRAM403的地址信号管脚和SOC芯片402的地址信号管脚，第一片选信号管脚用于连接第一SDRAM403的片选信号管脚和SOC芯片402的第一片选信号管脚，单板401上还设有至少一个过孔，第一地址信号链路通过至少一个过孔与单板401的第二侧上的第二地址信号链路通信连接，第二片选信号链路通过至少一个过孔与单板401的第二侧上的第三片选信号链路通信连接，第一地址信号链路和第二地址信号链路一起将SOC芯片402的地址信号管脚和第二SDRAM404的地址信号管脚通信连接，第二片选信号链路和第三片选信号链路一起将SOC芯片402的第二片选信号管脚和第二SDRAM404的片选信号管脚通信连接。

SOC芯片402包括处理器402a、动态存储控制器402b以及驱动器402c。SOC芯片402中，处理器402a用于根据指令需求生成对第一SDRAM403和第二SDRAM404的访问指令；动态存储控制器402b用于根据访问指令生成两个片选信号，并根据模式参数使两个片选信号中的至少一个片选信号有效；其中，两个片选信号中的第一片选信号用于使能第一SDRAM403，两个片选信号中的第二片选信号用于使能第二SDRAM404，模式参数用于指示两个片选信号中每个片选信号的有效性；驱动器402c用于将访问指令和第一片选信号输出至第一SDRAM403，以及将访问指令和第二片选信号输出至第二SDRAM404。

需要说明的是，本申请中所述的第一地址信号链路中可包含多条地址线。比如，当第一地址信号链路中包含N条地址线时，第一地址信号链路通过单板401上的至少一个过孔与单板401的第二侧上的第二地址信号链路通信连接，其中，第二地址信号链路也包含N条地址线。

在本申请实施例中，SOC芯片402与第一SDRAM403被固定于单板401的第一侧，第二SDRAM404被固定于单板401的第二侧。对于第一SDRAM403来说，其地址信号管脚和片选信号管脚需要分别与SOC芯片402的地址信号管脚和第一片选信号管脚通信连接：第一SDRAM403的地址信号管脚和SOC芯片402的地址信号管脚通过第一地址信号链路通信连接，第一SDRAM403的片选信号管脚和SOC芯片402的第一片选信号管脚通过第一片选信号链路通信连接；对于第二SDRAM404来说，其地址信号管脚和片选信号管脚需要分别与SOC芯片402的地址信号管脚和第二片选信号管脚通信连接：第二SDRAM404的地址信号管脚和SOC芯片402的地址信号管脚通过第一地址信号链路和第二地址信号链路通信连接、第二SDRAM404的片选信号管脚和SOC芯片402的第二片选信号管脚通过第二片选信号链路和第三片选信号链路通信连接。

在装置400中，第一SDRAM和第二SDRAM共用单板401的第一侧的第一地址信号链路，且当第一片选信号和第二片选信号均有效时，可通过SOC芯片向第一SDRAM输出访问指令和第一片选信号、向第二SDRAM输出访问指令和第二片选信号实现第一SDRAM和第二SDRAM同时执行访问指令，即实现同时控制第一SDRAM和第二SDRAM执行访问指令，因此，第一SDRAM和第二SDRAM属于同一RANK。

在装置400中，模式参数用于指示两个片选信号中的每个片选信号的有效性。模式参数可以为包含2比特的序列。比如，当模式参数为01时，表示第一片选信号有效；当模式参数为10时，表示第二片选信号有效；当模式参数为00或11时，表示第一片选信号和第二片选信号均有效。也就是说，SOC芯片402中的动态存储控制器402b在根据模式参数使两个片选信号中的至少一个片选信号有效时，具体可通过如下方式实现：当模式参数为第一预设值(比如01)时，动态存储控制器402b使第一片选信号有效；当模式参数为第二预设值(比如10)时，动态存储控制器402b使第二片选信号有效；当模式参数为第三预设值(比如00)或第四预设值(比如11)时，动态存储控制器402b使第一片选信号和第二片选信号有效。因此，通过包含2比特的模式参数的指示就可涵盖两个片选信号的有效性的所用情况，从而实现通过模式参数指示两个片选信号中的每个片选信号的有效性。

其中，模式参数可在SOC芯片进行初始化时设置，比如在初始化时将模式参数设置为包含2比特的序列，即模式参数的数值可以为01、10、00和11。当第二方面提供的存储器的控制装置控制第一SDRAM和第二SDRAM执行访问指令时，处理器将模式参数的配置值下发至动态存储控制器。当根据指令需求需要更改模式参数的配置时，处理器重新向动态存储控制器下发更新后的配置值即可。比如，当第二方面提供的存储器的控制装置控制第一SDRAM执行MRS指令时，处理器根据指令需求将模式参数配置为01并下发至动态存储控制器；当第二方面提供的存储器的控制装置控制第二SDRAM执行MRS指令时，处理器根据指令需求将模式参数配置为10并下发至动态存储控制器。

需要说明的是，本申请中的模式参数包含的比特数不限于2个，只要该模式参数可涵盖两个片选信号的有效性的所用情况即可。

本申请中，SOC芯片402向第一SDRAM403输出访问指令和第一片选信号，且向第二SDRAM404输出访问指令和第二片选信号，也就是说，在装置400中，可通过SOC芯片402输出的第一片选信号和第二片选信号分别控制第一SDRMA403和第二SDRAM404执行访问指令。其中，访问指令可以为MRS指令，也可以为数据读写指令。

当访问指令为MRS指令时，SOC芯片402可通过向第一SDRAM403输出MRS指令和第一片选信号来控制第一SDRAM403执行MRS指令，并通过向第二SDRAM404输出MRS指令和第二片选信号来控制第二SDRAM404执行MRS指令；当访问指令为数据读写指令时，SOC芯片402可通过向第一SDRAM403输出数据读写指令和第一片选信号来控制第一SDRAM403执行数据读写指令，并通过向第二SDRAM404输出数据读写指令和第二片选信号来控制第二SDRAM404执行数据读写指令。

本申请中，SOC芯片402中的动态存储控制器402b根据模式参数使两个片选信号中的至少一个片选信号有效，那么SOC芯片402中的驱动器403c将访问指令和第一片选信号输出至第一SDRAM403，并将访问指令和第二片选信号输出至第二SDRAM404后，第一SDRAM和第二SDRAM对访问指令的执行可分为如下三种情况：

一、第一片选信号有效、第二片选信号无效

当第一片选信号有效、第二片选信号无效时，接收到第一片选信号的第一SDRAM可执行自身接收到的访问指令，比如数据读写指令、MRS指令等，接收到第二片选信号的第二SDRAM不执行自身接收到的访问指令。比如，当需要配置第一SDRAM的模式寄存器时，可通过模式参数的指示，使得用于使能第一SDRAM的第一片选信号有效，使得用于使能第二SDRAM的第二片选信号无效。这样，就可实现单独对第一SDRAM的模式寄存器进行配置。

二、第一片选信号无效、第二片选信号有效

当第一片选信号无效、第二片选信号有效时，接收到第一片选信号的第一SDRAM不执行自身接收到的访问指令，接收到第二片选信号的第二SDRAM执行自身接收到的访问指令，比如数据读写指令、MRS指令等。比如，当需要配置第二SDRAM的模式寄存器时，可通过模式参数的指示，使得用于使能第二SDRAM的第二片选信号有效，使得用于使能第一SDRAM的第一片选信号无效。这样，就可实现单独对第二SDRAM的模式寄存器进行配置。

三、第一片选信号和第二片选信号均有效

当第一片选信号和第二片选信号均有效时，第一SDRAM和第二SDRAM均可执行自身接收到的访问指令，比如数据读写指令等。比如，当第一SDRAM和第二SDRAM的模式寄存器均配置完成时，可通过模式参数的指示，使第一片选信号和第二片选信号均有效。这样，第一SDRAM和第二SDRAM就可同时执行数据读写指令等对线序没有严格要求的访问指令。

结合第一种情况和第二种情况，当需要对装置400中的第一SDRAM和第二SDRAM进行模式寄存器的配置时，SOC芯片可通过模式参数指示第一片选信号有效、第二片选信号无效，从而通过第一地址信号链路向第一SDRAM传输模式寄存器的配置值，完成第一SDRAM的模式寄存器的配置；再通过模式参数指示第二片选信号有效，从而通过第一地址信号链路和第二地址信号链路向第二SDRAM传输模式寄存器的配置值，完成第二SDRAM的模式寄存器的配置。

由于第一SDRAM和第二SDRAM镜像固定于单板401两侧，因而SOC芯片402的地址信号管脚和第一SDRAM的地址信号管脚的线序是一一对应的，SOC芯片的地址信号管脚和第二SDRAM的地址信号管脚的线序不一定是一一对应的。比如，SOC芯片的地址信号管脚A11对应第一SDRAM的地址信号管脚A11和第二SDRAM的地址信号管脚A13。也就是说，SOC芯片通过地址信号管脚A11传输的模式寄存器的配置值会传输至第一SDRAM的地址信号管脚A11和第二SDRAM的地址信号管脚A13。因此，通过SOC芯片的地址信号管脚向第一SDRAM和第二SDRAM传输模式寄存器的配置值时，SOC芯片获知自身的地址信号管脚和第二SDRAM的地址信号管脚的对应关系，即可通过正确的地址信号管脚将模式寄存器的配置值传输至第二SDRAM中相对应的地址信号管脚。

需要说明的是，本申请中第一SDRAM的数量可以为多个。当固定于单板的第一侧的第一SDRMA的数量为多个时，镜像固定于单板的第二侧的第二SDRAM的数量也为多个。即，多个第一SDRAM和多个第二SDRAM是一一对应的，对于每个固定于单板的第一侧的第一SDRAM来说，均有一个镜像固定于单板的第二侧的第二SDRAM与之对应。当第一SDRAM和第二SDRAM的数量均为多个时，本申请提供的存储器的控制装置中，单板的布线方式可如图5所示。图5中SOC芯片的内部结构以及各个部件所执行的操作与图4中的SOC芯片402相同，因此图5中未示出SOC芯片的内部结构。

对于这种第一SDRMA和第二SDRMA的数量均为多个的情况，若采用本申请提供的存储器的控制装置控制第一SDRAM和第二SDRAM执行访问指令，SOC芯片可将访问指令和第一片选信号分别输出至多个第一SDRAM，并将访问指令和第二片选信号分别输出至多个第二SDRAM。那么，在执行访问指令时，多个第一SDRMA均根据第一片选信号来确定是否需要执行访问指令，即多个第一SDRAM执行访问指令的操作是同步的。比如，当访问指令为MRS指令、且第一片选信号有效时，多个第一SDRAM均执行MRS指令；再比如，当访问指令为MRS指令、且第一片选信号无效时，多个第一SDRAM均不执行该MRS指令。同样地，多个第二SDRAM根据第二片选信号来确定是否需要执行访问指令时，多个第二SDRAM执行访问指令的操作也是同步的，此处不再赘述。

本申请中，由于SOC芯片与第一SDRAM被固定于单板的第一侧，第二SDRAM被固定于单板的第二侧，第一SDRAM的地址信号管脚和SOC芯片的地址信号管脚通过第一地址信号链路通信连接、第一SDRAM的片选信号管脚和SOC芯片的第一片选信号管脚通过第一片选信号链路通信连接；第二SDRAM的地址信号管脚和SOC芯片的地址信号管脚通过第一地址信号链路和第二地址信号链路通信连接、第二SDRAM的片选信号管脚和SOC芯片的第二片选信号管脚通过第二片选信号链路和第三片选信号链路通信连接。因而在对第一SDRAM和第二SDRAM布线时，第一SDRAM和第二SDRAM可共用第一地址信号链路。此外，第一地址信号链路和第二地址信号链路仅通过单板上的至少一个过孔通信连接，第二片选信号链路和第三片选信号链路也通过单板上的至少一个过孔通信连接，因而与图2所示的现有技术中提供的单板布线方案相比，装置400中的单板布线方案减小了布线面积和布线层数，从而降低了布线难度。同时，由于在布线时减少了单板上布线数量、布线面积和布线层数，因此采用本申请提供的装置400可以减少由于单板布线带来的信号间的串扰和噪声，提高信号质量。

此外，由于SOC芯片中的动态存储控制器根据模式参数使两个片选信号中的至少一个片选信号有效，且SOC芯片中的驱动器将访问指令和第一片选信号输出至第一SDRAM，将访问指令和第二片选信号输出至第二SDRAM。因此，在需要第一SDRAM执行对线序有严格要求的访问指令时，可通过模式参数的指示，使得第一片选信号有效、第二片选信号无效，从而使得第一SDRAM可单独执行该访问指令；或者，在需要第二SDRAM执行对线序有严格要求的访问指令时，可通过模式参数的指示，使得第一片选信号无效、第二片选信号有效，从而使得第二SDRAM可单独执行该访问指令；或者，在需要第一SDRAM和第二SDRAM同时执行对线序没有严格要求的访问指令时，可通过模式参数的指示，使得第一片选信号和第二片选信号均有效，从而使得第一SDRAM和第二SDRAM可同时执行该访问指令。

例如，在需要执行MRS指令时，SOC芯片可根据模式参数指示，使得被固定于单板的第一侧的第一SDRAM单独执行MRS指令，完成模式寄存器的配置；再使得被固定于单板的第二侧的第二SDRAM单独执行MRS指令，完成模式寄存器的配置。这样就不会产生第一SDRAM和第二SDRAM同时执行MRS指令时，第二SDRAM通过错误的地址信号管脚接收模式寄存器的配置值而导致的模式寄存器配置错误的现象。在需要第一SDRAM和第二SDRAM同时执行对线序没有严格要求的访问指令时，比如数据读写指令，SOC芯片可通过模式参数指示，使得第一片选信号和第二片选信号均有效，从而保证该访问指令的正确执行。

需要说明的是，本申请实施例中国对SOC芯片的规格和型号不做限制。

当装置400中的SOC芯片仅支持一个片选信号输出时，可在SOC芯片中额外增加一个管脚作为输出片选信号的管脚。这是因为，SOC芯片本身仅支持一个片选信号输出，但本申请所提供的装置400中，SOC芯片402中需输出第一片选信号和第二片选信号两个片选信号，此时，可在SOC芯片中额外增加一个管脚作为输出片选信号的管脚，从而实现SOC芯片可输出两个片选信号。

当装置400中的SOC芯片支持多个片选信号输出时，无需在SOC芯片的管脚中额外增加管脚以输出片选信号，而是可利用SOC芯片自身用于输出片选信号的多个管脚来输出两个片选信号。

基于以上实施例，本申请还提供一种存储器的控制方法，该存储器的控制方法的执行主体可视为图4所示的存储器的控制装置中的SOC芯片。如图6所示，该方法包含如下步骤：

S601：根据指令需求生成对两个SDRAM的访问指令。

其中，两个SDRAM被镜像固定于单板的两侧。

S602：根据访问指令生成两个片选信号。

其中，两个片选信号中的第一片选信号用于使能两个SDRAM中的第一SDRAM，两个片选信号中的第二片选信号用于使能两个SDRAM中的第二SDRAM。

S603：根据模式参数使两个片选信号中的至少一个片选信号有效。

其中，模式参数用于指示两个片选信号中每个片选信号的有效性。

S604：将访问指令和第一片选信号输出至第一SDRAM，将访问指令和第二片选信号输出至第二SDRAM。

可选地，访问指令可以为MRS指令，访问指令也可以为数据读写指令。

可选地，S603中根据模式参数使两个片选信号中的至少一个片选信号有效，具体可通过以下方式实现：当模式参数为第一预设值时，使第一片选信号有效；当模式参数为第二预设值时，使第二片选信号有效；当模式参数为第三预设值或第四预设值时，使第一片选信号和第二片选信号有效。

图6所示方法可视为装置400中的SOC芯片402所执行的方法，因此图6中未详细解释和描述的实现方式可参照装置400中的相关描述。

在图6所示方法中，由于第一SDRAM和第二SDRAM被镜像固定于单板的两侧，因而在对第一SDRAM和第二SDRAM布线时，布线方式更易于实现。这是因为：由于第一SDRAM和第二SDRAM被镜像固定于单板的两侧，那么第一SDRAM和第二SDRAM可共用地址信号链路，与现有技术中在单板上分别对每个SDRAM进行布线的方式相比，减小了布线面积和布线层数，从而降低了布线难度。同时，由于在布线时减少了单板上布线数量、布线面积和布线层数，因此采用本申请提供的存储器的控制方法可以减少由于单板布线带来的信号间的串扰和噪声，提高信号质量。

此外，由于S603中根据模式参数使两个片选信号中的至少一个片选信号有效，且在S604中将访问指令和第一片选信号输出至第一SDRAM，将访问指令和第二片选信号输出至第二SDRAM。因此，在需要第一SDRAM执行对线序有严格要求的访问指令时，可通过模式参数的指示，使得第一片选信号有效、第二片选信号无效，从而使得第一SDRAM可单独执行该访问指令，或者在需要第二SDRAM执行对线序有严格要求的访问指令时，可通过模式参数的指示，使得第一片选信号无效、第二片选信号有效，从而使得第二SDRAM可单独执行该访问指令；在需要第一SDRAM和第二SDRAM同时执行对线序没有严格要求的访问指令时，可通过模式参数的指示，使得第一片选信号和第二片选信号均有效，从而使得该第一SDRAM和第二SDRAM可同时执行该访问指令。

下面，以访问指令为MRS指令为例，详述如何采用本申请所提供的存储器的控制方法来控制两个SDRAM执行访问指令，具体执行步骤如图7所示。其中，图7所示方法可视为图6所示方法的一个示例。

如图7所示，该方法包含以下步骤：

步骤一：SOC芯片上电。

步骤二：初始化动态存储控制器。

其中，初始化动态存储控制器包含配置工作模式、配置时序参数等。

步骤三：初始化物理层接口。

初始化物理层接口主要是指锁相环(Phase Locked Loop，PLL)的初始化和校准，以及延迟锁相环(Delay Locked Loop，DLL)的初始化和校准，从而产生系统的工作时钟以及完成物理层接口自身的校准。

步骤四：配置动态存储控制器中用于复位两个SDRAM的寄存器。

配置动态存储控制器中用于复位两个SDRAM的寄存器，从而实现两个SDRAM的复位：即，使两个SDRAM均处于IDLE状态并根据JEDEC协议要求，保持IDLE状态至少200us，随后撤销复位。

步骤五：配置动态存储控制器和两个SDRAM退出自动刷新状态。

根据JEDEC协议要求，在执行完步骤四至少500us后，通过拉高CEK信号，配置动态存储控制器和两个SDRAM退出自动刷新状态。

步骤六：通过模式参数的指示，配置第一SDRAM的模式寄存器。

在执行步骤六时，模式参数可以为01，此时模式参数指示第一片选信号有效，然后SOC芯片可通过动态存储控制器向第一SDRAM发送MRS指令，第一SDRAM在接收到MRS指令后可通过执行MRS指令完成模式寄存器的配置。

步骤七：通过模式参数的指示，配置第二SDRAM的模式寄存器。

在执行步骤六时，模式参数可以为10，此时模式参数指示第二片选信号有效，然后SOC芯片可通过动态存储控制器向第二SDRAM发送MRS指令，第二SDRAM在接收到MRS指令后可通过执行MRS指令完成模式寄存器的配置。

步骤八：通过模式参数的指示，使得用于使能两个SDRAM的片选信号均有效。

在执行步骤八时，模式参数可以为00或11，此时模式参数指示第一片选信号和第二片选信号均有效。也就是说，步骤六和步骤七中分别对第一SDRAM和第二SDRAM的模式寄存器进行配置后，可通过模式参数的指示使得第一片选信号和第二片选信号均有效，从而使得两个SDRAM在完成模式寄存器的配置后能同时执行数据读写指令。

步骤九：启动物理层接口的数据训练。

启动物理层接口的数据训练，从而找到合适的数据采样窗口。

步骤十：开始启动系统业务。

执行完步骤十后，两个SDRAM就可同时正常执行数据读写指令。

需要说明的是，在执行步骤十后，若需要对两个SDRAM中的某一个SDRAM进行单独操作，动态存储控制器仍可通过配置相应的模式参数来实现。

综上，采用本申请提供的存储器的控制方法及装置，可在控制属于同一RANK的多个SDRAM执行访问指令时降低布线难度、提高信号质量。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (6)

1.一种存储器的控制方法，其特征在于，包括：

根据指令需求生成对两个同步动态随机存储器SDRAM的访问指令，所述两个SDRAM被镜像固定于单板的两侧；

根据所述访问指令生成两个片选信号，所述两个片选信号中的第一片选信号用于使能所述两个SDRAM中的第一SDRAM，所述两个片选信号中的第二片选信号用于使能所述两个SDRAM中的第二SDRAM；

根据模式参数使所述两个片选信号中的至少一个片选信号有效，所述模式参数用于指示所述两个片选信号中每个片选信号的有效性；

将所述访问指令和所述第一片选信号输出至所述第一SDRAM，将所述访问指令和所述第二片选信号输出至所述第二SDRAM。

2.如权利要求1所述的方法，其特征在于，所述访问指令为模式寄存器配置MRS指令，或者所述访问指令为数据读写指令。

3.如权利要求1或2所述的方法，其特征在于，根据模式参数使所述两个片选信号中的至少一个片选信号有效，包括：

当所述模式参数为第一预设值时，使所述第一片选信号有效；

当所述模式参数为第二预设值时，使所述第二片选信号有效；

当所述模式参数为第三预设值或第四预设值时，使所述第一片选信号和所述第二片选信号有效。

4.一种存储器的控制装置，其特征在于，包括单板、片上系统SOC芯片、第一SDRAM和第二SDRAM，所述第一SDRAM和所述第二SDRAM被镜像固定于所述单板的两侧，所述SOC芯片与所述第一SDRAM被固定于所述单板的第一侧，所述第二SDRAM被固定于所述单板的第二侧，所述单板的第一侧上设有第一地址信号链路、第一片选信号链路和第二片选信号链路，所述第一地址信号链路用于连接所述第一SDRAM的地址信号管脚和所述SOC芯片的地址信号管脚，所述第一片选信号管脚用于连接所述第一SDRAM的片选信号管脚和所述SOC芯片的第一片选信号管脚，所述单板上还设有至少一个过孔，所述第一地址信号链路通过所述至少一个过孔与所述单板的第二侧上的第二地址信号链路通信连接，所述第二片选信号链路通过所述至少一个过孔与所述单板的第二侧上的第三片选信号链路通信连接，所述第一地址信号链路和第二地址信号链路一起将所述SOC芯片的地址信号管脚和所述第二SDRAM的地址信号管脚通信连接，所述第二片选信号链路和所述第三片选信号链路一起将所述SOC芯片的第二片选信号管脚和所述第二SDRAM的片选信号管脚通信连接；

所述SOC芯片包括：

处理器，用于根据指令需求生成对所述第一SDRAM和所述第二SDRAM的访问指令；

动态存储控制器，用于根据所述访问指令生成两个片选信号，根据模式参数使所述两个片选信号中的至少一个片选信号有效；其中，所述两个片选信号中的第一片选信号用于使能所述第一SDRAM，所述两个片选信号中的第二片选信号用于使能所述第二SDRAM，所述模式参数用于指示所述两个片选信号中每个片选信号的有效性；

驱动器，用于将所述访问指令和所述第一片选信号输出至所述第一SDRAM，将所述访问指令和所述第二片选信号输出至所述第二SDRAM。

5.如权利要求4所述的装置，其特征在于，所述访问指令为MRS指令，或者所述访问指令为数据读写指令。

6.如权利要求4或5所述的装置，其特征在于，所述动态存储控制器在根据模式参数使所述两个片选信号中的至少一个片选信号有效时，包括：

当所述模式参数为第一预设值时，所述动态存储控制器使所述第一片选信号有效；

当所述模式参数为第二预设值时，所述动态存储控制器使所述第二片选信号有效；

当所述模式参数为第三预设值或第四预设值时，所述动态存储控制器使所述第一片选信号和所述第二片选信号有效。