CN108476026A

CN108476026A - 在通信或广播系统中编码和解码信道的设备和方法

Info

Publication number: CN108476026A
Application number: CN201680074881.9A
Authority: CN
Inventors: 明世澔; 金庆中; 张珉; 郑鸿实
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2015-12-23
Filing date: 2016-12-23
Publication date: 2018-08-31
Also published as: KR20170075627A; US11044042B2; KR20180088423A; US20190334652A1; US20200092038A1; US10887047B2

Abstract

本发明涉及在如LTE的4G通信系统之后支持更高数据传输速率的5G或前5G通信系统。本发明涉及一种用于在支持具有各种大小的奇偶校验矩阵的通信或广播系统中编码信道的方法和设备。用于编码信道的方法包含确定奇偶校验矩阵的块大小；读取用于生成奇偶校验矩阵的序列，以及通过基于所确定的块大小将先前限定的操作应用于序列来变换序列。

Description

在通信或广播系统中编码和解码信道的设备和方法

技术领域

本公开涉及用于在通信或广播系统中编码信道和解码的设备和方法。

背景技术

为了满足自部署第四代(4G)通信系统商业化以来对增加的无线数据业务的需求，已经致力于开发先进的第五代(5G)或准5G(pre-5G)通信系统。因此，5G或准5G的通信系统也被称为“超越4G网络”或“后长期演进(LTE)系统”。

为了实现更高的数据速率，考虑在更高频率(毫米波)带(例如，60GHz频带)中实现5G通信系统。为了减少无线电波的传播损耗并且增加传输距离，在5G通信系统中讨论了波束成形、大规模多输入多输出(MIMO)、全维MIMO(FD-MIMO)、阵列天线、模拟波束成形、大规模天线技术。

另外，在5G通信系统中，正在基于先进的小型小区、云无线电接入网络(RAN)、超密集网络、装置到装置(D2D)通信、无线回程、移动网络、协作通信、协调多点(CoMP)、接收端干扰消除等对系统网络改善进行开发。

在5G系统中，已经开发了作为先进编码调制(ACM)的混合频移键控(FSK)和正交幅度调制(QAM)调制(FQAM)以及滑动窗口叠加编码(SWSC)，以及作为先进接入技术的滤波器组多载波(FBMC)、非正交多址(NOMA)以及稀疏码多址接入(SCMA)。

在通信/广播系统中，由于信道的各种类型的噪声、衰减(fading)现象和符号间干扰(inter-symbol interference,ISI)，链路性能可能显着恶化。因此，为了实现需要高数据吞吐量和可靠性的高速数字通信/广播系统(如下一代移动通信、数字广播和便携式互联网)，需要开发克服噪声、衰减和符号间干扰的技术。作为克服噪声等的研究的一部分，近期正在积极进行对纠错码(error correcting code)的研究，该纠错码是通过有效地恢复失真信息来提高通信的可靠性的方法。

以上信息仅作为背景信息呈现以帮助理解本公开。关于以上任何内容是否可用作关于本公开的现有技术，尚未作出任何决定，也没有做出断言。

发明内容

【技术问题】

本公开涉及提供用于能够支持各种输入长度和码率(coding rate)的低密度奇偶校验(LDPC)编码/解码的方法和设备。此外，本公开的目的是提供用于能够支持来自所设计的奇偶校验矩阵的各种码字长度的LDPC编码/解码的方法和设备。

【解决问题的方法】

本公开的方面将至少解决上述问题和/或缺点，并且将至少提供以下描述的优点。因此，本公开的方面涉及提供用于能够支持各种输入长度和码率的低密度奇偶校验(LDPC)编码/解码的方法和设备。此外，本公开的目的是提供用于能够支持来自所设计的奇偶校验矩阵的各种码字长度的LDPC编码/解码的方法和设备。

本公开的另一方面将提供用于编码信道的方法，该方法包括：确定奇偶校验矩阵的块大小；读取用于生成奇偶校验矩阵的序列；基于所确定的块大小来变换序列；并且基于变换的序列来为信息字位生成奇偶位(parity bit)。

本公开的另一方面将提供用于编码信道的方法，该方法包括：识别输入位的大小；基于输入位的大小和对应于最大奇偶校验矩阵的信息位的最大数量来确定码块的数量；确定码块的大小；基于码块的大小来确定填充位(padding bit)的数量；通过根据确定的填充位的数量应用填充来确定码块；基于码块的大小来确定奇偶校验矩阵；以及基于奇偶校验矩阵来编码码块。

本公开的另一方面将提供用于解码信道的方法，该方法包括：在从分段(segmentation)之前从接收到的信号确定输入位的大小；基于输入位的大小和对应于最大奇偶校验矩阵的信息位的最大数量来确定码块的数量；确定码块的大小；基于码块的大小中的至少一个来确定填充位的数量；根据确定的填充位的数量应用填充来确定码块，基于码块的大小来确定奇偶校验矩，以及基于奇偶校验矩阵来解码码块。

本公开的另一方面将提供用于编码信道的设备，该设备包括收发器；至少一个处理器，其配置为识别输入位的大小，基于输入位的大小和对应于最大奇偶校验矩阵的信息位的最大数量来确定码块的数量，确定码块的大小，基于码块的大小来确定码块的数量和填充位的数量，根据确定的填充位的数量应用填充来确定码块，基于码块的大小来确定奇偶校验矩阵，并且基于奇偶校验矩阵来编码码块。

本公开的另一方面将提供一种用于解码信道的设备，该设备包括用于发送和接收信号的收发器，以及至少一个处理器，其配置为在应用分段之前从接收到的信号确定输入位的大小，基于输入位的大小和对应于最大奇偶校验矩阵的信息位的最大数量来确定码块的数量，确定码块的大小，基于码块的大小来确定码块的数量和填充位的数量，根据确定的填充位的数量应用填充来确定码块，基于码块的大小来确定奇偶校验矩阵，并且基于奇偶校验矩阵来解码码块。

从以下结合附图公开了本公开的各种实施例的详细描述，本公开的其它方面、优点和显着特征对于本领域技术人员将变得显而易见。

【发明的有益效果】

根据本公开的实施例，可以支持可以应用于可变长度和可变速率的LDPC码。

附图说明

根据下面结合附图的描述，本公开的某些实施例的以上和其它方面、特征和优点将变得更加明显，其中：

图1是根据本公开的实施例的系统性低密度奇偶校验(LDPC)码字的结构图；

图2是示出根据本公开的实施例的由4行和8列构成的LDPC码的奇偶校验矩阵H1的示例的tanner图；

图3是示出根据本公开的实施例的奇偶校验矩阵的基本结构的图；

图4是根据本公开的实施例的发送设备的配置框图；

图5是根据本公开的实施例的接收设备的配置框图；

图6是示出根据本公开的实施例的通过将Z＝12,24,36,48,60,72,84,96应用于表2的奇偶校验矩阵而进行的性能分析结果的图；

图7A和图7B是示出根据本公开的实施例的在用于LDPC解码的任何校验节点和变量节点处进行的消息传递操作的消息结构图；

图8是根据本公开的实施例的描述LDPC编码器的配置的框图；

图9是根据本公开的实施例的LDPC解码器的结构图；

图10是根据本公开的另一实施例的LDPC解码器的结构图；

图11A和图11B是示出根据本公开的实施例的奇偶校验矩阵的图；

图12A和图12B是示出根据本公开的实施例的奇偶校验矩阵的图；

图13A和图13B是示出根据本公开的实施例的奇偶校验矩阵的图；

图14A和图14B是示出根据本公开的实施例的奇偶校验矩阵的图；

图15A和图15B是示出根据本公开的实施例的奇偶校验矩阵的图；

图16A和图16B是示出根据本公开的实施例的奇偶校验矩阵的图；

图17A和图17B是示出根据本公开的实施例的奇偶校验矩阵的图；

图18是示出根据本公开的实施例的分段方法的图；

图19是示出根据本公开的实施例的另一分段过程的图；以及

图20是示出根据本公开的实施例的另一分段过程的图；

在整个附图中，相同的附图标记将被理解为指代相同的部分、部件和结构。

具体实施方式

参考附图提供下面的描述以辅助全面理解由权利要求及其等同物限定的本公开的各种实施例。其包含各种具体细节以辅助理解，但这些仅被视为示例性的。因此，本领域的普通技术人员将认识到，在不脱离本公开的范围和精神的情况下，可以对本文中所描述的各种实施例进行各种改变和修改。另外，为了清楚和简洁，可以省略对公知功能和构造的描述。

下面的描述和权利要求中所使用的术语和词语不限于书面含义，而是仅由发明人使用以能够清楚和一致地理解本公开。相应地，本领域技术人员应该清楚，提供本公开的各种实施例的下面的描述仅用于说明目的，而不是为了限制由所附权利要求及其等同物所限定的本公开的目的。

应该理解，除非上下文另有明确规定，否则单数形式“一”、“一个”和“该”包含复数指示物。因而，例如，对“部件表面”的引用包含对一个或多个这样的表面的引用。

本公开的主要思想还可以应用于具有相似技术背景的具有轻微修改而不非常背离本公开的范围的其它通信系统，本领域普通技术人员可以确定本公开所属的本公开的范围。

Gallager在1960年代中首次引入的低密度奇偶校验(LDPC)码由于其复杂性而被遗忘了很长一段时间，并且由于当时的技术水平，LDCP代码无法被实际应用。然而，由于Berrou、Glavieux和Thitimajshima在1993年提出的turbo码的性能接近Shannon的信道容量，所以已经进行了通过进行对turbo码的性能和特性的许多不同解释来对基于迭代解码的信道编码及其图的许多研究。结果，当再次研究1990年代后期的LDPC码时，通过将基于迭代解码的和积算法应用于对应于LDPC码的tanner图上的LDPC码来解码LDPC码，并且发现：LDPC码的性能也接近Shannon的信道容量。

LDPC码通常可以限定为奇偶校验矩阵并且通过使用通常称为tanner图的二分(bipartite)图来表示。

图1是根据本公开的实施例的系统的LDPC码字的结构图。

参考图1，通过接收由K_ldpc个位或符号构成的信息字102来生成由N_ldpc个位或符号构成的码字100来对LDPC码进行LDPC编码。在下文中，为了便于解释，假设通过接收包含K_ldpc个位的信息字102来生成由N_ldpc个位构成的码字100。即，当对由K_ldpc个输入位形成的信息字102进行LDPC编码时，生成码字100。即，码字是由多个位构成的位串，并且码字位表示形成码字的每个位。此外，信息字是由多个位构成的位串，并且信息字位表示形成信息字的每个位。在这种情况下，系统代码由码字构成。这里，是奇偶位104，奇偶位的数量N_parity如下。N_parity＝N_ldpc-K_ldpc。

LDPC码是一种(多个)线性块码(linear block code)，并且包含确定满足下面的等式1的条件的码字的过程。

[等式1]

在以上等式中，

在以上等式1中，H表示奇偶校验矩阵，C表示码字，c_i表示第i个码字位，并且N_ldpc表示码字长度。在以上等式中，h_i表示奇偶校验矩阵H的第i列。

奇偶校验矩阵H由等于LDPC码字位的数量的N_ldpc个列构成。以上等式1表示：由于奇偶校验矩阵的第i列hi和第i个码字位c_i的乘积之和变为‘0’，因此第i列hi与第i个码字位c_i有关。

将参考图2描述LDPC码的图表示方法。

图2是示出根据本公开的实施例的由4个行和8个列构成的LDPC码的奇偶校验矩阵H1的示例的tanner图。

参考图2，由于奇偶校验矩阵H1具有8个列，因此生成长度为8的码字，由H₁生成的码表示LDPC码，并且每个列对应于所编码的8个位。

参考图2，基于奇偶校验矩阵H₁所编码和所解码的LDPC码的tanner图由8个变量节点(即，x₁(202)、x₂(204)、x₃(206)、x₄(208)、x₅(210)、x₆(212)、x₇(214)和x₈(216))以及8个检验节点218、220、222和224构成。这里，LDPC码的奇偶校验矩阵H₁的第i列和第j列各自对应于变量节点xi和第j个校验节点。此外，在LDPC码的奇偶校验矩阵H₁的第j列和第j行彼此交叉的点处的值是1，即除0之外的值表示在如图2所示的tanner图上存在连接在变量节点x_i与第j个校验节点之间的边。

LDPC码的tanner图上的变量节点和校验节点的维度(degree)是指连接到每个节点的边的数量，其等于在对应于LPDC码的奇偶校验矩阵中的对应节点的列或行中除了0之外的条目的数量。例如，在图2中，变量节点x₁(202)、x₂(204)、x₃(206)、x₄(208)、x₅(210)、x₆(212)、x₇(214)和x₈(216)的维度分别按顺序变成4、3、3、3、2、2和2，并且检验节点218、220、222和224的维度各自按顺序变为6、5、5和5。此外，与图2的变量节点相对应的图2的奇偶校验矩阵H1的每一列中除了0之外的条目的数量按顺序对应于以上提到的维度4、3、3、3、2、2、2和2，并且与图2的检验节点相对应的图2的奇偶校验矩阵H1的每一行中的除了0之外的条目的数量按顺序对应于以上提到的维度6、5、5和5。

如图2所示，LDPC码可以通过基于二分图上的和积算法的迭代解码算法来解码。这里，和积算法是一种消息传递算法。消息传递算法表示以下算法：使用二分图上的边来交换消息，并且使用输入到变量节点或检验节点的消息来计算输出，并且更新所计算的输出消息。

本文中，可以基于第i个变量节点的消息来确定第i个编码位的值。第i个编码位的值可以与硬判决(decision)和软判决两者一起应用。因此，LDPC码字的第i个位c_i的性能对应于tanner图的第i个变量节点的性能，其可以根据奇偶校验矩阵的第i列的1的位置和数量来确定。换言之，码字的Nldpc个码字位的性能可以依赖于奇偶校验矩阵的1的位置和数量，这是指LDPC码的性能受奇偶校验矩阵的影响很大。因此，为了设计具有优异性能的LDPC码，需要设计良好的奇偶校验矩阵的方法。

为了容易地实现在通信和广播系统中使用的奇偶校验矩阵，通常主要使用使用准循环(quasi-cyclic，QC)形式的奇偶校验矩阵的准循环LDPC码(在下文中，QC-LDPC码)。

QC-LDPC码具有由具有小方阵形式的0矩阵(零矩阵)或循环置换矩阵(permutation matrix)构成的奇偶校验矩阵。此时，置换矩阵是指其中方阵的所有元素都是0或1并且每行或每列只包含一个1的矩阵。此外，循环置换矩阵是指其中单位矩阵(identity matrix)的每个元素循环向右移位的矩阵。

将参考下面的参考文献[Myung2006]更详细地描述QC-LDPC码。

参考文献[Myung2006]

S.Myung，K.Yang和Y.Kim，“Lifting Methods for Quasi-Cyclic LDPC Codes”，IEEE Communications Letters，第10卷，第489-491页，2006年6月。

描述参考文献[Myung2006]，具有大小为L×L的置换矩阵P＝(P_i，j)限定为下面的等式2。这里，P_i，j是指矩阵P中的第i行和第j列的条目(0≤i,j<L)。

[等式2]

对于如上述所限定的置换矩阵P，可以认识到Pⁱ(0≤i<L)是循环置换矩阵，其形式为具有大小为L×L的单位矩阵的每个条目在右方向上循环移位i次。

最简单的QC-LDPC码的奇偶校验矩阵H可以由下面的等式3表示。

[等式3]

如果P^-1限定为大小为L×L的0矩阵，则以上等式3中的循环置换矩阵或0矩阵的每个指数a_i，j具有{-1,0,1,2，...，L-1}值中的一个。此外，可以理解，以上等式3的奇偶校验矩阵H具有n个列块和m个行块，并且因此具有mL×nL的大小。

通常，通过用1和0来代替以上等式3的奇偶校验矩阵中的循环置换矩阵和0矩阵中的每一个所获得的大小为m×n的二元矩阵被相应地称为奇偶校验矩阵的母矩阵M(H)，并且如以下的等式4，通过仅选择大小为m×n的矩阵或0矩阵中的每一个的指数所获得的大小为m×n的整数矩阵(integer matrix)被称为奇偶校验矩阵H的指数矩阵E(H)。

[等式4]

同时，可以根据奇偶校验矩阵来确定LDPC码的性能。因此，需要设计具有优异性能的LDPC码的奇偶校验矩阵。此外，需要能够支持各种输入长度和码率的LDPC编码和解码方法。

描述参考文献[Myung2006]，使用已知为用于有效设计QC-LDPC码的提升(lifting)的方法。提升是根据特定规则设定从给定的小母矩阵确定循环置换矩阵或0矩阵的大小的L值以有效地设计非常大的奇偶校验矩阵的方法。现有的提升方法和由提升所设计的QC-LDPC代码的特征简要地布置如下。

首先，当给定LDPC码C₀时，将要通过提升方法设计的S个QC-LDPC码设定为C₁、...、C_S，并且将对应于每个QC-LDPC码的奇偶校验矩阵的行块和列块的大小的值设定为L_k。这里，C₀对应于使C₁、...、C_S码的母矩阵作为奇偶校验矩阵的最小LDPC码，并且对应于行块和列块的大小的L₀值是1。此外，为了方便，每个码C_k的奇偶校验矩阵H_k大小为m×n的指数矩阵并且将每个指数选择为{-1,0,1,2，...，Lk-1}值中的一个。

描述参考文献[Myung2006]，提升由如C₀→C₁→...→C_S的步骤或操作构成，并且具有如L_k+1＝q_k+1L_k(q_k+1是正整数，k＝0、1、…、S-1)的特征。此外，如果仅由提升过程的特性来储存C_S的奇偶校验矩阵H_S，则根据提升方法可以由下面的等式5来表示所有QC-LDPC码C₀、C₁、…、C_S。

[等式5]

[等式6]

E(H_k)≡E(H_S)mod L_k

根据以上等式5或等式6的提升方法，对应于每个QC-LDPC码C_k的奇偶校验矩阵的行块或列块的大小的L_k值与彼此具有多重关系，并且因而指数矩阵也由特定方案选择。如上所述，现有的提升方法通过使由提升所设计的每个奇偶校验矩阵的代数或图形特性良好，有助于促进设计具有改进的误差平面(floor)特性的QC-LDPC码。

然而，存在以下问题：L_k值中的每一个与彼此具有多重关系，并且因此每个码的长度受到很大限制。例如，如果假设如L_k+1＝2*L_k的提升方法被最小化地应用于Lk值中的每一个，则每个QC-LDPC码的奇偶校验矩阵的大小可以仅具有2^km×2^kn。即，当在10个操作(S＝10)中应用提升时，奇偶校验矩阵可能仅具有10的大小。

为此，现有的提升方法在设计支持各种长度的QC-LDPC码中具有轻微不利的特性。然而，考虑到各种类型的数据传输，通常使用的移动通信系统需要非常高级别的长度兼容性。为此，现有方法存在LDPC码难以应用于移动通信系统的问题。

将参考下一个参考文献[Myung2005]来更详细地描述编码QC-LDPC码的方法。

参考文献[Myung2005]

S.Myung，K.Yang和J.Kim，“Quasi-Cyclic LDPC Codes for Fast Encoding”，IEEE Transactions on Information Theory，第51卷，第8号，第2894-2901页，2005年8月。

图3是示出根据本公开的实施例的奇偶校验矩阵的基本结构的图。

描述以上参考文献[Myung2005]，限定了具有由如图3所示的循环置换矩阵构成的特殊形式的奇偶校验矩阵。此外，如果图3的奇偶校验矩阵满足下面的等式7或等式8的关系，则可以进行有效编码。

[等式7]

并且

[等式8]

并且

在以上的等式7和等式8中，l(≠1,m)值是指P^y位于的行的位置。

如上所述，众所周知，如果奇偶校验矩阵满足以上等式7和等式8，则如以上参考文献[Myung2005]中所限定的矩阵φ变成单位矩阵，因而可以在编码期间有效地进行编码。

为了方便，本公开的实施例描述了对应于一个块的循环置换矩阵只有一个，但是应该注意的是，相同的公开甚至可以应用于在一个块中包含多个循环置换矩阵的情况。

图4是根据本公开的实施例的发送设备的配置框图。

参考图4，发送设备400可以包含分段器410、零填充器420、LDPC编码器430、速率匹配器440和调制器450，以处理可变长度输入位。

此外，虽然在本图中没有示出，但是发送设备的分段器410、零填充器420、LDPC编码器430、速率匹配器440和调制器450被包含在控制器(至少一个处理器)中并且可以根据控制器的控制进行操作。控制器可以控制本公开中所描述的发送设备的操作。此外，发送设备还可以包含用于发送和接收信号的收发器。

这里，图4所示的部件是用于对可变长度输入位进行编码和调制的部件，这仅是一个示例。在一些情况下，可以省略或改变图4所示的一些部件，并且也可以添加其它部件。

图5是根据本公开的实施例的接收设备的配置框图。

参考图5，接收设备500可以包含解调器510、速率解匹配器520、LDPC解码器530、零移除器540和解分段器(de-segmentator)550以处理可变长度信息。

此外，虽然在本图中没有示出，但是发送设备的解调器510、速率解匹配器520、LDPC解码器530和零移除器540被包含在控制器中，并且可以根据控制器的控制来操作。可以控制本公开中所描述的接收设备的操作。此外，接收设备还可以包含用于发送和接收信号的收发器。

这里，图5所示的部件是进行对应于图4所示的部件的功能的部件，这只是一个示例，并且在某些情况下，可以省略和改变一些部件，并且也可以添加其它部件。

本公开的详细实施例如下。

首先，将通过提升方法设计的S个LDPC码设定为C₁、...、C_S，并且将对应于每个LDPC码的奇偶校验矩阵C_i的行块和列块的大小的值设定为Z。此外，为了方便，每个码C_i的奇偶校验矩阵H_z大小为m×n的指数矩阵指数中的每一个被选择为{-1,0,1,2，...，Z-1}值中的一个。(为了方便，在本公开中，表示0矩阵的指数被表示为-1，但是可以根据系统的方便而改变为其它值。

因此，具有最大奇偶校验矩阵的LDPC码C_S的指数矩阵限定为(这里，Z_max限定为Z值的最大值)。在这种情况下，当Z值小于Z_max时，表示循环置换矩阵的指数和配置每个LDPC码的奇偶校验矩阵的0矩阵可以根据下面的等式9来确定。

[等式9]

[等式10]

在以上等式9或等式10中，表示通过除以Z得到的余数。

然而，[Myung2006]限制Z值，使得Z值与彼此满足多重关系，并且因此不适合支持各种长度。例如，奇偶校验矩阵Hz的指数矩阵E(H_z)或母矩阵M(H_z)的列的数量n是36，并且可以通过8个操作(如1、2、4、8、…、128)的提升来获得Z值的一种长度为36、72、144、…、4608(＝36*2⁷)，使得最短长度与最长长度之间的差异非常大。

即使当Z值彼此不具有多重关系时，本公开的实施例可以应用对以上等式9或等式10应用的指数方法，并且本公开提出一种具有很少性能下降的用于设计奇偶校验矩阵的方法。作为参考，等式9或等式10中所提出的方法是在应用基于模(modulo)运算的提升方法的情况下的指数变换方法，并且显而易见的是可能存在如参考文件[Myung2006]所描述的基于平面运算(flooring operation)或其它运算的各种方法。下面的等式11或等式12表示当Z值小于Z_max时通过基于平面运算来应用提升所设计的奇偶校验矩阵的指数变换方法。

[等式11]

[等式12]

下文中，将描述用于解决具有长度兼容性的现有提升方法的问题的设计奇偶校验矩阵的方法及其使用方法。

首先，本公开如下限定改变后的提升过程。

1)Z值之中的最大值限定为Z_max。

2)Zmax的除数(divisor)中的一个限定为D。(Z_max＝D·S)

3)Z具有D、2D、3D、...、SD(＝Z_max)值中的一个。

(为了方便，对应于Z＝k×D的奇偶校验矩阵限定为H_k，并且对应于奇偶校验矩阵的LDPC码限定为C_k)。

现有的提升方法仅影响正好在设计奇偶校验矩阵之前通过提升所设计的奇偶性。即，当在每个提升过程中Z值与彼此具有多重关系时，为了设计第(k+1)个奇偶校验矩阵，仅影响第k个奇偶校验矩阵，并且不再使用第(k-1)个奇偶校验矩阵。这是由于Z值之间的多重关系而发生的，并且其详细内容在参考文献[Myung2006]中有详细描述。

然而，由于Z值通常彼此不具有多重关系，所以本公开中提出的改变后的提升方法可以改进如参考文献[Myung2006]中所描述的方法的最优奇偶校验矩阵。因此，本公开提出了如下的一种用于设计次优奇偶校验矩阵的方法。

为了方便，应用提升的母矩阵限定为M(H)，并且母矩阵的指数矩阵的每个条目限定为此外，在Z＝k×D的情况下，Z值限定为Z_k，并且对应于其的指数矩阵的条目限定为

根据改变后的提升方法设计奇偶校验矩阵的方法如下。

操作1)如果则对于

操作2)在k＝1的情况下，

基于母矩阵M(H)通过与参考文献[Myung2006]相同的方法获得

在这种情况下，的每个条目具有0、1、2、…、Z₁-1值中的一个，并且分析了对于每个条目的的tanner图的循环特征曲线。这里，应该注意的是，0矩阵的位置首先由操作1确定。)

循环特性曲线是指下面的事项(matter)。

i)每个条目所生成的tanner图上的循环周长(cycle girth)的大小

ii)每个条目所生成并配置周长大小的循环的变量节点的阶数(order)的总和

iii)每个条目所生成并配置周长大小的循环的变量节点的数量

在本公开的实施例中，周长可以表示在tanner图上的最短循环。即，循环特性曲线可以表示tanner图上最短循环的大小、配置最/短循环的变量节点的阶数的总和、以及配置最短循环的变量节点的数量。

此外，将每个条目暂时地确定为具有最佳循环特性的情况的值。这里，循环特性良好的含义表示满足以下条件。

iv)tanner图上的周长的大小相等。

v)配置具有周长的循环的变量节点的阶数的总和很大。

vi)当iv)和v)相等时，配置周长大小循环的变量节点的数量很小。

详细地，随着循环越来越短，很可能不会检测到错误，并且因此在tanner图上的循环越大，循环特性越好。因此，最短循环的大小越大，并且配置最短循环的变量节点的阶数的总和越大，可能是指tanner图上的循环越大，这可能是指循环特性良好。此外，随着配置最短循环的变量节点的数量越来越少，短循环的数量不多，并且因此循环特性良好。

因此，当满足条件的条目以复数出现时，将所有值暂时地储存为候选值。

对于1＜k≤S，重复操作3)和4)的过程。

操作3)将的每个元素设定为暂时地确定的以分析的循环特征曲线。在这种情况下，应该注意的是，的值具有0、1、2、……、Z_k-1-1中的一个。接下来，将的条目中的每一个的值改变为Z_k-1、Z_k-1+1、…、Z_k-1，以分析循环特性曲线。

选择每个条目具有最佳循环特性的情况。

操作4)当将应用于在操作3)中所选择的值，并且然后提升所有的tanner图的循环特性时，暂时地将对应的值确定为的条目的候选值。应该注意，暂时地确定的值可以以复数出现。

操作5)基于操作4)的最终结果来确定当在操作3)和4)的过程期间的条目的选择概率以复数出现时，将候选值之中的最小值确定为最终值。

以上设计方法所设计的奇偶校验矩阵的示例在下面的表1至表6中示出。下面的表(表1至表6)表示每个奇偶校验矩阵的指数矩阵。(小空块表示大小为Z×Z的0矩阵。)为了便于设计，将母矩阵的列的数量固定为36，并且在下面的表1和表2中，将码率设定为8/9，在下面的表3和表4中，将码率设定为2/3，并且在下面的表5和表6中，将码率设定为4/9。此外，假设将用于提升的Z值设定为12、24、36、48、60、72、84以及96，以支持总共8个长度。

[表1]

[表2]

[表3]

[表4]

[表5]

[表6]

所设计的奇偶校验矩阵的另一个示例在下面的表(表7至表12)中示出。表7至表12表示每个奇偶校验矩阵的指数矩阵。(小空块对应于大小为Z×Z的0矩阵。)为了便于设计，将母矩阵的列的数量固定为37，并且在表7和表8中，将码率设定为32/37，在表9和表10中，将码率设定为24/37，并且在表11和表12中，将码率设定为16/37。此外，假设将用于提升的Z值设定为12、24、36、48、60、72、84和96，以支持总共8个长度。

[表7]

[表8]

[表9]

[表10]

[表11]

[表12]

当使用上表(表7至表12)所示的奇偶校验矩阵进行LDPC编码时，由于在上面的表7和表8中将码率设定为8/9，在上表——表格9和表格10中将码率设定为2/3，并且在上表——表格11和表格12中码率为4/9，所以在对应于信息字的子阵中的对应于第一列块的信息字位通过穿孔(puncture)传输的情况中，可以理解最终码率似乎与在以上的表——表1至表6中所使用中所使用的情况相同。通常，由于当适当地应用信息字的穿孔时，LDPC编码可以提高性能，所以使用上表(表7至表12)的LDPC编码可以应用于性能提高。

由本公开中提出的奇偶校验设计方法所生成的奇偶校验矩阵的性能的一些计算实验结果在图6中示出。

图6是示出根据本公开的实施例的通过将Z＝12、24、36、48、60、72、84、96应用于以上表3的奇偶校验矩阵而进行的性能分析结果的图。描述性能，可以理解，使用从一个指数矩阵生成的8个奇偶校验矩阵的LDPC编码技术操作良好。特别地，可以证实，良好的性能示出为没有误差平台现象，直到帧误差率达到1/1000的区域。

在上表(表1至表12)所示的指数矩阵是在模提升的假设下设计的指数矩阵，并且可以通过将以上等式9或等式10应用于每个指数来导出用于每个Z值的指数矩阵。

所设计的奇偶校验矩阵的另一个示例在下面的表——表13至表16中示出。下面的表——表13至表16表示每个奇偶校验矩阵的指数矩阵。(小空块对应于大小为Z×Z的0矩阵。)为了便于设计，将母矩阵的列的数量固定为24，并且在下面的表13中，将码率设定为5/6，在下面的表14中，将码率设定为3/4中，在下面的表15中，将码率设定为2/3，并且在下面的表16中，将码率设定为1/2。此外，将用于提升的Z值设定为81、162和324，并且是指对于至少三个Z值的可支持的LDPD码的奇偶校验矩阵的指数矩阵。

[表13]

[表14]

[表15]

[表16]

所设计的奇偶校验矩阵的另一个示例在下面的表——表17至表20中示出。下面的表——表17至表20表示每个奇偶校验矩阵的指数矩阵。(小空块对应于大小为Z×Z的0矩阵。)为了便于设计，母矩阵的列的数量固定为24，并且在下面的表17中，码率设定为5/6，在下面的表18中，码率设定为3/4，在下面的表19中，码率设定为2/3，并且在下面的表20中，码率设定为1/2。此外，用于提升的Z值设定为81、162、324和648，并且是指对于总共四个Z值的可支持的LDPC码的奇偶校验矩阵的指数矩阵。

[表17]

[表18]

[表19]

[表20]

作为参考，以上的表——表13至表20所示的指数矩阵是在模提升的假设下设计的指数矩阵，并且可以通过将以上等式9或等式10应用到每个指数来导出对于每个Z值的指数矩阵，并且对于每个Z值的指数矩阵可以用于编码。此外，可以理解，如果上表(表17至表20)的指数矩阵以324为模，则可以分别获得上表——表13至表16的指数矩阵，并且如果上表——表13至表20以81为模，则上表——表13和表18、上表——表14和表18、上表——表15和表19、以及上表——表16和表20各自具有相同的指数矩阵。换言之，可以理解，上表——表17至表20所示的指数矩阵包含在上表——表13至表16所示的指数矩阵上的信息，并且可以使用通过以81为模所可以获得的相同的指数矩阵来应用提升。通过将模81应用于上表(表13至表20)所示的指数矩阵可以获得的指数矩阵可以支持在IEEE 802.11n标准中限定的奇偶校验矩阵，其示出了通过应用使用相关技术的已知奇偶校验矩阵的提升，可以在维持现有奇偶校验矩阵的特征不变时设计新的奇偶校验矩阵。

上表——表1至表20所示的所有指数矩阵以图3所示的奇偶校验矩阵的格式设定为b₁＝1，y＝0，x＝1，以满足以上等式7或等式8。因此，众所周知，如参考文献[Myung2005]中限定为φ的矩阵变成单位矩阵，并且因而可以在编码过程期间做出有效编码。

然而，根据本公开的另一实施例，编码方法表示如下。

参考图3，对应于奇偶性的子阵中的循环矩阵的指数值如下面的等式13确定。

[等式13]

以上等式13对于以上等式7中的y值具有不同的条件，并且因此在参考文献[Myung2005]中限定的φ矩阵不是单位矩阵。因此，在编码过程期间存在轻微差异。然而，通常影响LDPC编码复杂度中的复杂度增加的部分是φ^-1处显示的除了0之外的条目的数量。根据以上的等式13，φ成为循环置换矩阵Pa(a是整数)，并且因而显然φ^-1也是简单的循环置换矩阵P^-a。因此，可以预期，编码复杂度几乎没有增加。

编码过程将在下面详细描述。此时，信息字可以由向量s(对应于图3的子阵A和C)表示，并且奇偶性向量可以分别由p ₁和p ₂表示。(p ₁对应于图3的子阵B和D，并且p ₂对应于图3的子阵T和E)。

操作1)计算A s ^T和C s ^T的值。

操作2)计算ET^-1A s ^T+C s ^T的值。这里，计算也可以使用以下特征来进行：

ET^-1＝[I I … I]

操作3)计算p ₁ ^T＝φ^-1(ET^-1A s ^T+C s ^T)的值。

操作4)使用关系T p ₂ ^T＝A s ^T+B p ₁ ^T来计算p ₂的值。

实际上，根据参考文献[Myung2005]，在获得图3的第一奇偶性的过程(操作3)期间需要φ^-1操作，并且由于矩阵φ是单位矩阵，所以满足以上等式7的奇偶校验矩阵不需要φ^-1操作，并且因而可以做出有效的编码。然而，在获得第二奇偶性的过程(操作4)期间，第一奇偶校验需要相关的操作。原因在于B中所包含的矩阵包含并且在计算B p ₁ ^T的过程期间，第一奇偶性需要相关的操作。如果将设定为单位矩阵(即，将b₁设定为0)以简化操作，则tanner图上的循环特性可能会恶化。因此，为了防止循环特性恶化，对第一奇偶性进行的相关操作以获得第二奇偶性。

将描述以上等式13的情况的详细示例。例如，假设将对应于图3的奇偶性的子阵的循环置换的指数设定如b₁＝b₂＝...＝b_m＝x＝0，y≠0，以满足以上等式13。在这种情况下，φ＝P^y，并且因而在获得第一奇偶性的过程期间需要P^y操作的逆矩阵的操作。然而，b₁可以设定为0，并且因此在获得第二奇偶性的过程期间不需要对第一奇偶性进行与循环置换矩阵相关的操作。此外，可以设定y值以防止tanner图的循环特性恶化。(通常，为了使循环特性良好，将y值设定为使得y和Z互质(prime))。因此，在性能不恶化的情况下，可以忽略编码复杂度的增加。另外，b₁＝b₂＝...＝b_m＝x＝0是指由单位矩阵构成的矩阵，并且因此将多个奇偶校验矩阵实现为硬件是非常有利的。

前面的编码过程可以在以下详细呈现。如上所述，信息字可以由向量s(对应于图3的子阵A和C)表示，并且奇偶向量可以分别由p ₁和p ₂表示。(p ₁对应于图3的子阵B和D，并且p ₂对应于图3的子阵T和E)。使用以上等式13的编码过程类似于前述编码过程，但是在操作3和操作4中与其不同。

操作1)计算A s ^T和C s ^T的值。

操作2)计算ET^-1A s ^T+C s ^T的值。这里，可以使用以下特征来进行计算：

ET^-1＝[I I … I]。

操作3)计算p ₁ ^T＝p^-y(ET^-1A s ^T+C s ^T)的值(φ＝P^y，φ^-1＝P^-y)，其中P^-y可以通过循环y位移位来容易地实现。

操作4)使用T p ₂ ^T＝A s ^T+B p ₁ ^T的关系来计算p ₂的值。

参考LDPC编码过程，在操作1)和操作2)中确定由信息字和一些奇偶校验矩阵构成的等式的计算值。接下来，在操作3)中，应用适当的循环移位以确定第一奇偶性p ₁，并且然后在操作4)中，基于结果来确定p ₂。

在操作4)中，B由I、Py、零矩阵等构成，并且因此使用操作3)的结果，可以容易地实现B p ₁ ^T的计算。例如，I·p ₁ ^T操作与p ₁ ^T相同，并且因此可以如此使用操作3)的结果。此外，p^y p ₁ ^T计算与操作2)的结果相同，因此不需要额外的计算。

最后，可以仅仅使用T^-1(A s ^T+B p ₁ ^T)得到p ₂ ^T，但是计算T^-1乘积的计算复杂度增加了，并且因此通常使用后置替换(back-substitution)方法来计算T p ₂ ^T。

因此，当图3的奇偶校验矩阵划分为对应于信息字的子阵和对应于奇偶性的子阵，并且将对应于奇偶校验的奇偶性矩阵再次划分为由单位矩阵、循环置换矩阵和零矩阵构成的第一部分B，由单位矩阵或循环置换矩阵构成的第二部分D，由单位矩阵或循环置换矩阵构成的第三部分E，以及其中单位矩阵或循环置换矩阵以双对角形式布置的第四部分T时，使用以下LDPC码的发送或接收方法和设备可以具有低的编码复杂度，并且可以很容易实现，该LDPC码使用其中(E)(T-1)(B)+D不是单位矩阵而是循环置换矩阵的奇偶校验矩阵。此外，奇偶校验矩阵的结构可以将y选择为在1与φ＝P^y中的(Z-1)之间的任何整数，并且因而可以选择各种指数，从而容易地设计具有优良循环特性的代码。

在图11A、图11B、图12A、图12B、图13A、图13B、图14A、图14B、图15A、图15B、图16A和16B中示出了由本公开中提出的设计方法所设计的奇偶校验矩阵的另一个示例。

图11A、图11B、图12A、图12B、图13A、图13B、图14A、图14B、图15A、图15B、图16A和16B表示根据本公开的实施例的每个奇偶校验矩阵的指数矩阵。

假设小空块是指大小为Z×Z的0矩阵，并且将用于提升的Z值设定为12、24、36、48、60、72、84和96，以支持总共8个长度。

作为参考，图11的第37个列块到最后的列块和图14的第38个列块到最后的列块都具有1阶。为了方便，上表中省略了一些块。此外，具有1阶的列块由单位矩阵构成。

描述图11的奇偶校验矩阵，可以理解，由所有奇偶校验矩阵的四个行块和36个列块构成的子阵与对应于上表2的奇偶校验矩阵一致。即，可以理解，图11的奇偶校验矩阵具有通过将多个单个奇偶校验码与对应于上表2的奇偶校验矩阵级联(concatenate)而延伸的形式。此外，可以容易地理解，图12A至图16的奇偶校验矩阵也各自具有从上表4、表6、表8、表10和表12的奇偶校验矩阵延伸的形式。

图17A和图17B中示出了本公开中提出的设计方法所设计的奇偶校验矩阵的另一个示例。

图17A和17B表示根据本公开的实施例的每个奇偶校验矩阵的指数矩阵。

在本公开中，奇偶校验矩阵可以由具有与指数矩阵代数上相同特性的序列来表示。在本公开中，为了方便，奇偶校验矩阵由指示指数矩阵或奇偶校验矩阵内的1的位置的序列(或配置奇偶校验矩阵的循环置换矩阵的1的位置)表示，但是可以识别包含在奇偶校验矩阵中的1或0的位置的序列符号是各种各样的，并且因此不限于本说明书中的符号。因此，存在在代数上显示相同效果的各种序列形式。假设小空块是指大小为Z×Z的0矩阵，并且将用于提升的Z值设定为27、54和81以支持总共3个长度。作为参考，图17的第25列块到最后的列块都具有1阶。此外，具有1阶的列块由单位矩阵构成。

应用具有单个奇偶校验码的级联方案的奇偶校验矩阵具有可容易延伸性，并且因此在应用增量冗余(IR)技术上是有利的。IR技术是用于混合自动重传请求支持的重要技术，并且因此具有有效和优异性能的IR技术提高了混合自动重传请求(HARQ)系统的效率。基于奇偶校验矩阵的LDPC码使用延伸到单个奇偶校验码的部分来生成新的奇偶性，并且发送所生成的奇偶性，从而应用具有有效和优异性能的IR技术。

作为参考，本公开的实施例中提出的设计方法所设计的奇偶校验矩阵是指Z值的指数矩阵，但是显而易见的是，当将缩短和穿孔适当地应用于对应于对应的奇偶校验的LDPC码时，可以应用具有各种块长度和码率的LDPC编码技术。换言之，通过将适当缩短应用于对应于与图11A至17B所示的附图对应的奇偶校验矩阵的LDPC码，可以支持各种信息字的长度，通过适当地应用穿孔可以支持各种码率，并且可以生成与适当长度一样多的单个奇偶校验位并且将其发送，从而应用效率IR技术。

同时，可以使用基于图2所示的二分图上的和积算法的迭代解码算法来解码LDPC码，并且和积算法是一种消息传递算法。

在下文中，将参考图7A和图7B来描述在LDPC解码时通常使用的消息传递操作。

图7A和图7B是示出根据本公开的实施例的在用于LDPC解码的任何校验节点和变量节点处进行的消息传递操作的消息结构图。

参考图7A示出校验节点m 700和连接到校验节点m 700的多个变量节点710、720、730和740。此外，所示的T_n',m表示从变量节点n’710传递到校验节点m 700的消息，并且E_n,m表示从校验节点m 700传递到变量节点n730的消息。这里，连接到校验节点m 700的所有变量节点的集合限定为N(m)，并且除了来自N(m)的变量节点n 730之外的集合限定为N(m)/n。

在这种情况下，基于和积算法的消息更新规则可以由以下等式14表示。

[等式14]

在以上等式14中，Sign(E_n,m)表示En,m的符号，并且|E_n,m|表示消息E_n,m的幅度。同时，函数Φ(x)可以由下面的等式15来表示。

[等式15]

同时，图7B示出了变量节点x 750和连接到变量节点x 750的多个校验节点760、770、780和790。此外，所示的E_v',x表示从校验节点y’760传递到变量节点x 750的消息，并且T_v,x表示从变量节点m 750传递到变量节点n 780的消息。这里，连接到变量节点x 750的所有变量节点的集合限定为M(x)，并且除了来自M(x)的校验节点y 780之外的集合限定为M(x)/y.。在这种情况下，基于和积算法的消息更新规则可以由以下等式16表示。

[等式16]

在以上等式16中，E_x表示变量节点x的初始消息值。

此外，一经确定节点x的位值，其可以由以下等式17表示。

[等式17]

在这种情况下，可以基于P_x值来决定对应于节点x的编码位。

图7A和7B所示的方法是通用解码方法，并且因此将不再描述其详细描述。然而，除了图7A和图7B中所描述的方法之外，还可以应用用于在变量节点和校验节点处确定传递消息值的其它方法(Frank R.Kschischang，Brendan J.Frey和Hans-Andrea Loeliger，“Factor Graphs and the Sum-Product Algorithm,”IEEE TRANSACTIONS ONINFORMATION THEORY，第47卷，第2号，2001年2月，第498-519页)。

在下文中，将参考图4详细描述发射机的操作。

详细地，如图4所示，发送设备400可以包含分段器410、零填充器420、LDPC编码器430、速率匹配器440和调制器450以处理可变长度输入位。

这里，图4所示的部件是用于对可变长度输入位进行编码和调制的部件，这仅是一个示例，并且不限于此。在一些情况下，图4所示的一些部件4可以被省略或改变，并且可以添加其它部件。

同时，图4所示的LDPC编码器430可以进行由图8所示的LDPC编码器810进行的操作。

发送设备400可以确定所需的参数(例如，输入位长度、调制和码率(ModCod)、用于零填充的参数、LDPC码的码率/码长度、用于交织的参数、用于重复的参数、用于穿孔的参数、调制方案等)，并且基于所确定的参数进行编码，并且将所编码的参数发送到图5的接收设备。

由于输入位的数量是可变的，所以当输入位的数量大于预设值时，输入位可以被分段以具有等于或小于预设值的长度。此外，每个分段块可以对应于一个LDPC编码块。然而，当输入位的数量等于或小于预设值时，输入位不会被分段。输入位可以对应于一个LDPC编码块。

在下文中，将参考图18更详细地描述分段方法。当输入位的数量是B并且B大于作为预设值的K_max时，进行分段。在下文中，基于LDPC码的输入位的最大数量和块的数量对输入位进行分段。输入位的最大数量和块的数量可以如下面的表21所示。

[表21]

Code Rate	K_max	K_min	N_{Idpc_b}	K_{Idpc_b}
					5/6	1620	540	24	20
3/4	1458	486	24	18
					2/3	1296	432	24	16
1/2	972	324	24	12
					1/3	1620	540	60	20

在以上的表21中，K_max是对应于最大LDPC码的奇偶校验矩阵的LDPC信息字位的数量，并且是生成最大一个LDPC码字所需的输入位的最大数量，以及K_min是从最小LDP码的奇偶校验矩阵生成一个LDPC码字所需的LDPC信息字的最大数量。

为了方便，K_max表示可以使用系统中给定的最大奇偶校验矩阵来进行编码的LDPC输入位(或信息位)的最大数量，并且K_min表示可以使用系统中给定的最小奇偶校验矩阵来进行编码的LDPC输入位(或信息位)的最大数量。

要注意的是，K_min不是指具有可能在系统中输入的最小大小的码块的位的数量。发送设备可以通过将缩短方法适当地应用于最小LDPC码或奇偶校验矩阵来对大小小于K_min的码块来进行LDPC编码。

N_{ldpc_b}表示奇偶校验矩阵的列块的数量，并且K_{ldpc_b}表示奇偶校验矩阵的信息字部分的列块的数量。在以上等式3中，n等于N_{ldpc_b}并且m等于(N_{ldpc_b}-K_{ldpc_b})。

当将分段后的块的数量设定为C时，可以如下面的等式18来表示C值。

[等式18]

C＝[B/K_max]

在以上等式18中，K_max值表示当LDPC码的Z值最大时LDPC码的输入位的最大数量。例如，可以如上表21所示。K_max值根据要应用的码率而不同。通常，为了在系统中发送数据，根据信道条件来确定调制和编码方案(MCS)，并且因此可以假设已经限定了码率信息。因此，发送设备使用对应于对应的码率的K_max值。

当将码块分段的输出位设定为时，r表示第r个码块，并且K_r表示第r个码块的位的数量。

基于分段后的块的输入位的数量B和以上等式18的C，发送设备可以如下面的等式19获得J值。J值是在插入填充位之前暂时获得码块的长度的值。因此，J值可以称为除了填充位之外的码块的大小。

[等式19]

在下文中，发送设备将J调整为作为LDPC码的K_{ldpc_b}和最小Z值的乘积的倍数。在下文中，假设在下面的等式20中，最小的Z值为27并且其它Z值为27的倍数。

[等式20]

或

在上面的等式20中，Z_min×K_{ldpc_b}等于Kmin。等式19和等式20是确定将应用LDPC编码的信息位的数量的过程，并且可以被认为是与确定将应用编码的LDPC码的过程相同的过程。以上等式是指如果码块的长度J大于K_min并且小于2K_min，则J/K_min是在1与2之间的数字，并且因此将应用编码的信息位的数量被确定为K’＝2K_min。

根据等式，发送设备可以填充‘0’，以使得码块的长度等于LDPC码的信息字位的数量。因此，在本公开中，LDPC编码信息字的位的数量K'可以被称为码块的长度或码块的大小。

因此，发送设备可以基于下面的等式21来计算填充“0”的位。填充位是码块的数量(＝C)和LDPC输入位的数量的倍数。填充位的数量如下面的等式21。

[等式21]

F'＝K'×C-B

这是用于获得填充位的总数量的等式，并且当码块的数量乘以将应用LDPC编码的信息位的数量时，计算信息位的总数量。这里，当减去输入位的数量时，可以计算将填充0的位。

此外，为了在可能的情况下均匀地分配每个码块中的填充位并且使得码块的填充位的数量相等，发送设备获得码块的数量，以使得填充位的数量如下面的等式22。

[等式22]

γ＝F'mod C

在下文中，发送设备基于从以上等式18、19、20、21和22导出的值来确定每个码块K_r处的填充位的长度。

(C-γ)个码块由个输入位和个填充位构成。因此，码块的位的数量如下面的等式23。

[等式23]

K_r＝[B/C]+F并且F＝[F′/C]

发送设备被配置为使得(γ)个码块由个输入位和个填充位构成。因此，码块的位的数量如下面的等式24。

[等式24]

K_r＝[B/C]+F并且F＝[F′/C]

在以上描述中，不存在分段的情况如下。考虑填充位的块的数量如下面的等式25。

[等式25]

填充位F可以如下面的等式26获得。

[等式26]

F＝K′-B

包含填充位的码块的位的数量如下面的等式27。

K_r＝B+F＝K′

操作可以描述如下。

补白位(filler bit)<NULL>应该被插入在每个码块的末端。

在以上过程中，需要注意的是将27×K_{ldpc_b}代入到K_min中。

如上所述，一经分段，所填充的码块的所有长度都相等。分段后的码块的长度可以相等，使得每个码块的LDPC码的编码和解码参数相等，从而降低实现复杂度。此外，如果可能，每个码块的所填充的“0”位是相等的，从而使得编码性能优异。在此过程期间，填充位的差异是1位。

图18示意性地示出了根据本公开的实施例的过程。

此外，LDPC码的输入位K_ldpc等于K_r，并且子矩阵的大小Z如下面的等式28。

[等式28]

分段过程简要安排如下。

发送设备识别输入位的数量，并且然后基于可以使用系统中给定的最大奇偶校验矩阵进行编码的LDPC输入位(或信息位)的最大数量K_max来确定码块的数量。

此外，发送设备可以确定码块的大小。即，发送设备可以基于可以使用系统中给定的最小奇偶校验矩阵进行编码的输入位(或信息位)的最大数量K_min来确定码块的大小。

此外，发送设备基于码块的大小来确定填充(缩短)位的数量。此外，发送设备可以根据码块的大小来确定将进行实际LDPC编码的奇偶校验矩阵。

接下来，发送设备应用与所确定的填充(或缩短)数量一样多的填充(或缩短)来确定码块，并且然后可以使用所确定的奇偶校验矩阵来进行LDPC编码。

本公开的实施例描述了根据码块的大小来确定奇偶校验矩阵，但是本公开的内容不限于此。即，奇偶校验矩阵可以根据输入位的大小的范围来限定，并且根据输入位的大小来确定奇偶校验矩阵的方法也可以是可用的。

当LDPC码字位的数量或LDPC码的信息字位的数量以预定大小增加时，可以应用基于上表21和以上等式——等式18至等式28的分段。例如，当应用基于上表21和以上等式——等式18至等式28的分段的LDPC码时，给定三个码字位的数量或信息位的数量，码字位的数量以648的间隔不断地增加(如648、1296和1944)，并且信息字位的数量根据码率以K_min的间隔持续增加(如K_min、2*K_min和3*K_min(＝K_max))。

当LDPC码的信息位的给定数量以如Kmin的预定间隔增加时，在分段过程期间基于Kmin确定LDPC码的奇偶校验矩阵的过程如以上等式20地简化。即，可以理解，使用基于以上等式19或等式20确定的最大码块的大小来对确定奇偶校验矩阵的过程进行确定。

接下来，当LDPC码的位的给定数量或LDPC码的信息字位的数量没有以预定大小增加时，将描述分段方法的实施例。

首先，当输入位的数量是B并且B大于作为预设值的K_max时，类似地应用分段。在下文中，将描述基于LDPC码的输入位的最大数量来进行分段的实施例。

首先，在本公开的实施例中，LDPC码的输入位的最大数量K_max和LDPC码的信息字位的最小数量如下面的表22所示。

[表22]

Code Rate	K_max	K_min
			5/6	6480	540
3/4	5832	486
			2/3	5184	432
1/2	3888	324
			1/3	1620	540

为了便于解释，将可以使用系统中给定的每个LDPC码的奇偶校验矩阵来进行LDPC编码的信息位的最大数量设定为四个，如K_min、2×K_min、3×K_min、以及K_max。即，由于存在四个给定的LDPC码并且K_max是12×K_min，所以可以理解，位的数量没有以预定间隔增加。作为另一个实施例，也可以将LDPC码字信息位的数量设定为如K_min、2*K_min、3*K_min、4*K_min、5*K_min、以及7*K_min(＝K_max)。

同样地，在其中将Kmax设定为12×K_min的上表22仅仅是一个示例，并且K_max可以基于K_min来设定。

当将分段后的块的数量设定为C时，C值可以如以上等式18那样地表示。在以上等式18中，K_max值表示作为与LDPC码的Z值为最大值的情况相对应的值的LDPC码的输入位的最大数量。

当码块分段的输出位设定为时，r表示第r个码块，并且K_r表示第r个码块的位的数量。

基于输入位的数量B和以上等式18的C，发送设备如下面的等式19地获得J值。J值是在插入填充位之前暂时获得码块的长度的值，其可以被称为除了上述的填充位之外的码块的大小。

接下来，发送设备可以确定码块的大小，根据码块的大小确定奇偶校验矩阵，并且使用奇偶校验矩阵进行LDPC编码。

在以上条件下的分段过程简要地布置如下。

发送设备识别输入位的数量，并且然后基于可以使用系统中给定的最大奇偶校验矩阵来进行编码的LDPC输入位(或信息位)的最大数量K_max来确定码块的数量。

此外，发送设备可以确定码块的大小。即，发送设备可以基于可以使用系统中给定的最小奇偶校验矩阵来进行编码的输入位(或信息位)的最大数量K_min来确定码块的大小。

接下来，发送设备可以应用与填充(或缩短)数量的所确定的数量一样多的填充(或缩短)来确定码块，并且然后可以使用所确定的奇偶校验矩阵来进行LDPC编码。

然而，如上所述，可以根据输入位的大小的范围来限定奇偶校验矩阵，并且用于根据输入位的大小来确定奇偶校验矩阵的方法也可以是可用的。

同时，可以理解，与前述分段方法不同，在分段过程期间根据码块大小来确定LDPC码的奇偶校验矩阵的过程需要取决于J的范围的不同确定方法来应用，J的范围是除了填充位的数量之外的码块的大小。例如，在将LDPC码字信息位的数量设定为Kmin、2*Kmin、3*Kmin、5*Kmin(＝Kmax)的示例中，用于确定K’的方法可以根据当J值大于或不大于3*Kmin时而不同。

即，可以使用系统中给定的每个LDPC码的奇偶校验矩阵来进行LDPC编码的信息位的最大数量不是均匀增加的，并且当增加范围满足预定条件时，可以理解，根据作为最大码块的大小的J值的范围，存在至少两种不同的方法来确定K’或奇偶校验矩阵。

详细地，当码块的数量是1时，如果输入位的数量小于3Kmin，则发送设备可以使用前述方法来确定K’。另一方面，如果输入位的数量大于3Kmin，则可以将K’确定为Kmax。因此，在这种情况下，发送设备可以对除了Kmax处的输入位的数量之外的所有其余的位进行0填充。

另一方面，当码块的数量是2时，根据作为除了填充位的数量之外的码块的大小的J值的范围，可以使用不同的方法来确定奇偶校验矩阵。

当J小于3×Kmin时，基于发送设备可以确定将应用LDPC编码的信息位的数量K’。详细的内容如前述。

另一方面，当J大于3×Kmin时，如上所述，可以将K'确定为Kmax。详细的分段过程可以表示如下。

补白位<NULL>应该被插入在每个码块的末端。

然而，在本公开的前述实施例中，根据Kmax的值可以省略下面的过程。

if J≤3K_min

else

例如，将可以使用系统中给定的每个LDPC码的奇偶校验矩阵来进行LDPC编码的最大信息位的数量中的每一个设定为四个，如Kmin、2×Kmin、3×Kmin、以及12×kmin(＝Kmax)。接下来，当建立B＞12×Kmin时，C＞1。在这种情况下，显然B/C总是等于或大于6×Kmin。因此，该过程不需要考虑J值小于3×Kmin的情况。

下文中，将描述根据J值的范围进行分段的另一过程。

图19是示出根据本公开的实施例的另一分段的过程的图。

与前述不同，图19描述了根据J值的范围进行LDPC编码而不确定码块的数量是否大于1的方法。

参考图19，在操作S1910中发送设备可以确定码块的数量。如上所述，发送设备可以基于输入位的数量和LDPC输入位(或信息位)的最大数量Kmax来确定码块的数量。

此外，在操作S1920中，发送设备可以在插入填充位之前确定作为码块大小的暂时值的J。在这种情况下，当码块的数量是1时，输入位的数量可以是J。确定J的过程与前述相同并且将在以下省略。

此外，在操作S1930中，发送设备可以确定J值是否等于或小于参考值。此时，参考值可以是指LDPC输入位的第二大的数量。

如果J值等于或小于参考值，则在操作S1940，发送设备可以基于第一规则来确定码块的大小。

此时，第一规则可以是指使用等式来确定码块的大小的方法。

另一方面，如果J值大于参考值，则在操作S1950中，发送设备可以基于第二规则来确定码块的大小。此时，第二规则是指将Kmax设定为码块的大小的方法。

在这种情况下，操作S1940和S1950可以由确定用于应用LDPC编码或指数矩阵的奇偶校验矩阵或者对应于其的序列的过程来代替。

以举例的方式描述操作S1940和S1950，将LDPC码字信息位的数量限定为Kmin、2*Kmin、3*Kmin、4*Kmin、5*Kmin、以及7*Kmin(＝Kmax)，参考值可以是5Kmin。因此，当输入位的大小是9Kmin时，J是4.5Kmin，并且J小于5Kmin，并且因此发送设备可以根据第一规则来确定码块的大小。另一方面，当输入位的大小是12Kmin时，J是6Kmin，并且J小于5Kmin，并且因此发送设备可以根据第二规则来确定码块的大小。

描述另一示例，将LDPC码字信息位的数量限定为Kmin、2*Kmin、3*Kmin、以及12*Kmin(＝Kmax)，参考值可以是3Kmin。如果输入位的大小是14Kmin，则J是7Kmin，并且J大于3Kmin，并且因此发送设备可以根据第二规则来确定码块的大小。

另一方面，当输入位的大小是2.5Kmin时，码块的数量是1，并且因此J是2.5Kmin，并且发送设备可以根据第一规则来确定码块的大小。

接下来，在操作S1960中，发送设备可以基于码块的大小来确定填充位的数量。

此外，发送设备可以在S1970中配置码块并且在操作S1980中进行LDPC编码。此时，发送设备可以使用基于码块的大小所确定的奇偶校验矩阵来进行LDPC编码。

然而，当LDPC码字信息位的数量以预定间隔增加时，可以省略操作S1930和S1950。

图20是示出根据本公开的实施例的分段的另一过程的图。

与图19不同，在图20中，确定码块的数量是否大于1。然而，本方法可以应用于Kmax是参考值两倍大的情况。此时，参考值可以是指LDPC输入位的第二大数量。

参考图20，在操作S2010中发送设备可以确定码块的数量。如上所述，发送设备可以基于输入位的数量和LDPC输入位(或信息位)的最大数量Kmax来确定码块的数量。

此外，在操作S2020中，发送设备可以识别码块的数量是否是1。

此时，当码块的数量不是1时，在操作S2030中，发送设备可以基于第二规则来确定码块的大小。即，发送设备可以将Kmax确定为码块的大小。

原因在于，当Kmax等于或大于参考值的两倍并且码块的数量等于或大于2时，不存在码块的长度小于参考值的情况。例如，当将LDPC码字信息位的数量设定为Kmin、2*Kmin、3*Kmin、以及12*Kmin(＝Kmax)时，为了使码块的数量等于或大于2，输入位的数量需要超过12Kmin。在这种情况下，J值超过6Kmin，并且因此码块的大小也可以确定为Kmax。

另一方面，当码块的数量是1时，在操作S2040中，发送设备可以确定J是否等于或小于参考值。J是在插入填充位之前的码块的大小的暂时值，并且码块的数量是1，并且因此输入位的数量可以是J。确定J的过程与前述相同并且将在以下省略。

如果J值等于或小于参考值，则在操作S2060中发送设备可以基于第一规则来确定码块的大小。

另一方面，如果J值大于参考值，则在操作S2050中发送设备可以基于第二规则来确定码块的大小。此时，第二规则是指将Kmax设定为码块的大小的方法。

在这种情况下，操作S2030、S2050、以及S2060可以由确定用于应用LDPC编码或指数矩阵的奇偶校验矩阵或者对应于其的序列的过程来代替。

描述操作S2050和S2060的另一示例，将LDPC码字信息位的数量限定为Kmin、2*Kmin、3*Kmin、以及12*Kmin(＝Kmax)，参考值可以是3Kmin。如果输入位的大小是6Kmin，则J是6Kmin，并且J大于3Kmin，因此发送设备可以根据第二规则将码块的大小确定为12Kmin。另一方面，当输入位的大小是2.5Kmin时，J是2.5Kmin，并且发送设备可以根据第一规则将码块的大小确定为3Kmin。

接下来，在操作S2070中，发送设备可以基于码块的大小来确定填充位的数量。

此外，发送设备可以在S2080中配置码块，并且在操作S2090中进行LDPC编码。此时，发送设备可以使用基于码块的大小所确定的奇偶校验矩阵来进行LDPC编码。

解码过程可以通过与编码过程颠倒的过程来实现。例如，首先，接收设备从接收机所接收的信号中确定在应用分段之前的输入位的大小。根据系统所应用的非分段输入位被称为运输块(或传输块)。接下来，接收设备可以确定码块的大小。此时，基于可以使用系统中给定的最小的奇偶校验矩阵来进行编码的输入位(信息位)的最大数量Kmin，接收设备可以确定码块的大小。

此外，接收设备基于码块的大小来确定填充(缩短)位的数量。也可以基于码块的大小来确定用于进行LDPC编码的奇偶校验矩阵，但是其也可以基于运输块的大小来确定。即，可以根据在应用分段之前的输入位的大小来限定要使用的奇偶校验矩阵，并且可以基于在应用分段之前的输入位的大小来确定奇偶校验矩阵。

此外，通常，接收到的信号包含用于传输的MCS信息和给定的系统资源大小信息，并且因此奇偶校验矩阵甚至也可以基于系统资源大小信息来确定。

如果确定了奇偶校验矩阵，则填充(或缩短)被应用为与填充(或缩短)位的所确定的数量一样多，以确定用于进行LDPC解码的码块，并且基于MCS信息和/或系统资源大小信息和所确定的码块的大小，来确定用于发送一个码块的编码位的总数量，以进行解码。

同时，本公开所提出的奇偶校验矩阵可以由数学上导出相同结果的其它矩阵或序列表示。即，由使用本公开中所提出的奇偶校验矩阵中的矩阵的特性的操作所改变的矩阵或序列可以确定为与本公开中所提出的矩阵相同。速率匹配器440的输入位是作为LDPC编码器430的输出位的C＝(i0,i1,i2,…,iKldpc-1,p0,p1,p2,…,pNldpc-Kldpc-1)。并且ik(0≤k<Kldpc)是指LDPC编码器430的输入位，并且pk(0≤k<Nldpc-Kldpc)是指LDPC奇偶位。速率匹配器440包含交织器441和穿孔/重复/零移除器442。

调制器450调制从速率匹配器440输出的位串，并将所调制的位串发送到接收设备(例如，图5的500)。

详细地，调制器450可以对从速率匹配器440输出的位进行解复用(demultiplex)并且将解复用后的位映射到丛(constellation)。

即，调制器450可以对从速率匹配器440输出的位进行串行到并行转换并且生成由预定数量的位构成的单元。这里，配置每个单元的位的数量可以等于配置映射到丛的调制符号的位的数量。

接下来，调制器450可以将解复用后的位映射到丛。即，调制器450可以通过诸如正交相移键控(QPSK)、16-正交幅度调制(QAM)、64-QAM、256-QAM、1024-QAM的各种调制方案来调制解复用后的位，以生成调制符号和4096-QAM，并且将所生成的调制符号映射到丛点。在这种情况下，解复用后的位配置包含对应于调制符号的数量的位的单元，并且因此可以将每个单元按顺序地映射到丛点。

此外，调制器450可以调制映射到丛的信号并将所调制的信号发送到接收设备500。例如，调制器450可以使用OFDM方案将映射到丛的信号映射到正交频分复用(OFDM)帧，并且通过所分配的信道将映射后的信号发送到接收设备500。

同时，发送设备400可以预先储存用于编码、交织和调制的各种参数。这里，用于编码的参数可以是关于LDPC码的码率、码字长度和奇偶校验矩阵的信息。此外，用于交织的参数可以是关于交织规则的信息，并且用于调制的参数可以是关于调制方案的信息。此外，关于穿孔的信息可以是穿孔长度。此外，关于重复的信息可以是重复长度。当使用本公开中所提出的奇偶性矩阵时，关于奇偶校验矩阵的信息可以储存根据以上等式——等式3或等式4的循环矩阵的指数值。

在这种情况下，配置发送设备400的每个部件可以使用该参数来进行操作。

同时，虽然未示出，但是在一些情况下，发送设备400还可以包含用于控制发送设备400的操作的控制器(至少一个处理器)(未示出)。

图8是示出根据本公开的实施例的编码设备的配置的框图。在这种情况下，编码设备800可以进行LDPC编码。

参考图8，编码设备800包含LDPC编码器810。LDPC编码器810可以基于奇偶校验矩阵对输入位进行LDPC编码，以生成LDPC码字。

Kldpc位可以形成K_ldpc个LDPC信息字位用于LDPC编码器810。LDPC编码器810可以系统地对K_ldpc个LDPC信息字位进行LDPC编码，以生成由N_ldpc位构成的LDPC码字生成过程包含确定码字的过程，使得如由以上等式1所表示的，LDPC码字与奇偶校验矩阵的乘积是零向量。本公开的奇偶校验矩阵可以具有与图3中限定的奇偶校验矩阵相同的结构。

在这种情况下，LDPC编码器810可以根据码率(即，LDPC码的码率)使用不同限定的奇偶校验矩阵来进行LDPC编码。

例如，当码率是8/9时，LDPC编码器810可以使用如上表1所示的指数矩阵所限定的奇偶校验矩阵来进行LDPC编码，并且当码率是2/3时，可以使用由如上表2所示的指数矩阵所限定的奇偶校验矩阵来进行LDPC编码。此外，当码率是4/9时，LDPC编码器810可以使用由如上表3所示的指数矩阵表所限定的奇偶校验矩阵来进行LDPC编码。

同时，已经描述了用于进行LDPC编码的详细方法，并且因此将省略详细的重叠描述。

同时，编码设备800还可以包含用于预先储存关于LDPC码的码率、码字长度和奇偶校验矩阵的信息的存储器(未示出)，并且LDPC编码器810可以使用该信息来进行LDPC编码。当使用本公开中所提出的奇偶校验矩阵时，关于奇偶校验矩阵的信息可以储存关于循环矩阵的指数值的信息。

在下文中，将参考图5详细地描述接收器的操作。

解调器510解调从发送设备400接收到的信号。

详细地，解调器510是对应于图4的发送设备400的调制器400的部件，并且可以解调从发送设备400接收到的信号并且生成对应于从发送设备400发送的位的值。

为此，接收设备500可以根据发送设备400中的模式来预先储存关于调制信号的调制方案的信息。因此，解调器510可以根据该模式解调从发送设备400接收到的信号，以生成对应于LDPC码字位的值。

同时，对应于从发送设备400发送的位的值可以是对数似然比(log likelihoodratio，LLR)值。详细地，LLR值可以由通过将Log应用于从发送设备300发送的位是0的概率与从发送设备300发送的位是1的概率的比例而获得的值来表示。替代地，LLR值可以是位值本身，并且LLR值可以是根据从发送设备300发送的位的概率是0的概率和从发送设备300发送的位的概率是1所属于的段来确定的表示值。

参考图5，解调器510包含对LLR值进行复用(未示出)的过程。详细地，解调器510是对应于发送设备400的位解复用器(未示出)的部件，并且可以进行对应于位解复用器(未示出)的操作。

为此，接收设备500可以预先储存关于用于发送设备400以进行解复用和块交织的参数的信息。因此，复用器(未示出)可以关于对应于单元字的LLR值逆向地进行由位解复用器(未示出)进行的解复用和块交织的操作，以复用对应于位单元中的单元字的LLR值。

速率解匹配器520可以将LLR值插入到从解调器510输出的LLR值中。在这种情况下，速率解匹配器520可以在从解调器510输出的LLR值之间插入先前许诺(promise)的LLR值。

详细地，速率解匹配器520是对应于发送设备400的速率匹配器440(图4所示)的部件，并且可以进行对应于交织器441以及零移除和穿孔/重复/零移除器442的操作。

首先，速率解匹配器520进行对应于发射机的交织器441的解交织521。解交织521的输出值可以将对应于零位的LLR值插入到LDPC码字中的零位所填充的位置中。在这种情况下，对应于所填充的零位的LLR值(即，缩短的零位)可以是∞或-∞。然而，∞或-∞是理论值，但是可以实际上是接收设备500中使用的LLR值的最大值或最小值。

为此，接收设备500可以预先储存关于用于发送设备400填充零位的参数的信息。因此，速率解匹配器520可以确定LDPC码字中的填充零位的位置，并且将对应于缩短的零位的LLR值插入到对应的位置中。

此外，速率解匹配器520的LLR插入器520可以将对应于穿孔位的LLR值插入到LDPC码字中的穿孔位的位置中。在这种情况下，对应于穿孔位的LLR值可以是0。

为此，接收设备500可以预先储存关于用于发送设备400进行穿孔的参数的信息。因此，LLR插入器522可以将对应于其的LLR值插入到穿孔LDPC奇偶位的位置中。

LLR组合器523可以组合，即，对从LLR插入器522和解复用器510输出的LLR值进行求和。详细地，LLR组合器523是对应于发送设备400的穿孔/重复/零移除器442的部件，并且可以进行对应于重复器或穿孔/重复/零移除器442的操作。首先，LLR组合器523可以将对应于重复位的LLR值与其它LLR值进行组合。这里，其它LLR值可以是作为发送设备400生成重复位的基础的位，即，被选择作为重复对象的LDPC奇偶位的LLR值。

即，如上所述，发送设备400从LDPC奇偶位中选择位，并且在LDPC信息位与LDPC奇偶位之间重复所选择的位，并将重复的位发送到接收设备500。

结果，LDPC奇偶位的LLR值可以由重复的LDPC奇偶位的LLR值和不重复的LDPC奇偶位(即，通过编码生成的LDPC奇偶位)的LLR值构成。因此，LLR组合器523和2640可以将LLR值与相同的LDPC奇偶位组合。

为此，接收设备500可以预先储存关于用于发送设备400进行重复的参数的信息。因此，LLR组合器523可以确定重复的LDPC奇偶位的LLR值，并将所确定的LLR值与作为重复的基础的LDPC奇偶位的LLR值组合。

此外，LLR组合器523可以将对应于重新发送的位或增量冗余(IR)位的LLR值与其它LLR值组合。这里，其它LLR值可以是为生成LDPC码字位所选择的位的LLR值，该LDPC码字位是在发送设备400中生成重新发送的位或IR位的基础。

即，如上所述，当为HARQ生成否定确认(NACK)时，发送设备400可以将部分或全部码字位发送到接收设备500。

因此，LLR组合器523可以将通过重新传输或IR所接收到的位的LLR值与通过前一帧所接收到的LDPC码字位的LLR值进行组合。

为此，接收设备500可以预先储存关于用于发送设备生成重新发送的位或IR位的参数的信息。结果，LLR组合器523可以确定重新发送的位或IR位的数量的LLR值，并且将所确定的LLR值与作为生成重传位的基础的LDPC奇偶位的LLR值进行组合。

解交织器524可以解交织从LLR组合器523输出的LLR值。

详细地，解交织器524是对应于发送设备400的交织器441的部件，并且可以进行对应于交织器441的操作。

为此，接收设备500可以预先储存关于用于发送设备400进行交织的参数的信息。结果，解交织器524可以由交织器441对与LDPC码字位相对应的LLR值逆向地进行交织操作，以解交织对应于LDPC码字位的LLR值。

LDPC解码器530可以基于从速率解匹配器520输出的LLR值来进行LDPC解码。

详细地，参考图4和图5，LDPC解码器530是对应于发送设备400的LDPC编码器430的部件，并且可以进行对应于LDPC编码器430的操作。

为此，接收设备500可以预先储存关于用于发送设备400根据模式进行LDPC编码的参数的信息。结果，LDPC解码器530可以根据该模式基于从速率解匹配器520输出的LLR值来进行LDPC解码。

例如，LDPC解码器530可以基于在和积算法基础上的迭代解码方案而基于从速率解匹配器520输出的LLR值来进行LDPC解码，并且根据LDPC解码来输出纠错位。

零移除器540可以从来自LDPC解码器2460和2560输出的位中移除零位。

详细地，零移除器540是对应于发送设备400的零填充器420的部件，并且可以进行对应于零填充器420的操作。

为此，接收设备500可以预先储存关于用于发送设备400填充零位的参数的信息。结果，零移除器540可以从来自LDPC解码器530输出的位移除由零填充器420填充的零位。

解分段器550是对应于发送设备400的分段器410的部件，并且可以进行对应于分段器410的操作。

为此，接收设备500可以预先储存关于用于发送设备400进行分段的参数的信息。结果，解分段器550可以组合从零消除器540输出的位(即，可变长度输入位的段)，以恢复分段之前的位。

图9是示出根据本公开的实施例的解码设备的配置的框图。参考图9，解码设备900可以包含LDPC解码器910。同时，解码设备900还可以包含用于预先储存关于LDPC码的码率、码字长度和奇偶校验矩阵的信息的存储器(未示出)，并且LDPC解码器910可以使用该信息来进行LDPC编码。然而，这仅仅是一个示例，并且也可以从发送设备提供对应的信息。

LDPC解码器910基于奇偶校验矩阵对LDPC码字进行LDPC解码。

例如，LDPC解码器910可以使用迭代解码算法传递对应于LDPC码字位的LLR值以进行LDPC解码，从而生成信息字位。

这里，LLR值是对应于LDPC码字位的信道值，并且可以由各种方法来表示。

例如，LLR值可以由通过将Log应用于通过信道从发送侧发送的位是0的概率与通过信道从发送侧发送的位是1的概率的比例所获得的值来表示。此外，LLR值可以是根据软判定所确定的位值本身，并且LLR值可以是根据从发送侧发送的位是0或1的概率所属于的部分而确定的表示值。

在这种情况下，如图8所示，发送侧可以使用LDPC编码器810来生成LDPC码字。

同时，在LDPC解码时使用的奇偶校验矩阵可以具有与图3所示的奇偶校验矩阵相同的形式。

在这种情况下，参考图9，LDPC解码器910可以使用根据码率(即，LDPC码的码率)而不同地限定的奇偶校验矩阵来进行LDPC解码。

例如，当码率是8/9时，LDPC解码器910可以使用由如上表1的表所限定的奇偶校验矩阵来进行LDPC解码，并且当码率是2/3时，可以使用如上表2的表所限定的奇偶校验矩阵来进行LDPC解码。此外，当码率是4/9时，LDPC解码器910可以使用如上表3的表所限定的奇偶校验矩阵来进行LDPC解码。

图10示出了根据本公开的另一实施例的LDPC解码器的结构图。

同时，如上所述，LDPC解码器910可以使用迭代解码算法来进行LDPC解码。在这种情况下，LDPC解码器910可以配置为具有如图10所示的结构。然而，迭代解码算法已经是已知的，并且因此图10所示的详细配置仅是示例。

参考图10，解码设备1000包含输入处理器1011、存储器1012、变量节点运算器1013、控制器1014(至少一个处理器)、校验节点运算器1015和输出处理器1016。

输入处理器1011储存输入值。详细地，输入处理器1011可以储存通过无线电信道所接收到的信号的LLR值。

基于对应于码率的奇偶校验矩阵、输入到校验节点1015的值的数量、以及存储器1012中的地址值等，控制器1014确定通过无线电信道所接收到的信号的块大小(即，码字长度)、输入到变量节点运算器的值的数量以及存储器1012中的地址值。

根据本公开的实施例，对应于其中1位于第i列组的第0列中的行的索引，可以基于由如上表1至表3的指数矩阵所确定的奇偶校验矩阵来进行解码。

存储器1012储存变量节点运算器1013和校验节点运算器1015的输入数据和输出数据。

根据从控制器1014接收到的输入数据的地址信息和输入数据的数量信息，变量节点运算器1013从存储器1012接收数据以进行变量节点运算。接下来，基于从控制器1014接收到的输出数据的地址信息和输出数据的数量信息，变量节点运算器1013将变量节点运算的结果储存在存储器1012中。此外，基于从输入处理器1011和存储器1012接收到的数据，变量节点运算器1013将变量节点运算的结果输入到输出处理器1016。这里，已经参考图8描述了变量节点运算。

基于从控制器1014接收到的输入数据的地址信息和输入数据的数量信息，校验节点运算器1015从存储器1012接收数据，从而进行变量节点运算。接下来，基于从控制器1014接收到的输出数据的地址信息和输出数据的数量信息，校验节点运算器1015将变量节点运算的结果储存在存储器1012中。这里，已经参考图6描述了校验节点操作。

输出处理器1016基于从变量节点运算器1013接收到的数据来进行关于发送侧的信息字位是0还是1的软判定，然后输出软判定的结果，使得输出处理器1016的输出值最终是解码后的值。在这种情况下，在图6中，可以基于输入到一个变量节点的所有消息值(初始消息值和从校验节点输入的所有消息值)的总和值来进行软判定。

根据本公开的实施例，可以支持可应用于可变长度和可变速率的LDPC码。

虽然已经参考本公开的各种实施例示出和描述了本公开，但是本领域技术人员将理解，可以在其中进行形式和细节上的各种改变而不脱离由所附权利要求及其等同物所限定的本公开的精神和范围。

Claims

1.一种用于编码信道的方法，所述方法包括：

识别输入位的大小；

基于所述输入位的大小和对应于最大奇偶校验矩阵的信息位的最大数量来确定码块的数量；

确定码块的大小；

基于所述码块的大小来确定填充位的数量；

根据所述所确定的填充位的数量，通过应用填充来确定码块；

基于所述码块的大小来确定奇偶校验矩阵；以及

基于所述奇偶校验矩阵来编码所述码块。

2.如权利要求1所述的方法，其中，基于对应于最小奇偶校验矩阵的信息位的最大数量来确定所述码块的大小。

3.如权利要求1所述的方法，其中，当所述码块的数量是1时，基于对应于最小奇偶校验矩阵的所述信息位的最大数量来确定所述码块的大小，

其中，还基于所述码块的大小或所述输入位的大小来确定所述奇偶校验矩阵，并且

其中确定所述填充位的数量包括：

使用所述码块的大小和所述输入位的数量来确定填充位的总数量，并且

使用所述填充位的总数量来确定将应用于每个码块的填充位的数量，并且

其中，码块的数量由确定，

其中，除了所述填充位的数量之外的所述码块的大小由确定，

其中，所述码块的大小由确定，

其中，所述填充位的总数量由F＇＝K＇×C-B确定，并且

其中，C指示所述码块的数量，B指示所述输入位的数量，Kmax指示对应于所述最大奇偶校验矩阵的信息位的最大数量，J指示除了所述填充位的数量之外的所述码块的大小，K’指示所述码块的大小，F’指示所述填充位的总数量，以及Kmin指示对应于所述最小奇偶校验矩阵的所述最大信息位的数量。

4.一种解码信道的方法，所述方法包括：

在分段之前从接收到的信号确定输入位的大小；

确定码块的大小；

基于所述码块的大小中的至少一个来确定填充位的数量；

根据所述所确定的填充位的数量，通过应用填充来确定所述码块；

基于所述码块的大小来确定奇偶校验矩阵；以及

基于所述奇偶校验矩阵来解码所述码块。

5.如权利要求4所述的方法，其中，基于对应于最小奇偶校验矩阵的信息位的最大数量来确定所述码块的大小。

6.如权利要求4所述的方法，其中，当所述码块的数量是1时，基于对应于最小奇偶校验矩阵的所述信息位的最大数量来确定所述码块的大小，

其中，还基于调制和编码方案(MCS)信息和所分配的系统资源大小信息中的至少一个来确定所述奇偶校验矩阵，并且

其中，还基于在应用所述分段之前的所述码块的大小或所述输入位的大小来确定所述奇偶校验矩阵，并且

其中，确定所述填充位的数量包括：

使用所述码块的大小和所述输入位的数量来确定填充位的总数量，

其中，所述码块的数量由确定，

其中，所述码块的大小由确定，

其中，所述填充位的总数量由确定，并且

7.一种用于编码信道的设备，所述设备包括：

收发器；以及至少一个处理器，配置为：

识别输入位的大小，

基于所述输入位的大小和对应于最大奇偶校验矩阵的信息位的最大数量来确定码块的数量，

确定码块的大小，

基于所述码块的大小来确定所述码块的数量和填充位的数量，

根据所述所确定的填充位的数量，通过应用填充来确定所述码块，

基于所述码块的大小来确定奇偶校验矩阵，以及

基于所述奇偶校验矩阵来编码所述码块。

8.如权利要求7所述的设备，其中基于对应于最小奇偶校验矩阵的最大信息位的数量，来确定所述码块的大小。

9.如权利要求7所述的设备，其中，当所述码块的数量是1时，基于对应于最小奇偶校验矩阵的信息位的最大数量来确定所述码块的大小。

10.如权利要求7所述的设备，其中还基于所述码块的大小或所述输入位的大小来确定所述奇偶校验矩阵，以及

其中所述至少一个处理器还配置为：

使用填充位的总数量来确定将应用于每个码块的填充位的数量，

其中所述码块的数量由确定，

其中除了所述填充位的数量之外的所述码块的大小由确定，

其中所述码块的大小由确定，

其中填充位的总数量由F＇＝K＇×C-B确定，并且

11.一种用于解码信道的设备，所述设备包括：

用于发送和接收信号的收发器；以及

至少一个处理器，配置为：

在应用分段之前从接收到的信号确定输入位的大小，

基于所述输入位的大小和对应于所述最大奇偶校验矩阵的所述信息位的最大数量来确定码块的数量，

确定码块的大小，

基于所述码块的大小来确定填充位的数量，

基于所述码块的大小来确定奇偶校验矩阵，以及

基于所述奇偶校验矩阵来解码所述码块。

12.如权利要求11所述的设备，其中基于对应于最小奇偶校验矩阵的信息位的最大数量，来确定所述码块的大小。

13.如权利要求11所述的设备，其中，当所述码块的数量是1时，基于对应于最小奇偶校验矩阵的所述信息位的最大数量来确定所述码块的大小，

其中，还基于在应用分段之前的所述码块的大小或所述输入位的大小来确定所述奇偶校验矩阵，

其中所述至少一个处理器还配置为：

使用所述填充位的总数量来确定将应用于每个码块的所述填充位的数量，并且

其中所述码块的数量由确定，

其中除了所述填充位的数量之外的所述码块的大小由确定，

其中所述码块的大小由下面的等式43确定并且所述填充位的总数量由F′＝K′×C-B确定，并且

14.一种用于处理低密度奇偶校验(LDPC)码的方法，包括：

使用矩阵解码LDPC码字，并且

其中所述矩阵指示在奇偶校验矩阵中1的位置，所述矩阵包括：

其中所述矩阵指示其中A和A’级联并且B和B’级联的矩阵。

15.一种用于处理低密度奇偶校验(LDPC)码的方法，包括：

使用矩阵来编码码块，并且

其中所述矩阵指示其中A和A’级联并且B和B’级联的矩阵。