CN108475095A - 用于存储器装置中退出低功率状态的设备及方法 - Google Patents

用于存储器装置中退出低功率状态的设备及方法 Download PDF

Info

Publication number
CN108475095A
CN108475095A CN201680076562.1A CN201680076562A CN108475095A CN 108475095 A CN108475095 A CN 108475095A CN 201680076562 A CN201680076562 A CN 201680076562A CN 108475095 A CN108475095 A CN 108475095A
Authority
CN
China
Prior art keywords
wake
memory device
signal
low power
identification information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680076562.1A
Other languages
English (en)
Inventor
R·孙达拉姆
W·洛
S·贾亚辰德冉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN108475095A publication Critical patent/CN108475095A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

根据一个实施例，本发明揭示一种设备。所述设备包含具有装置识别的存储器装置。所述设备进一步包含低功率唤醒电路，所述低功率唤醒电路经配置以接收低功率唤醒信号及识别信息，且经进一步配置以响应于活动低功率唤醒信号及与所述装置识别符相匹配的唤醒识别信息而启动所述存储器装置从低功率状态到活动状态的转变。

Description

用于存储器装置中退出低功率状态的设备及方法
背景技术
许多存储器装置包含低功率状态，装置可进入低功率状态以减少存储器系统的总电力消耗。为退出低功率状态，或“唤醒”存储器装置，许多传统系统切换时钟启用(CKE)信号，其被提供到存储器装置且由存储器装置解释为用于唤醒的命令。然而，CKE信号服务于另一目的，其用于控制关于存储器装置的时钟信号存取。即，CKE信号控制特定存储器装置是否可接收时钟信号以执行存储器操作。另外，许多系统包含共享CKE信号的多个存储器装置。因此，一个存储器装置可需要特定CKE信号来执行操作，但可切换CKE信号以唤醒另一存储器装置。切换CKE信号以唤醒存储器装置的行为可干扰正同时使用所述CKE信号的任何其它存储器装置的操作。
发明内容
根据一个实施例，揭示一种设备。所述设备包括：存储器装置，其具有装置识别；及低功率唤醒电路，其经配置以接收低功率唤醒信号及识别信息，且经进一步配置以响应于活动低功率唤醒信号及与所述装置识别符相匹配的所述识别信息而启动所述存储器装置从低功率状态到活动状态的转变。
根据另一实施例，揭示一种系统。所述系统包括：多个存储器装置，所述多个存储器装置中的各存储器装置与相应装置识别信息相关联且经配置以具有至少一个低功率状态及至少一个活动状态；唤醒总线，其耦合到所述多个存储器装置且经配置以将唤醒信号提供到所述多个存储器装置；及命令总线，其耦合所述多个存储器装置且经配置以提供唤醒识别信息，其中所述多个存储器装置中的各存储器装置经配置以响应于活动唤醒信号及与所述相应装置识别信息相匹配的所述唤醒识别信息而从低功率状态转变到活动状态。
根据另一实施例，揭示一种存储器装置接口。所述存储器装置接口包括：第一总线，其经配置以输送用于启动存储器装置从低功率状态到活动状态的转变的唤醒信号；及第二总线，其经配置以输送唤醒识别信号，所述唤醒识别信号对应于所述存储器装置的装置识别符。
根据又一实施例，揭示一种方法。所述方法包括：由低功率唤醒电路接收经配置以启动存储器装置中的低功率状态退出操作的唤醒信号；由所述低功率唤醒电路接收包含唤醒识别信息的信号；及当所述低功率唤醒电路接收到活动唤醒信号时，基于所述唤醒识别信息是否与相关联存储器装置的装置识别符相匹配而由所述低功率唤醒电路确定是否启动相关联存储器装置的低功率状态退出操作。
附图说明
图1是根据本发明的实施例的存储器系统的功能框图。
图2是根据本发明的实施例的存储器控制器电路的功能框图。
图3是根据本发明的实施例的存储器装置的功能框图。
图4是根据本发明的实施例的说明存储器装置退出低功率状态的方法的流程图。
图5是根据图3的实施例的说明由存储器装置接收的信号的时序的时序图。
图6是根据本发明的实施例的存储器装置的功能框图。
具体实施方式
下文阐述某些细节以提供对本发明实施例的充分理解。然而，所属领域的技术人员应清楚可在没有这些特定细节的情况下实践本发明的实施例。再者，本文所描述的本发明的特定实施例以举例方式提供，且不应该用于将本发明的范围限制于这些特定实施例。在其它情况中，众所周知的电路、控制信号、时序协议及软件操作尚未详细展示，以避免不必要地使得本发明不清楚。
许多传统存储器装置包含至少一个活动状态及至少一个低功率状态。在此类系统中，为退出低功率状态，或将存储器装置“唤醒”到活动状态，控制器电路切换共享时钟启用(CKE)信号，低功率存储器装置将该信号解释为唤醒命令。传统系统的一个缺点是CKE信号也控制可能由另一存储器装置同时使用的时钟信号。因此，切换共享CKE信号可干扰正由另一存储器装置使用的时钟信号，从而导致误差、新增延时或与存储器系统操作有关的其它问题。本发明涉及通过提供共享唤醒总线及装置识别(ID)系统以在不会中断CKE信号的情况下唤醒低功率存储器装置而将CKE信号从低功率状态退出操作解耦的方法、系统及接口。另外，本文所描述的实施例提供用于在无需切换CKE信号及基本上不会增加所需连接及引脚数目的情况下退出低功率状态的系统。例如，本文所描述的一些实施例添加单个连接到传统存储器系统。
现在转向图，图1是根据本发明的实施例的存储器系统(整体标记为100)的功能框图。存储器系统100一般包含存储器控制器电路102及多个存储器装置104A、104B…104N(统称为存储器装置104)。存储器控制器电路102及存储器装置104由若干总线共同耦合。在图1的实施例中，存储器装置104中的各者通过共同唤醒总线106、共同命令/地址(CA)总线108、共同芯片选择(CS)总线110及共同CKE总线112而耦合到存储器控制器电路102。
存储器控制器电路102包含经配置以管理存储器系统100内的存储器装置104的操作的一或多个组件。此外，存储器控制器电路102经配置以管理存储器装置104的功率状态。例如，存储器控制器电路102可以信号的形式将命令提供到存储器装置104中的一或多者，以当所述存储器装置104不使用时进入低功率状态。类似地，当需要存取存储器装置104时，存储器控制器电路102唤醒存储器装置104以例如执行读取及/或写入操作。通过充分有效地管理存储器装置104的功率状态，可减少由存储器系统100消耗的总电力。如下文进一步详细描述，存储器控制器电路102可使用通过唤醒总线106、CA总线108及CS总线110提供到存储器装置104的信号而选择性地唤醒存储器装置104中的一或多者。
存储器装置104可为具有至少一个活动状态及至少一个低功率状态的任何类型的存储器或存储介质。当存储器装置104中的一或多者不使用时，空闲的存储器装置104可进入低功率状态以减少存储器系统100的总电力消耗。当需要存储器装置104来执行某一操作时，存储器控制器电路102可启动低功率状态退出操作，其将存储器装置104置于活动状态。各存储器装置104通过唤醒总线106、CA总线108、CS总线110及CKE总线112共同耦合到存储器控制器电路102。
在各种实施例中，可在不中断任何其它存储器装置使用CKE总线的情况下基于唤醒总线106、CA总线108及CS总线110上的所接收的信号来唤醒存储器装置104。存储器装置104中的各者具有相关联的装置识别(装置ID)。在各种实施例中，各存储器装置104可具有唯一装置ID。在其它实施例中，两个或更多个存储器装置104可具有共同装置ID。装置ID可在(例如)对装置供电时指派给存储器装置104。即，当对存储器系统100供电时，存储器控制器102将装置ID指派给存储器装置104中的各者(例如装置ID1到N)。存储器装置104可本地存储所指派的装置ID以供在低功率状态退出操作期间参考。
唤醒总线106、CA总线108、CS总线110及CKE总线112是存储器控制器电路102与存储器装置104之间的电连接及接口。在各种实施例中，存储器控制器电路102可传输信号，所述信号由唤醒总线106输送到存储器装置104以指示至少一个存储器装置104将退出低功率状态及进入活动状态。CA总线108是命令及地址总线，其使控制器能够提供命令及地址信息到存储器装置104以执行存储器操作。CA总线108将命令及地址信息输送到存储器装置104。在各种实施例中，CA总线108可为多位总线。例如，CA总线108可为并行或串行连接。作为低功率状态退出操作的一部分，存储器控制器电路102可提供识别信息到存储器装置104。作为低功率状态退出操作的一部分，识别信息可被提供为唤醒识别信息(“唤醒ID”)，所述唤醒识别信息(“唤醒ID”)是通过由CA总线108输送到存储器装置104的信号(“唤醒ID信号”)提供。CS总线110可输送芯片选择信号且使存储器装置104能够接收及处理由CA总线108输送的信号。例如，存储器控制器电路102可传输启用信号，所述启用信号由CS总线输送到存储器装置104。作为响应，当CS总线110输送启用信号时，存储器装置104可接收及处理由CA总线108输送的信号。如下文进一步详细描述，存储器控制器电路102可传输待在CA总线108上输送的唤醒ID信号，同时也传输待在CS总线110上输送的启用信号，所述启用信号使存储器装置104能够接收及处理唤醒ID信号。CKE信号如上所述操作以输送允许存储器装置104接收及使用时钟信号以执行存储器操作的时钟启用信号。如下文进一步详细描述，唤醒总线106、CA总线108及CS总线110输送信号，所述信号使存储器控制器电路102能够在不中断由CKE总线112同时输送的任何信号的情况下启动一或多个存储器装置104中的低功率状态退出。唤醒总线106、CA总线108及/或CS总线110或其组合可提供用于启动存储器装置104中的一或多者中的低功率状态退出操作的接口。
图2是根据本发明的实施例的存储器控制器电路202的功能框图。存储器控制器电路202包括处理器204、存储器装置唤醒电路206及命令产生器电路208。处理器204可经配置以从主机装置(例如计算机)接收存储器命令(例如读取及写入命令)。处理器可经进一步配置以确定一或多个存储器装置进行存取以完成所接收的存储器命令。在一些实施例中，完成存储器命令包含将存储器装置(例如存储器装置104A)从低功率状态唤醒到活动状态。处理器204可提供指令到命令产生器电路208以在CA总线212上提供一或多个唤醒ID信号。唤醒ID信号可用于识别其中将启动低功率状态退出操作的一或多个存储器装置104，如下文相对于图4进一步详细描述。处理器204可经进一步配置以指示存储器装置唤醒电路在唤醒总线210上提供唤醒信号。存储器装置唤醒电路206可经配置以从处理器204接收指令且在唤醒总线210上产生唤醒信号。如下文进一步详细描述，一或多个存储器装置104可耦合到唤醒总线210及CA总线212，且经配置以基于唤醒ID信号及装置ID而保持低功率状态或退出低功率状态。
图3是根据本发明的实施例的存储器装置的一部分的功能框图。在各种实施例中，图3中所展示的存储器装置的所述部分可实施为图1的存储器装置104的一部分。存储器装置可具有至少一个活动状态及至少一个低功率状态以减少电力消耗。通常，低功率状态可为存储器装置可被置入以减少其电力消耗但不引起存储器装置中的存储数据丢失的任何状态。例如，当装置处在低功率状态中时，存储器装置可从存储器装置中的特定电路或子系统(例如一些装置控制逻辑、电荷泵等等)移除电力。存储器装置的部分包含装置ID电路302、低功率唤醒电路304及命令解码器306。装置ID电路302可为经配置以存储存储器装置的装置ID的任何电路。低功率唤醒电路304经配置以通过唤醒总线308接收唤醒信号及通过CA总线310接收唤醒ID信号。响应于检测到唤醒信号(例如信号的上升沿)，低功率唤醒电路304可经进一步配置以比较通过CA总线310提供的唤醒信号与存储在存储器装置的装置ID电路302中的装置ID。响应于确定唤醒ID信号与装置ID相匹配，低功率唤醒电路304可经进一步配置以用信号通知命令解码器306启动存储器装置的低功率状态退出操作。低功率状态退出操作可将存储器装置从低功率状态转变到活动状态，以使存储器装置能够执行存储器操作(例如读取及写入操作)。
图4是根据本发明的实施例的说明存储器装置(例如存储器装置104A)退出低功率状态的方法400的流程图。在操作402中，存储器装置104A通过CS总线110检测活动芯片选择信号(例如活动低)。基于所述活动芯片选择信号，存储器装置104A可处理CA总线108上提供到所述存储器装置的信号。如上文所讨论，由存储器装置104A接收到的芯片选择信号控制存储器装置104A是否可通过CA总线108接收及处理信号。例如，只有CS总线110保持逻辑低信号，存储器装置104A才可通过CA总线108接收信息。替代地，如果CS总线110提供逻辑高的芯片选择信号，那么存储器装置104A不通过CA总线108接收信息。
在决策块404中，存储器装置104A确定是否检测到活动唤醒信号。在各种实施例中，存储器装置104A可检测唤醒总线106上的活动唤醒信号(例如活动高)。如上文所讨论，存储器控制器102可通过在唤醒总线106上传输活动唤醒信号而启动低功率状态退出操作。存储器装置104可包含经配置以检测活动唤醒信号的电路或电路的组合。如果存储器装置104A确定未接收活动唤醒信号(决策块404，否分支)，那么在决策块404中，当活动CS被提供到存储器装置104A时，存储器装置104A继续监测唤醒总线106的活动唤醒信号。
如果存储器装置104A检测接收到活动唤醒信号(决策块404，是分支)，那么在决策块406中，存储器装置104A确定是否存在唤醒ID匹配。如上文所讨论，存储器控制器102可通过CA总线108传输唤醒ID信号。响应于确定接收到活动唤醒信号(例如通过检测唤醒总线106上的上升沿)，存储器装置104A比较CA总线108上的唤醒ID信号与存储器装置104A的装置ID。存储器装置104各具有相关联的装置ID，其可与唤醒ID信号相比较以确定是否存在匹配。例如，存储器装置104A可具有装置ID值1。当存储器装置104A接收唤醒信号时(如上文相对于决策块404所描述)，存储器装置104A比较存储器装置104A的装置ID与通过CA总线108接收的值(例如唤醒ID信号值3)。存储器装置104A比较两个值以确定是否存在匹配。如果存储器装置104A确定唤醒ID信号值与存储器装置104A的装置ID不匹配(决策块406，否分支)，那么存储器装置104A保持低功率状态直到在操作404中接收活动唤醒信号及匹配唤醒ID信号值。
如果存储器装置104A确定唤醒ID信号值与存储器装置104A的装置ID相匹配(决策块406，是分支)，那么在操作408中，存储器装置104A退出低功率状态。一旦存储器装置104A退出低功率存储器状态且进入活动状态，存储器装置104A便可从存储器控制器电路102接收进一步命令且开始执行存储器操作(例如读取及写入操作)。低功率状态退出操作(如上文相对于图4所描述)不牵连CKE总线或中断其它存储器装置(例如存储器装置104B到N)可使用的CKE信号。因此，当存储器装置104A退出低功率状态时，存储器装置104B到N可继续操作而不中断。
图5是根据图4的实施例的说明由存储器装置104A接收的信号的时序的时序图。在时间t1处，存储器装置104通过CA总线108接收命令以进入低功率状态。明显地，在时间t1处，CS总线110具有逻辑(活动)低信号，其使存储器装置104A能够接收通过CA总线108提供的信号。一旦接收到命令，存储器装置104A即进入低功率状态直到启动低功率状态退出操作。在时间t2处，存储器控制器电路102在CA总线108上提供唤醒ID信号。存储器控制器电路102可继续提供唤醒ID信号直到所识别的存储器装置退出其低功率状态。在时间t2与t3之间，CS总线110转变到逻辑低状态，使存储器装置104A能够接收通过CA总线108提供的信号以及检测活动(例如活动高)唤醒信号。在时间t3处，通过唤醒总线106提供的唤醒信号变为活动(例如从低转变到高)，促使存储器装置104A确定其装置ID是否与通过CA总线108提供的唤醒ID信号相匹配。在时间t3与t4之间，存储器装置104A比较其装置ID与唤醒ID信号的值以确定是否存在匹配。响应于确定装置ID与唤醒ID信号值相匹配，存储器装置104A退出低功率状态。在时间t4处，存储器装置104A已退出低功率状态且进入活动状态，从而允许其接收命令以执行存储器操作。明显地，从t1到t4，CKE信号保持逻辑高状态，这意味着对于可能同时依靠所述CKE信号来控制时钟信号存取的任何存储器装置来说，所述CKE信号保持不中断。
图6是根据本发明的实施例的存储器装置600的功能框图。存储器装置600包含具有经配置以存储数据的多个存储器单元的存储器阵列660。可通过使用各种信号线、字线(WL)及/或位线(BL)存取阵列中的存储器单元。存储器单元可为非易失性存储器单元(例如NAND或NOR快闪单元)、相变存储器单元或通常可为任何类型的存储器单元。存储器阵列660的存储器单元可布置在存储器阵列架构中。例如，在一个实施例中，存储器单元布置在3D交叉点架构中。在其它实施例中，可使用其它存储器阵列架构，例如尤其是单层交叉点架构。存储器单元可为经配置以存储一位数据的数据的单层单元。存储器单元也可为经配置以存储超过一位数据的数据的多层单元。
数据选通信号DQS可通过数据选通总线(图中未展示)传输到I/O控制电路620。DQS信号可用于提供将数据传送到存储器装置600或从存储器装置600传送数据的时序信息。I/O总线628连接到I/O控制电路620，I/O控制电路620在I/O总线628与内部数据总线622、内部地址总线624及/或内部命令总线626之间路由数据信号、地址信息信号及其它信号。I/O总线628可(尤其)包含CA总线108。唤醒ID可通过I/O总线628提供到I/O控制电路620。唤醒ID可通过内部命令总线626及命令寄存器636进一步提供到控制逻辑610。地址寄存器625可由I/O控制电路620提供待暂时存储的地址信息。I/O控制电路620通过状态寄存器总线632耦合到状态寄存器634。由状态寄存器634存储的状态位可由I/O控制电路620响应于提供到存储器装置600的读取状态命令而提供。状态位可具有相应值以指示存储器及其操作的各方面的状态条件。
存储器装置600也包含控制逻辑610，控制逻辑610在外部或通过命令总线626接收若干控制信号638以控制存储器装置600的操作。可使用任何适当接口协议来实施控制信号638。例如，控制信号638可基于引脚(如动态随机存取存储器及快闪存储器(例如NAND快闪)中常见的)或基于操作码。实例控制信号638包含时钟信号、读取/写入信号、时钟启用信号、唤醒信号等等。命令寄存器638耦合到内部命令总线626以存储由I/O控制电路620接收的信息且将信息提供到控制逻辑610。控制逻辑610可进一步通过状态寄存器总线632存取状态寄存器634以例如随状态条件改变而更新状态位。控制逻辑610可经配置以提供内部控制信号到存储器装置600的各种电路。例如，响应于接收存储器存取命令(例如读取、写入)，控制逻辑610可提供内部控制信号以控制各种存储器存取电路以执行存储器存取操作。在存储器存取操作期间，使用各种存储器存取电路，且所述存储器存取电路可通常包含电路(例如行解码器及列解码器、电荷泵电路、信号线驱动器、数据及高速缓存寄存器、I/O电路以及其它电路)。控制逻辑610可包含低功率唤醒电路606。在各种实施例中，可根据上文相对于图3所描述的低功率唤醒块来实施低功率唤醒电路606。低功率唤醒电路606可经配置以通过控制信号638接收CKE信号及唤醒信号，及也通过内部命令总线626接收唤醒ID。低功率唤醒电路606可经进一步配置以存取装置ID电路608，在装置ID电路608中存储存储器装置600的装置IS。低功率唤醒电路606可比较装置ID与唤醒ID且响应于确定装置ID与唤醒ID相匹配而启动低功率状态退出操作。
地址寄存器625提供块-行地址信号到行解码器640及提供列地址信号到列解码器650。行解码器640及列解码器650可用于选择存储器单元的块来进行存储器操作，例如读取及写入操作。行解码器640及/或列解码器650可包含经配置以提供偏压信号到存储器阵列660中的信号线中的一或多者的一或多个信号线驱动器。信号线驱动器可使用由电荷泵电路654提供的泵送电压来驱动信号线。电荷泵电路654可提供在存储器装置600的操作期间(例如在存储器存取操作期间)使用的不同电压。由电荷泵电路654提供的电压可包含大于提供到存储器装置600的电源电压的电压、小于提供到存储器装置600的参考电压(例如接地)的电压以及其它电压。
就写入操作而言，在已将行地址信号施加到地址总线624之后，I/O控制电路620将写入数据信号路由到高速缓存寄存器670。写入数据信号以连续集合的形式存储在高速缓存寄存器670中，所述集合各自具有对应于I/O总线628的宽度的大小。高速缓存寄存器670顺序地存储用于阵列660中整行或整页存储器单元的写入数据信号集合。接着，所存储的所有写入数据信号用于写入阵列660中由通过地址总线624耦合的块-行地址选择的一行或一页存储器单元。以类似方式，在读取操作期间，来自由通过地址总线624耦合的块-行地址选择的一行或一块存储器单元的数据信号存储在数据寄存器680中。数据寄存器680及高速缓存寄存器670可充当用于一些页面操作的单一寄存器。例如，存储在数据寄存器680中的数据也可存储在高速缓存寄存器670中。接着，大小上对应于I/O总线628的宽度的数据信号的集合通过I/O控制电路620从数据寄存器680及/或高速缓存寄存器670顺序地传送到I/O总线628。

Claims (20)

1.一种设备，其包括：
存储器装置，其具有装置识别；及
低功率唤醒电路，其经配置以接收低功率唤醒信号及识别信息，且经进一步配置以响应于活动低功率唤醒信号及与所述装置识别符相匹配的所述识别信息而启动所述存储器装置从低功率状态到活动状态的转变。
2.根据权利要求1所述的设备，其中所述低功率唤醒电路经进一步配置以经由通过唤醒总线接收所述低功率唤醒信号，其中所述唤醒总线经配置以仅提供所述低功率唤醒信号。
3.根据权利要求1所述的设备，其中所述低功率唤醒电路经进一步配置以通过耦合到所述存储器装置的命令/地址接收所述识别信息。
4.根据权利要求3所述的设备，其中所述存储器装置经进一步配置以接收芯片选择信号，所述芯片选择信号经配置以使所述低功率唤醒电路能够通过所述命令/地址总线接收所述识别信息。
5.根据权利要求1所述的设备，其进一步包括经配置以存储所述装置识别的电路。
6.一种系统，其包括：
多个存储器装置，所述多个存储器装置中的各存储器装置与相应装置识别信息相关联且经配置以具有至少一个低功率状态及至少一个活动状态；
唤醒总线，其耦合到所述多个存储器装置且经配置以将唤醒信号提供到所述多个存储器装置；及
命令总线，其耦合所述多个存储器装置且经配置以提供唤醒识别信息，
其中所述多个存储器装置的各存储器装置经配置以响应于活动唤醒信号及与所述相应装置识别信息相匹配的所述唤醒识别信息而从低功率状态转变到活动状态。
7.根据权利要求6所述的系统，其进一步包括：
存储器控制器电路，其耦合到所述唤醒总线及所述命令总线且经配置以提供所述唤醒信号及所述唤醒识别信息。
8.根据权利要求6所述的系统，其进一步包括：
装置识别电路，其经配置以存储所述相应装置识别信息。
9.根据权利要求6所述的系统，其中所述多个存储器装置中的各存储器装置包括经配置以比较所述唤醒识别信息与所述相应装置识别信息的低功率唤醒电路。
10.根据权利要求6所述的系统，其进一步包括：
芯片选择总线，其经配置以提供芯片选择信号到所述多个存储器装置以使所述一或多个存储器装置能够检测所述唤醒信号及所述唤醒识别信息。
11.一种存储器装置接口，其包括：
第一总线，其经配置以输送用于启动存储器装置从低功率状态到活动状态的转变的唤醒信号；及
第二总线，其经配置以输送唤醒识别信号，所述唤醒识别信号对应于所述存储器装置的装置识别符。
12.根据权利要求11所述的存储器装置接口，其进一步包括：
第三总线，其经配置以输送用于使一或多个存储器装置能够处理所述唤醒识别符信号的芯片选择信号。
13.根据权利要求12所述的存储器装置接口，其中当活动唤醒信号输送到所述存储器装置时，活动芯片选择信号在所述第三总线上输送到所述存储器装置。
14.根据权利要求11所述的存储器装置接口，其进一步包括：
时钟启用总线，其经配置以将时钟启用信号输送到所述存储器装置，其中所述时钟启用信号不被输送到所述存储器装置的所述唤醒识别符信号及所述唤醒信号中断。
15.一种方法，其包括：
由低功率唤醒电路接收经配置以启动存储器装置中的低功率状态退出操作的唤醒信号；
由所述低功率唤醒电路接收包含唤醒识别信息的信号；及
当所述低功率唤醒电路接收到活动唤醒信号时，基于所述唤醒识别信息是否与相关联存储器装置的装置识别符相匹配而由所述低功率唤醒电路确定是否启动所述相关联存储器装置的低功率状态退出操作。
16.根据权利要求15所述的方法，其进一步包括：
响应于确定所述唤醒识别信息与所述装置识别符相匹配，启动所述相关联存储器装置的低功率状态退出操作。
17.根据权利要求16所述的方法，其进一步包括：
响应于确定所述唤醒识别信息与所述装置识别符不匹配，维持所述相关联存储器装置的低功率状态。
18.根据权利要求16所述的方法，其中所述低功率唤醒电路通过专用唤醒总线接收所述唤醒信号。
19.根据权利要求16所述的方法，其中所述唤醒识别符通过命令/地址总线接收。
20.根据权利要求16所述的方法，其中启动所述低功率状态退出操作包括将所述相关联存储器装置从低功率状态转变到活动状态。
CN201680076562.1A 2015-12-28 2016-12-13 用于存储器装置中退出低功率状态的设备及方法 Pending CN108475095A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/980,592 2015-12-28
US14/980,592 US9778723B2 (en) 2015-12-28 2015-12-28 Apparatuses and methods for exiting low power states in memory devices
PCT/US2016/066383 WO2017116690A1 (en) 2015-12-28 2016-12-13 Apparatuses and methods for exiting low power states in memory devices

Publications (1)

Publication Number Publication Date
CN108475095A true CN108475095A (zh) 2018-08-31

Family

ID=59087786

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680076562.1A Pending CN108475095A (zh) 2015-12-28 2016-12-13 用于存储器装置中退出低功率状态的设备及方法

Country Status (7)

Country Link
US (3) US9778723B2 (zh)
EP (1) EP3398025B1 (zh)
JP (1) JP6812060B2 (zh)
KR (1) KR102104188B1 (zh)
CN (1) CN108475095A (zh)
SG (1) SG11201804795SA (zh)
WO (1) WO2017116690A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112306559A (zh) * 2019-07-26 2021-02-02 珠海零边界集成电路有限公司 一种存储启动系统及方法
CN114174956A (zh) * 2019-07-23 2022-03-11 德州仪器公司 用于从低功率模式唤醒的抢先唤醒电路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9778723B2 (en) 2015-12-28 2017-10-03 Micron Technology, Inc. Apparatuses and methods for exiting low power states in memory devices
KR102208358B1 (ko) 2018-11-30 2021-01-28 양이화 인공지능을 이용한 폐암진단 시스템, 폐암검진 ct 판독서버 및 폐암진단방법
US11249539B2 (en) * 2019-06-28 2022-02-15 Integrated Device Technology, Inc. DDR5 client PMIC power up sequence and state transitions

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080155287A1 (en) * 2006-12-21 2008-06-26 Rajesh Sundaram Power saving in NAND flash memory
US20080215903A1 (en) * 2001-09-28 2008-09-04 Lexar Media, Inc. Power management of non-volatile memory systems
US20140032956A1 (en) * 2012-07-26 2014-01-30 Atmel Corporation Ultra-deep power-down mode for memory devices
US20140337645A1 (en) * 2010-08-13 2014-11-13 Rambus Inc. Fast-wake memory
CN104781756A (zh) * 2012-12-21 2015-07-15 英特尔公司 管理处理器的功率状态

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818350A (en) * 1995-04-11 1998-10-06 Lexar Microsystems Inc. High performance method of and system for selecting one of a plurality of IC chip while requiring minimal select lines
US6327664B1 (en) 1999-04-30 2001-12-04 International Business Machines Corporation Power management on a memory card having a signal processing element
US6618791B1 (en) * 2000-09-29 2003-09-09 Intel Corporation System and method for controlling power states of a memory device via detection of a chip select signal
US20030105932A1 (en) * 2001-11-30 2003-06-05 David Howard S. Emulation of memory clock enable pin and use of chip select for memory power control
US7523282B1 (en) * 2005-10-27 2009-04-21 Sun Microsystems, Inc. Clock enable throttling for power savings in a memory subsystem
JP4956598B2 (ja) 2009-02-27 2012-06-20 シャープ株式会社 不揮発性半導体記憶装置及びその製造方法
JP5725695B2 (ja) 2009-03-16 2015-05-27 キヤノン株式会社 データ記憶装置、及びデータ記憶装置の制御方法
US8463948B1 (en) 2011-07-01 2013-06-11 Intel Corporation Method, apparatus and system for determining an identifier of a volume of memory
US8841649B2 (en) 2012-08-31 2014-09-23 Micron Technology, Inc. Three dimensional memory array architecture
US9443600B2 (en) 2013-03-28 2016-09-13 Intel Corporation Auto-suspend and auto-resume operations for a multi-die NAND memory device to reduce peak power consumption
JP6039494B2 (ja) * 2013-04-25 2016-12-07 日本航空電子工業株式会社 電気コネクタ
US20160350002A1 (en) * 2015-05-29 2016-12-01 Intel Corporation Memory device specific self refresh entry and exit
US9778723B2 (en) 2015-12-28 2017-10-03 Micron Technology, Inc. Apparatuses and methods for exiting low power states in memory devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080215903A1 (en) * 2001-09-28 2008-09-04 Lexar Media, Inc. Power management of non-volatile memory systems
US20080155287A1 (en) * 2006-12-21 2008-06-26 Rajesh Sundaram Power saving in NAND flash memory
US20140337645A1 (en) * 2010-08-13 2014-11-13 Rambus Inc. Fast-wake memory
US20140032956A1 (en) * 2012-07-26 2014-01-30 Atmel Corporation Ultra-deep power-down mode for memory devices
CN104781756A (zh) * 2012-12-21 2015-07-15 英特尔公司 管理处理器的功率状态

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114174956A (zh) * 2019-07-23 2022-03-11 德州仪器公司 用于从低功率模式唤醒的抢先唤醒电路
CN112306559A (zh) * 2019-07-26 2021-02-02 珠海零边界集成电路有限公司 一种存储启动系统及方法

Also Published As

Publication number Publication date
SG11201804795SA (en) 2018-07-30
US20200019227A1 (en) 2020-01-16
WO2017116690A1 (en) 2017-07-06
US10437307B2 (en) 2019-10-08
EP3398025B1 (en) 2022-10-19
US9778723B2 (en) 2017-10-03
EP3398025A4 (en) 2019-08-14
KR102104188B1 (ko) 2020-04-24
US11249531B2 (en) 2022-02-15
EP3398025A1 (en) 2018-11-07
JP2019506663A (ja) 2019-03-07
JP6812060B2 (ja) 2021-01-13
US20170364135A1 (en) 2017-12-21
KR20180070722A (ko) 2018-06-26
US20170185136A1 (en) 2017-06-29

Similar Documents

Publication Publication Date Title
CN108475095A (zh) 用于存储器装置中退出低功率状态的设备及方法
US9430323B2 (en) Power mode register reduction and power rail bring up enhancement
CN104272388B (zh) 存储器装置的超深断电模式
US8923088B2 (en) Solid state storage device with sleep control circuit
CN107533509A (zh) 存储器设备特定的自刷新进入和退出
US8327173B2 (en) Integrated circuit device core power down independent of peripheral device operation
US6895530B2 (en) Method and apparatus for controlling a data processing system during debug
CN108701081A (zh) 用于同时存取非易失性存储器的多个分区的设备和方法
US10541019B2 (en) Apparatuses and methods for dynamic voltage and frequency switching for dynamic random access memory
US8489780B2 (en) Power saving in NAND flash memory
TW200841356A (en) Progressive power control of a multi-port memory device
US20230350592A1 (en) Initialization methods and associated controller, memory device and host
CN106527651A (zh) 功率节省方法及其存储装置
CN100458663C (zh) 一种低功耗内存控制方法和内存控制模块
EP2609595B1 (en) System and method of reducing power usage of a content addressable memory
CN106126369A (zh) 存储模块、存储模块的模块控制器及存储模块的操作方法
CN102096791B (zh) 用于在便携式终端中使用多个存储器的设备和方法
US10235309B1 (en) Combined control for multi-die flash
CN106030544A (zh) 计算机设备内存的检测方法和计算机设备
US20220108743A1 (en) Per bank refresh hazard avoidance for large scale memory
CN101995938A (zh) 存储卡管理方法、装置和移动通信终端
CN108984330A (zh) 一种控制存储设备的方法、装置及电子设备
CN101499314A (zh) 存储器装置与其更新方法
US7366012B2 (en) Synchronous memory device with reduced power consumption
CN102545334A (zh) 充电控制电路和方法、耗材芯片及成像系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination