CN108463047B - 制造封装件的方法及板件和半成品 - Google Patents

制造封装件的方法及板件和半成品 Download PDF

Info

Publication number
CN108463047B
CN108463047B CN201810036021.7A CN201810036021A CN108463047B CN 108463047 B CN108463047 B CN 108463047B CN 201810036021 A CN201810036021 A CN 201810036021A CN 108463047 B CN108463047 B CN 108463047B
Authority
CN
China
Prior art keywords
component
base structure
cavity
cover layer
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810036021.7A
Other languages
English (en)
Other versions
CN108463047A (zh
Inventor
沃尔夫冈·斯科瑞特维塞尔
罗伯特·克里斯坦德
安德烈亚斯·费克特纳
海因茨·皮尔茨
彼得·莫泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Austria Technologie und Systemtechnik AG
Original Assignee
AT&S Austria Technologie und Systemtechnik AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Austria Technologie und Systemtechnik AG filed Critical AT&S Austria Technologie und Systemtechnik AG
Publication of CN108463047A publication Critical patent/CN108463047A/zh
Application granted granted Critical
Publication of CN108463047B publication Critical patent/CN108463047B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种制造封装件(100)的方法，其中，该方法包括：在基部结构(104)的正面上设置图案化覆盖层(102)，从而限定待形成在基部结构(104)中的腔体(106)的位置，并且在同一程序中限定至少一个对准标记(108)的位置；在限定的位置处形成腔体(106)；以及从背面移除基部结构(104)的材料，从而暴露该至少一个对准标记(108)。

Description

制造封装件的方法及板件和半成品
技术领域
本发明涉及制造封装件、半成品和面板的方法。
背景技术
在配备有一个或多个电子部件的部件承载件的产品功能增长和这种电子部件的日益微型化以及待安装在部件承载件诸如印刷电路板上的电子部件的数量增加的情况下，正在采用具有若干电子部件的日益更加强大的阵列式部件或封装件，其具有多个接触件或连接件，其中，这些接触件之间的间隔越来越小。移除运行期间由这种电子部件和部件承载件本身生成的热成为日益突显的问题。同时，部件承载件应是机械稳固且电气可靠的，以便在即使恶劣的条件下能够运行。
此外，部件承载件中嵌入的部件的适当对准是个问题。在部件承载件的制造中也可能出现配准(registration)准确度方面的其他问题。
发明内容
本发明的目的是使得能够以高的空间准确度制造封装件。
为了实现上述目的，提供了制造封装件、半成品和面板的方法。
根据本发明的一示例性实施方案，提供了一种制造封装件(特别是部件承载件)的方法，其中该方法包括：在基部结构(特别是芯)的正面上设置图案化覆盖层，从而限定待形成在基部结构中的腔体的位置，并且在同一程序中至少一个对准标记的位置(特别地，腔体位置限定标记和对准标记可以通过同一同时程序形成)；在限定的位置处形成腔体；以及从背面移除基部结构的材料，从而暴露该至少一个对准标记。
根据本发明的另一示例性实施方案，提供了一种制造封装件的方法，其中，该方法包括使基部结构(特别是芯)上的覆盖层图案化，从而选择性地在覆盖层中的周向开口暴露基部结构，并且通过移除(特别是通过切除)基部结构在周向开口内(即由由周向开口界定)的一部分以形成腔体。
根据本发明的又一示例性实施方案，提供了一种用于制造多个封装件的面板，其中面板包括：具有腔体(或多个腔体)的基部结构(特别是芯)；嵌入腔体(或多个腔体)中的部件(或多个部件)；图案化覆盖层，该图案化覆盖层在基部结构的正面上并且具有延伸穿过覆盖层的开口形式的至少一个对准标记(特别是多个对准标记)；以及另外的开口(或多个另外的开口)，从背面延伸穿过基部结构并且暴露该至少一个对准标记(特别是多个对准标记)。
根据再一示例性实施方案，提供了一种半成品，其包括：基部结构(特别是芯)和在该基部结构上的覆盖层，其中使覆盖层图案化，以便具有暴露基部结构的用于限定待形成的腔体的位置的周向开口，并且具有在覆盖层中的作为至少一个对准标记的至少一个开口。
在本申请的上下文中，术语“部件承载件”可以特别地表示任何支撑结构，该支撑结构能够在其上和/或其中容纳一个或多个部件用于提供机械支撑和/或电连接。换言之，部件承载件可以被配置为用于部件的机械和/或电子承载件。特别地，部件承载件可以是印刷电路板、有机内插物和IC(集成电路)基板中的一种。部件承载件也可以是将上述类型的部件承载件中的不同部件承载件组合的混合板。
根据本发明的一示例性实施方案，提供了一种制造封装件的方法，其允许例如在嵌入的部件和/或形成用于背面接触部件的一个或多个接触件的方面获得非常高的空间配准准确度。这是通过执行下述制造程序来实现：使用其上具有覆盖层的基部结构并且使覆盖层图案化从而同时限定腔体的位置并且用于限定一个或多个对准标记的位置，电子部件稍后将嵌入该腔体中。由于限定腔体限定覆盖层结构和对准标记的同时形成，所以它们具有限定明确的相互空间关系，使得对准标记的位置的确定允许以高的精密度得出腔体位置的确定。在所述限定的基础上形成腔体之后，并且在腔体中嵌入部件之后，可以通过从背面移除基部结构材料从而暴露对准标记来从背面接触部件。基于对准标记位置的这种确定，还知晓了部件在腔体中的准确位置(与对准标记的形成同时限定)。因此，通过钻孔程序可以精确地满足部件的一个或多个掩埋的焊垫，因为基于确定一个或多个现在暴露的对准标记的位置可以精确地预测该位置。
根据本发明的一示例性实施方案的另一方面，通过穿过覆盖层形成周向开口以及形成一个或多个对准孔而组合和同时限定腔体之后，可以例如通过简单地切开在周向开口周围暴露的基部结构材料来移除材料(优选地通过激光加工)而形成腔体。覆盖层——可以在移除基部结构材料期间优选地仍然作为周向开口内的金属岛状件(island)存在——可以在腔体形成期间防止基部结构材料的不期望的燃烧，该不期望的燃烧可能通常导致形成界定腔体的不期望的碳结构。这种寄生导电碳结构——其可能通常是带有嵌入的部件的封装件内的不期望的和未限定的导电路径的来源——可以通过示例性实施方案被强烈地抑制或者甚至消除。通过将基部结构上的覆盖层的材料保持在周向开口内，也可以使所形成的腔体的限定更为精确。因此，通过一示例性实施方案可以实现所嵌入的部件的更精确限定的位置。
在下文中，将说明制造封装件、半成品和面板的方法的另外的示例性实施方案。
在一实施方案中，限定、形成和暴露多个对准标记。例如，这种多个对准标记是点。然而，也可以使用具有更复杂的几何形状的一个或多个对准标记，例如十字的形状。当具有这种几何形状时，单个对准标记可能就足够了。
在一实施方案中，该方法包括将部件嵌入腔体中。像这样制造的封装件可以被表示为嵌入有部件的封装件。所提到的部件可以例如是在封装件的内部提供电子功能并且可能需要一个或多个外部电接触件的电子芯片。为了高的空间准确度，对准标记与腔体之间的精确对准具有极大的重要性。
在一实施方案中，该方法包括形成至少一个接触件，该至少一个接触件从背面到嵌入的部件并且位于从所暴露的至少一个对准标记得到的位置处。这种接触件可以是用于承载电信号的电接触件(诸如电铜填充过孔)和/或用于从部件移除热能的热接触件(诸如热铜填充过孔)。得益于限定覆盖层图案的腔体与同时形成的对准标记之间的精确对准，可以获得封装件的高配准准确度，并且因此可以获得封装件的高可靠性。
在一实施方案中，覆盖层是金属层，特别地是铜层。金属层特别是铜层可以利用封装程序例如PCB程序容易地层压在基部结构上。该金属层可以容易地被图案化，并且其可以在从基部结构移除材料的激光切割程序期间保留在基部结构(诸如芯，例如由FR4制成)的表面上。保留的铜层可以用于更均匀的热分布，并且可以防止基部结构的FR4材料在切割程序期间燃烧，这使得在侧壁上没有因燃烧而造成的伪像的情况下产生更精确限定的侧壁。
在一实施方案中，通过光刻和蚀刻程序使覆盖层图案化。这是一种同时限定一个或多个对准标记和定义腔体位置的结构的简单且精确的方式。
在一实施方案中，使覆盖层图案化包括形成限定腔体位置的周向开口。这种环形开口或空隙(其可以例如是矩形的、圆形等)可以暴露基部结构的表面部分，该表面部分可以在切割激光器存在的情况下容易地被移除。因此，在腔体形成程序期间，可以保留覆盖层的更稳固且温度稳定的材料，而可以在允许切除一块基部结构层而不会使其过度燃烧的部分处选择性地移除基部结构材料。这导致腔体包括具有更好的空间限定和性质的基部结构，允许获得更可靠的封装件。
在一实施方案中，通过切除基部结构在暴露的周向开口内的一部分来形成腔体。高度优选地，该切割程序由激光器执行。激光的能量将选择性地移除周向开口周围的基部结构的材料，因为从激光器到基部结构材料的热传递在该周向开口处明显好于穿过热稳定且导热的覆盖层。然而，可替代地，切割程序也可以机械地(例如通过机械钻孔)或化学地(例如通过蚀刻)来完成。
在一实施方案中，通过在限定的位置处激光切割基部结构来限定腔体。对于该激光切割程序，例如可以应用CO2激光器。也可以使用其他合适类型的激光器。由于在启动激光切割程序之前已经通过覆盖层的图案化限定腔体的位置，所以可以在覆盖层上方将激光器定位成在空间上相对不确定。换言之，激光器的略微不对准将不会对通过激光切割程序形成的腔体的位置的准确性产生负面影响。
在一实施方案中，该方法还包括在基部结构的背面处临时地附接临时承载件(即，仅在制造期间附接，其中，在完成完全制好的封装件的形成之前移除该临时承载件)以封闭腔体。因此，这种临时承载件可以用于在嵌入程序期间保持部件，直到所制造的结构稳定到足以在甚至没有临时承载件的情况下保持。后一种情况通常是在层压过程之后实现的，通过该层压过程将另外的材料(诸如预浸料)层压在结构上并固化。
在一实施方案中，临时承载件包括刚性板。当将刚性板用作临时承载件时，其进一步简化了处理。刚性板提供了显著高度的稳定性。此外，这种刚性承载件防止了在制造封装件期间的翘曲等问题。可替代地，可以使用粘性带作为临时承载件。
在一实施方案中，临时承载件(例如实施为具有刚性板或带)具有面对基部结构和部件的粘性或粘合表面。有利地，临时承载件可以是粘性的，以便在将部件嵌入腔体中期间将临时承载件的两个表面粘附至基部结构和部件。
在一实施方案中，该方法还包括特别是通过层压将基部结构的正面、覆盖层和嵌入腔体中的部件与至少一个电绝缘层结构和/或至少一个导电层结构连接。通过这种层压程序，所得到的封装件的预成形件获得足够的稳定性，则不再需要临时承载件。在层压期间，例如可固化的介电材料(特别是树脂)可以被固化、变硬然后提供足够的稳定性，以便在甚至是移除临时承载件之后仍保持形状。
特别地，该方法还包括在上述连接之后从部件和基部结构移除上述临时承载件。因此，在层压程序之后，可以从正在制造的封装件的其余部分移除临时承载件。
在一实施方案中，该方法还包括特别是通过层压将至少一个另外的电绝缘层结构和/或至少一个另外的导电层结构连接到基部结构的背面上和部件上。在上述层压过程和随后移除临时承载件之后，所获得的正在制造的封装件的之前已经施加有临时承载件的暴露侧或表面从而可以用另外的可层压的材料覆盖。通过采取该措施，可以获得在抑制翘曲和脱层方面有利的竖直对称结构。此外，这具有以下结果：部件也从背面嵌入层压材料内。随后，通过首先暴露对准结构并随后通过在另外的层压结构中钻出(例如通过激光钻孔)一个或多个孔然后可以实现接触现在嵌入的部件。基于一个或多个对准标记的精度可以精确地确定该一个或多个孔的位置。
在一实施方案中，暴露该至少一个对准标记包括移除该至少一个另外的电绝缘层结构和/或至少一个另外的导电层结构的材料。从背面移除材料以便找到该一个或多个对准标记的位置的程序可以优选地通过激光钻孔来完成。然而，也可以替代地通过机械钻孔或通过蚀刻程序从背面暴露对准标记。
在一实施方案中，形成该至少一个接触件包括形成穿过该至少一个另外的电绝缘层结构和/或至少一个另外的导电层结构的至少一个进入孔，用于暴露所嵌入的部件。特别地，如果存在所嵌入的部件的至少一个焊垫，则可能由此暴露这种至少一个焊垫。随后，例如通过电镀(诸如无电镀、电镀、化学镀等)可以用导电材料填充该至少一个进入孔。另外，可以通过激光钻孔、机械钻孔或通过蚀刻程序来实现进入孔的形成。不过，激光钻孔是优选的。在激光钻孔之后，电镀程序可以用导电材料特别是铜部分地或完全地填充所形成的进入孔。
在一实施方案中，覆盖层在周向开口内的材料在形成腔体期间保留在基部结构上。当在周向开口内的覆盖层内部在形成腔体期间保留在覆盖层上时，覆盖层的导热性能可以帮助将所生成的热量分布在基部结构上，使得可以防止或至少强烈地抑制基部结构的不期望的燃烧。这种燃烧过程的结果可以是可能干扰封装件的电功能的导电碳结构。高度有利地且令人惊讶地，在激光切割期间在基部结构上保持覆盖层的中心岛状件(通过周向开口与覆盖层的其余部分分离)可以显著地改善所获得的腔体的质量和所嵌入的部件的准确性以及所制造的封装件的可靠性。
在一实施方案中，通过激光切割形成腔体。有利地，这种程序对于激光的精确位置不是很敏感，因为周向开口限定了所形成的腔体的位置。因此，获得了在激光略微不对准的情况下不易失效或不准确的简单制造程序。
在一实施方案中，使覆盖层图案化包括在形成周向开口的同时在覆盖层中形成至少一个对准标记作为至少一个另外的开口。同时限定周向开口和对准标记对于获得非常高的准确性是非常有利的。
在一实施方案中，在形成腔体之后，可以对腔体的侧壁进行调节(特别是通过去污)，用于随后将部件嵌入腔体中。调节侧壁(例如通过移除导电碳结构，该导电碳结构可能在切除基部结构的用于形成腔体的一部分的程序期间生成，通过等离子体激活侧壁表面等)可以进一步增加所制造的封装件的电可靠性和/或机械可靠性。
该至少一个部件可以选自由以下构成的组：非导电嵌体、导电嵌体(诸如金属嵌体，优选地包括铜或铝)、传热单元(例如热管)、光导元件(例如光波导或光导连接件)、电子部件或其组合。例如，部件可以是有源电子部件、无源电子部件、电子芯片、存储设备(例如DRAM或另一种数据存储器)、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、电压转换器(例如DC/DC转换器或AC/DC转换器)、密码部件、发射器和/或接收器、机电换能器、传感器、致动器、微机电系统(MEMS)、微处理器、电容器、电阻器、电感、电池、开关、摄像机、天线、逻辑芯片以及能量收集单元。然而，其他部件也可以嵌入封装件中。例如，磁性元件可以用作该部件。这种磁性元件可以是永久磁性元件(诸如铁磁性元件、反铁磁性元件或亚铁磁性元件，例如铁氧体基部结构)或者可以是顺磁性元件。然而，该部件还可以是另外的封装件，例如处于板中板构造。部件可以表面安装在封装件上和/或可以嵌入在封装件的内部。
在一实施方案中，该封装件包括至少一个电绝缘层结构和至少一个导电层结构的堆叠体。例如，封装件可以是所提到的电绝缘层结构和导电层结构的层压体，该层压体特别地通过施加机械压力——如果期望的话由热能支持——而形成。所提到的堆叠体可以提供能够为另外的部件提供大安装表面并且仍然非常薄和紧凑的板状封装件。术语“层结构”可以特别地表示在同一平面内的连续层、图案化层或多个不连续的岛状件。
在一实施方案中，封装件被成形为板。这有助于紧凑设计，不过其中封装件为在其上安装部件提供了大的基底。此外，特别地，作为嵌入的电子部件的示例的裸晶片得益于其厚度小可以方便地嵌入薄板诸如印刷电路板中。
在一实施方案中，封装件被配置为部件承载件。这种部件承载件可以被配置为由印刷电路板和基板(特别是IC基板)构成的组中之一。
在本申请的上下文中，术语“印刷电路板”(PCB)可以特别地表示通过将若干导电层结构与若干电绝缘层结构层压而形成的部件承载件(其可以是板状的(即，平面的)、三维弯曲的(例如当使用3D打印制造时)或者其可以具有任何其他形状)，该层压例如通过施加压力——如果期望的话伴随有热能的供应——来进行。作为用于PCB技术的优选材料，导电层结构由铜制成，而电绝缘层结构可以包括树脂和/或玻璃纤维，所谓的预浸料或FR4材料。通过例如以激光钻孔或机械钻孔的方式形成穿过层压体的孔，并且通过用导电材料(特别是铜)填充该孔从而形成过孔，可以以期望的方式将各导电层结构连接至彼此。除了可以嵌入印刷电路板中的一个或多个部件之外，印刷电路板通常被配置为在板状印刷电路板的一个或两个相反表面上容纳一个或多个部件。它们可以通过焊接连接至相应的主表面。PCB的介电部分可以由具有增强纤维(诸如玻璃纤维)的树脂构成。
在本申请的上下文中，术语“基板”可以特别地表示具有与待安装在其上的部件(特别是电子部件)基本上相同的尺寸的小部件承载件。更具体地，基板可以被理解为用于电连接件或电网络的承载件以及与印刷电路板(PCB)相当但具有相当高密度的横向和/或竖直布置的连接件的部件承载件。横向连接件例如是传导路径，而竖向连接件可以是例如钻孔。这些横向和/或竖直连接件布置在基板内，并且可以用于提供容置部件或未容置部件(诸如裸晶片)特别是IC芯片与印刷电路板或中间印刷电路板的电连接和/或机械连接。因此，术语“基板”还包括“IC基板”。基板的介电部分可以由具有增强球体(诸如玻璃球体)的树脂构成。
在一实施方案中，该至少一个电绝缘层结构包括由下述构成的组中的至少一种：树脂(诸如增强树脂或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂，更具体地FR-4或FR-5)、氰酸酯、聚亚苯基衍生物、玻璃(特别是玻璃纤维、多层玻璃、玻璃状材料)、预浸材料、聚酰亚胺、聚酰胺、液晶聚合物(LCP)、环氧基积层膜、聚四氟乙烯(特氟隆)、陶瓷以及金属氧化物。也可以使用例如由玻璃(多层玻璃)制成的增强材料，诸如网状物、纤维或球体。虽然预浸料或FR4通常是优选的，但是也可以使用其他材料。对于高频的应用，高频材料诸如聚四氟乙烯、液晶聚合物和/或氰酸酯树脂可以在封装件中被实现为电绝缘层结构。
在一实施方案中，该至少一个导电层结构包括由下述构成的组中的至少一种：铜、铝、镍、银、金、钯和钨。虽然铜通常是优选的，但是其他材料或其涂覆的变型也是可以的，特别是涂覆有超导材料诸如石墨烯的。
在一实施方案中，封装件是层压型封装件。在这种实施方案中，封装件是通过施加按压力——如果期望的话伴随有热——而堆叠和连接在一起的多层结构的复合体。
附图说明
根据下面将描述的实施方案的实施例，本发明的以上限定的方面和其他方面变得明显，并且参考实施方案的这些实施例对其进行说明。
图1至图9示出了在执行根据本发明的示例性实施方案的制造封装件并将部件嵌入该封装件中的方法期间获得的结构的截面图。
图2A示出了图2的平面图。
图10示出了根据本发明的又一示例性实施方案的面板及其包括多个封装件的部分。
附图中的图示是示意性的。在不同的附图中，相似或相同的元件设置有相同的附图标记。
具体实施方式
在参考附图进一步详细地描述示例性实施方案之前，将先概述发展本发明的示例性实施方案所基于的一些基本考虑。
根据本发明的一示例性实施方案，提供了一种具有高准确度的嵌入有部件的封装件。更具体地，本发明的一示例性实施方案提供了一种具有嵌入有电子部件的封装件或模块，该封装件或模块被配置为使得整个配准链变得高效并因此可以保持非常小的制造公差。通过采取这种措施，可以获得高的封装密度，从而允许还获得嵌入有部件的封装件的高度或广泛的功能。
通过本发明的示例性实施方案能够获得的优点是腔体与部件之间的高质量配准。此外，在切割用于腔体成型的基部结构材料的激光切割程序期间，可以通过非常好的热移除能力获得限定腔体的合适质量的切割边缘。这种程序可以利用敷形掩模工艺(conformalmask process)。甚至在使用具有相当低熔点的材料例如聚酰亚胺时也可以获得该优点。此外，由于可以使用高激光能量或脉冲能量(其可以特别是在覆盖层的一部分在形成周向开口之后并且在激光冲击期间保留在基部结构上时获得)，所以示例性实施方案使得可以以特别快速的方式执行激光切割程序。在腔体的形状和设计方面可以获得高度的灵活性。此外，由于设置了可以实现为表面铜层的覆盖层，所以可以获得基部结构的适当的机械稳定性。此外，由于可以通过本发明的示例性实施方案获得的高质量切割边缘，所以不存在污染粘性承载板或任何其他临时承载件的危险。另外，用于接触所嵌入的部件的激光过程的对准可以基于对准标记(例如在实施刮削或X射线时)。这可以允许获得高的精密度，由此使得可以在接触所嵌入的部件时获得小的公差。
图1至图9示出了在执行根据本发明的示例性实施方案的制造封装件100并将部件110嵌入该封装件中的方法期间获得的结构的截面图。
参考图1，覆盖层102附接至基部结构104的第一主表面，该覆盖层在此实施为铜箔，该基部结构在此实施为可以由例如FR4材料制成的芯。在此实施为另外的铜箔的另外的覆盖层160附接在基部结构104的相反的第二主表面上。因此，在图1中，完全固化材料的基部结构104在其两个相反主表面上都覆盖有相应的铜箔，参见覆盖层102和另外的覆盖层160。
参考图2，覆盖层102和另外的覆盖层160二者均被图案化。使覆盖层102图案化包括在覆盖层102中形成周向开口112和作为另外的开口的对准标记108。通过使基部结构104上的覆盖层102图案化，基部结构104的表面部分被选择性地暴露。通过使基部结构104的正面上的覆盖层102图案化，限定了下面待形成的腔体106(见图4)的位置。在形成周向开口112的同时，在同一程序中形成对准标记108。在所描述的实施方案中，覆盖层102通过光刻和蚀刻程序进行图案化。另外的覆盖层160也通过光刻和蚀刻程序进行图案化。因此，形成另外的周向开口199，该周向开口对应于覆盖层102中的周向开口112。另外的周向开口199与周向开口112竖直地齐平。另外的周向开口199和周向开口112一起限定基部结构104的稍后被切割以形成腔体106的一块材料。在另外的覆盖层160中不需要形成对准孔108。
图2中所示的结构构成根据本发明的示例性实施方案的半成品150。该半成品150由基部结构104、在基部结构104上的图案化覆盖层102以及在基部结构104上的图案化的另外的覆盖层160构成。
从图2可以看出，正在形成的腔体106的限定是通过在覆盖层102、160中形成配合的周向开口112、199来进行的。除此之外，对准标记108(其可以是例如点、圆、十字、纵向结构等)仅在覆盖层102中形成作为另外的开口。有利的是，通过同一光刻和蚀刻程序在上覆盖层102中进行对准标记108和周向开口112的形成。这允许保持高的配准准确度。
图2A示出了图2的半成品150的平面图，并且特别示出了在此为点状的对准标记108以及在此为矩形的(可替代地为圆形的、椭圆形的或者多边形的)周向开口112的阵列。周向开口112界定了覆盖层102的隔离岛状件195。
参考图3，通过切除基部结构104在暴露的周向开口112、199内的一部分191来形成腔体106(见图4)。腔体106的这种形成是通过在限定位置处——即沿着在周向开口112、199之间限定的周向竖直切割线——切割基部结构104的激光来限定的。如从图3可以看出，激光器164就是用于此目的的(在所示的实施方案中为CO2激光器)。从图3还可以看出，在通过激光切割形成腔体106期间，覆盖层102在周向开口112内的材料即岛状件195保留在基部结构104上。激光器164向半成品150施加在空间上高度集中的热能束，该束被引导至周向开口112、199的位置，使得激光能量通过周向开口112、199切除基部结构104的在这两个覆盖层102、160之间的暴露材料，从而将所述部分191相对于半成品的其他部分分离。有利地，覆盖层102在周向开口112内的连续岛状件195在激光程序期间保留了半成品150的一部分，允许实现激光能量的均匀热冲击。这防止了基部结构104的完全固化的树脂材料的不期望的燃烧。得益于覆盖层102的岛状件195的铜材料的高导热性和热能分布能力，可以获得所提及的优点。这防止了因基部结构104的材料的不受控制的燃烧过程而形成导电碳。这种导电碳可能在完全制好的封装件100内限定不期望的导电路径，可能使封装件100的电功能恶化或者甚至损坏。
图4示出了所描述的程序的结果，即示出了在移除分离部分191之后于限定位置处形成的腔体106。在已经形成腔体106之后，腔体106的侧壁134可以通过去污和/或等离子体活化进行调节，用于制备(尤其是清洁和/或粘附改善)随后用于将部件110嵌入其中的结构。图4示出了用于形成如图2的图案化程序限定的腔体106的激光切割程序的结果。界定所制造的腔体106的侧壁134由于在激光切割程序期间激光能量的均匀能量分布而具有高质量且基本上不含导电碳。如果在不期望的情况下，在激光切割程序之后，一些导电碳材料或其他污染物保留在侧壁134上，那么这些侧壁134可以被清洁、调节、表面活化等，以便进一步提高正在制造的封装件100的质量和可靠性。
参考图5，在将部件110安装在腔体106中和临时承载件114上之前，首先将临时承载件114附接在基部结构104的背面处。临时承载件114包括刚性板189(例如由FR4材料制成)，并且具有在刚性板189上的粘性表面116(可以是粘合层)，该粘性表面面对并粘附基部结构104和部件110。在将临时承载件114附接至图4所示的结构的下主表面之后，部件110被安装在腔体106中和临时承载件114的粘性表面116上。在所示的实施方案中，部件110被实施为例如由铜制成的电子部件，更精确地实施为带有焊垫130的半导体芯片。在所示的实施方案中，部件110在其下主表面上具有焊垫130。可替代地，该部件也可以在其相反的两个主表面上均具有焊垫130。
参考图6，局部覆盖有图案化覆盖层102的基部结构104的正面以及嵌入在腔体106中的部件110与电绝缘层结构118和导电层结构120层压在一起。导电层结构120可以是铜箔。电绝缘层结构118可以包括用玻璃纤维增强的环氧树脂，即可以由预浸材料制成。因此，通过在图5中所示的结构的上侧上层压另外的至少一个电绝缘层结构118和另外的导电层结构120获得图6中所示的结构。在该层压程序期间，另外的电绝缘层结构118的材料可以在部件110与基部结构104的侧壁134之间的界定腔体106的间隙中流动。因此，可以用在层压程序期间固化的树脂材料等填充这些间隙。作为由于层压而用树脂填充部件110与基部结构104之间的间隙的替代方案，也可以通过粘合材料来填充该间隙，该粘合材料例如可以在将部件110安装在其中之前先插入腔体106中。层压固化了图6的结构，该结构从而变得机械稳固的。此后，临时承载件114不再需要用于机械地支撑或稳定图6中所示的结构的组成部分，并且从结构的其余部分移除。
因此，为了获得图7中所示的结构，在连接之后将临时承载件114从部件110和基部结构104移除。此后，另外的电绝缘层结构122和另外的导电层结构124通过层压连接在基部结构104的背面和部件110上。另外的导电层结构124可以是铜箔。另外的电绝缘层结构122可以包括用玻璃纤维增强的环氧树脂，即可以由预浸材料制成。有利的是，在根据图7的竖直方向上，获得各种材料组成的对称分布，以便在完全制好的封装件100的操作期间抑制该封装件的翘曲、脱层等。
参考图8，通过移除另外的电绝缘层结构122和另外的导电层结构124的材料而暴露对准标记108。由此，在基部结构104中形成开口177，该开口构成图8中所示的整个层结构中的盲孔。图8示出了在正在制造的封装件100的底侧钻出激光孔以便从背面暴露对准孔108之后的根据图7的结构。因此，可以基于对准标记108的位置的精确确认来执行稍后的背面接触程序(参见图9)。因此，随后还将精确地知晓嵌入的部件110位于何处，因为根据图2，已经在同一程序中完成腔体106的限定和对准标记108的形成，且因此没有相互不对准。因此，所提到的信息可以从以下事实中得出：对准标记108的形成和腔体106位置的限定(经由周向开口112)已经通过覆盖层102的单个常见图案化程序来执行。
参考图9，形成了从背面到嵌入的部件110的焊垫130的并且位于从暴露的对准标记108得出的位置处的导电电接触件126(在此实施为铜填充的激光过孔)。接触件126的这种形成包括形成穿过另外的电绝缘层结构122和另外的导电层结构124的进入孔。由此，嵌入的部件110的焊垫130以高的配准准确度暴露。随后，例如通过电镀用导电材料诸如铜填充进入孔。
根据关于部件110在腔体106中的位置以及还关于部件的焊垫130的已知信息，因此如图9中所示可以激光钻出进入孔，随后可以用铜填充该进入孔，从而将埋置的焊垫130与封装件100的外表面电连接。从而，获得成型为板并被构造为印刷电路板(PCB)的层压型封装件100。
图10示出了面板140，并示出了其部分170的放大图，该部分包括根据图1至图9制造的多个封装件100。所示面板140形成用于制造在单数化之前的多个封装件100的预成形件。部分170中的每一个都包括多个封装件100的布置。在图10中还示出了总体对准孔172。因此，根据图1至图9制造的封装件100可以以批量程序制造，即在面板水平上制造。
应注意，术语“包括”不排除其他元件或步骤，并且“一(a)”或“一(an)”不排除多个。另外，与不同实施方案相关联描述的元件可以组合。
还应注意，权利要求中的附图标记不应被解释为限制权利要求的范围。
本发明的实施不限于附图中所示的和上述的优选实施方案。相反，即使在基本上不同的实施方案的情况下，使用所示出的方案和根据本发明的原理的多种变型也是有可能的。

Claims (31)

1.一种制造封装件(100)的方法，其中，所述方法包括：
在基部结构(104)的正面上设置图案化覆盖层(102)，从而限定待形成在所述基部结构(104)中的腔体(106)的位置，并且在同一程序中限定至少一个对准标记(108)的位置；
在所限定的位置处形成所述腔体(106)；
从背面移除所述基部结构(104)的材料，从而暴露所述至少一个对准标记(108)。
2.根据权利要求1所述的方法，其中，所述方法包括将部件(110)嵌入所述腔体(106)中，使得形成嵌入有部件的封装件(100)，其中，所述方法包括形成至少一个接触件(126)，所述至少一个接触件从所述背面到所嵌入的部件(110)并且位于从暴露的所述至少一个对准标记(108)得到的位置处。
3.根据权利要求1或2所述的方法，包括以下特征中的至少一个：
其中，所述覆盖层(102)是金属层；
其中，通过光刻和蚀刻程序使所述覆盖层(102)图案化；
其中，使所述覆盖层(102)图案化包括形成限定所述腔体(106)的位置的、穿过所述覆盖层(102)的周向开口(112)，其中，通过移除所述基部结构(104)在暴露的所述周向开口(112)内的部分来形成所述腔体(106)；
其中，通过激光在所述限定的位置处切割所述基部结构(104)来限定所述腔体(106)。
4.根据权利要求3所述的方法，其中，所述金属层是铜层。
5.根据权利要求3所述的方法，其中，通过切除来移除所述基部结构(104)在暴露的所述周向开口(112)内的部分来形成所述腔体(106)。
6.根据权利要求2所述的方法，其中，所述方法还包括：将临时承载件(114)附接在所述基部结构(104)的所述背面处，然后将所述部件(110)安装在所述腔体(106)中和所述临时承载件(114)上。
7.根据权利要求6所述的方法，包括以下特征中的至少一个：
其中，所述临时承载件(114)包括刚性板；
其中，所述临时承载件(114)具有面对所述基部结构(104)和所述部件(110)的粘性表面(116)。
8.根据权利要求6所述的方法，其中，所述方法还包括：将所述基部结构(104)的所述正面、所述覆盖层(102)和嵌入所述腔体(106)中的所述部件(110)与至少一个电绝缘层结构(118)和/或至少一个导电层结构(120)连接。
9.根据权利要求6所述的方法，其中，所述方法还包括：将所述基部结构(104)的所述正面、所述覆盖层(102)和嵌入所述腔体(106)中的所述部件(110)与至少一个电绝缘层结构(118)和/或至少一个导电层结构(120)通过层压进行连接。
10.根据权利要求8所述的方法，其中，所述方法还包括：在所述连接之后，从所述部件(110)和所述基部结构(104)移除所述临时承载件(114)。
11.根据权利要求8或10所述的方法，还包括：将至少一个另外的电绝缘层结构(122)和/或至少一个另外的导电层结构(124)连接到所述基部结构(104)的所述背面和所述部件(110)上，其中，暴露所述至少一个对准标记(108)包括移除所述至少一个另外的电绝缘层结构(122)和/或至少一个另外的导电层结构(124)的材料。
12.根据权利要求8或10所述的方法，将至少一个另外的电绝缘层结构(122)和/或至少一个另外的导电层结构(124)通过层压连接到所述基部结构(104)的所述背面和所述部件(110)上。
13.根据权利要求11所述的方法，其中，形成所述至少一个接触件(126)包括：
形成穿过所述至少一个另外的电绝缘层结构(122)和/或至少一个另外的导电层结构(124)的至少一个进入孔，以暴露所嵌入的部件(110)；以及
随后，用导电材料填充所述至少一个进入孔的至少一部分。
14.根据权利要求11所述的方法，其中，形成所述至少一个接触件(126)包括：
形成穿过所述至少一个另外的电绝缘层结构(122)和/或至少一个另外的导电层结构(124)的至少一个进入孔，以暴露所嵌入的部件(110)的至少一个焊垫(130)；以及
随后，用导电材料填充所述至少一个进入孔的至少一部分。
15.根据权利要求8所述的方法，包括以下特征中的至少一个：
其中，所述至少一个导电层结构(120)包含铜、铝、镍、银、金、钯和钨中的至少一种；
其中，所述至少一个电绝缘层结构(118)包含树脂玻璃；陶瓷；以及金属氧化物中的至少一种。
16.根据权利要求15所述的方法，其中，所提及的铜、铝、镍、银、金、钯和钨中的任一种涂覆有超导材料。
17.根据权利要求16所述的方法，其中，所述超导材料是石墨烯。
18.根据权利要求15所述的方法，其中，所述树脂是增强树脂或非增强树脂。
19.根据权利要求15所述的方法，其中，所述树脂是环氧树脂或双马来酰亚胺-三嗪树脂、FR-4或FR-5。
20.根据权利要求15所述的方法，其中，所述树脂是氰酸酯、聚亚苯基衍生物、预浸材料、聚酰亚胺、聚酰胺、液晶聚合物、环氧基积层膜或聚四氟乙烯。
21.根据权利要求1所述的方法，包括以下特征中的至少一个：
其中，所述封装件(100)被成形为板；
其中，所述封装件(100)被配置为部件承载件；
其中，所述封装件(100)被配置为层压型封装件(100)。
22.根据权利要求21所述的方法，其中，所述部件承载件是印刷电路板或基板。
23.根据权利要求2所述的方法，其中，所述部件(110)是电子部件。
24.根据权利要求2所述的方法，其中，所述部件(110)是电子芯片。
25.根据权利要求2所述的方法，其中，所述部件(110)是有源电子部件或无源电子部件。
26.根据权利要求2所述的方法，其中，所述部件(110)选自：非导电和/或导电嵌体、传热单元、光导元件、能量收集单元、存储设备、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、电压转换器、密码部件、发射器和/或接收器、机电换能器、致动器、微机电系统、微处理器、电容器、电阻器、电感、累加器、开关、摄像机、天线、磁性元件、另外的封装件和逻辑芯片。
27.一种制造封装件(100)的方法，其中，所述方法包括：
使基部结构(104)上的覆盖层(102)图案化，从而选择性地沿所述覆盖层(102)中的周向开口(112)暴露所述基部结构(104)；
通过经由将在所述周向开口(112)周围暴露的所述基部结构(104)的材料切开而对所述基部结构(104)在所述周向开口(112)内的部分进行切除来形成腔体(106)。
28.根据权利要求27所述的方法，包括以下特征中的至少一个：
其中，在所述周向开口(112)内的所述覆盖层(102)的材料在形成所述腔体(106)期间保留在所述基部结构(104)上；
其中，通过激光切割形成所述腔体(106)；
其中，使所述覆盖层(102)图案化包括与形成所述周向开口(112)同时地在所述覆盖层(102)中形成至少一个对准标记(108)作为至少一个另外的开口；
其中，在形成所述腔体(106)之后，对所述腔体(106)的侧壁(134)进行调整，以用于随后将部件(110)嵌入所述腔体中。
29.根据权利要求28所述的方法，其中，对所述腔体(106)的侧壁(134)通过去污来进行所述调整。
30.一种用于制造多个封装件(100)的板件(140)，其中，所述板件(140)包括：
具有腔体(106)的基部结构(104)；
嵌入所述腔体(106)中的部件(110)；
图案化覆盖层(102)，所述图案化覆盖层在所述基部结构(104)的正面上，并且具有延伸穿过所述覆盖层(102)的开口形式的至少一个对准标记(108)；
另外的开口(177)，所述另外的开口从背面延伸穿过所述基部结构(104)并且暴露所述至少一个对准标记(108)。
31.一种半成品(150)，所述半成品(150)包括：
基部结构(104)；
在所述基部结构(104)上的覆盖层(102)；
其中，所述覆盖层(102)被图案化为具有暴露所述基部结构(104)以用于限定待形成的腔体(106)的位置的周向开口，并且具有在所述覆盖层(102)中的作为至少一个对准标记(108)的至少一个另外的开口(112)。
CN201810036021.7A 2017-01-13 2018-01-15 制造封装件的方法及板件和半成品 Active CN108463047B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17151472.2A EP3349247B1 (en) 2017-01-13 2017-01-13 Patterned cover layer on base structure defining cavity and alignment marker
EP17151472.2 2017-01-13

Publications (2)

Publication Number Publication Date
CN108463047A CN108463047A (zh) 2018-08-28
CN108463047B true CN108463047B (zh) 2020-10-27

Family

ID=57850904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810036021.7A Active CN108463047B (zh) 2017-01-13 2018-01-15 制造封装件的方法及板件和半成品

Country Status (2)

Country Link
EP (1) EP3349247B1 (zh)
CN (1) CN108463047B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN215735031U (zh) * 2021-01-28 2022-02-01 奥特斯科技(重庆)有限公司 包括识别标记的部件承载件
EP4040643A1 (en) * 2021-02-09 2022-08-10 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with cavity accommodating at least part of driven body being magnetically drivable to move
CN113321178B (zh) * 2021-05-31 2023-05-16 成都海威华芯科技有限公司 一种mems滤波器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3575001B2 (ja) * 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
WO2013069093A1 (ja) * 2011-11-08 2013-05-16 株式会社メイコー 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
US20130256007A1 (en) * 2012-03-28 2013-10-03 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
WO2014122779A1 (ja) * 2013-02-08 2014-08-14 株式会社フジクラ 部品内蔵基板およびその製造方法

Also Published As

Publication number Publication date
CN108463047A (zh) 2018-08-28
EP3349247B1 (en) 2020-12-23
EP3349247A1 (en) 2018-07-18

Similar Documents

Publication Publication Date Title
EP3547361B1 (en) Component carrier connected with tilted other component carrier for short electric connection
US11051391B2 (en) Thermally highly conductive coating on base structure accommodating a component
US20220053633A1 (en) Embedding Component in Component Carrier by Component Fixation Structure
EP3582593B1 (en) Method of manufacturing a component carrier with a stepped cavity and a stepped component assembly being embedded within the stepped cavity
EP3340752B1 (en) Method using an air permeable temporary carrier tape for embedding component in component carrier
US10743422B2 (en) Embedding a component in a core on conductive foil
EP3349552A1 (en) Embedding component in component carrier by rigid temporary carrier
US20230369235A1 (en) Component With Dielectric Layer for Embedding in Component Carrier
CN111952193A (zh) 具有嵌入层压叠置件中的表面可接触部件的部件承载件
CN111372369A (zh) 具有部件屏蔽的部件承载件及其制造方法
CN108463047B (zh) 制造封装件的方法及板件和半成品
US11424179B2 (en) Ultra-thin component carrier having high stiffness and method of manufacturing the same
CN111918488A (zh) 制造部件承载件的方法以及部件承载件
CN112996271A (zh) 制造部件承载件的方法及部件承载件
US20220181243A1 (en) Component Carrier With a Photoimageable Dielectric Layer and a Structured Conductive Layer Being Used as a Mask for Selectively Exposing the Photoimageable Dielectric Layer With Electromagnetic Radiation
US11810844B2 (en) Component carrier and method of manufacturing the same
EP3340753A1 (en) Connector member integrated with component carrier
CN112702840B (zh) 有嵌入的部件和水平长型过孔的部件承载件及其制造方法
US11058004B2 (en) Metallic layer as carrier for component embedded in cavity of component carrier
US20240021440A1 (en) Component Carrier and Method of Manufacturing the Same
US20220399261A1 (en) Ultra-Thin Component Carrier Having High Stiffness and Method of Manufacturing the Same
EP3540766A1 (en) Layer stack of component carrier material with embedded components and common high temperature robust dielectric structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant