CN108449091A - 一种基于近似计算的极化码置信传播译码方法及译码器 - Google Patents
一种基于近似计算的极化码置信传播译码方法及译码器 Download PDFInfo
- Publication number
- CN108449091A CN108449091A CN201810250841.6A CN201810250841A CN108449091A CN 108449091 A CN108449091 A CN 108449091A CN 201810250841 A CN201810250841 A CN 201810250841A CN 108449091 A CN108449091 A CN 108449091A
- Authority
- CN
- China
- Prior art keywords
- input data
- bit
- selector
- decoder
- realizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004364 calculation method Methods 0.000 title claims abstract description 28
- 230000010287 polarization Effects 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000012216 screening Methods 0.000 claims description 4
- 239000004576 sand Substances 0.000 claims description 3
- 238000012545 processing Methods 0.000 abstract description 7
- 238000004088 simulation Methods 0.000 abstract description 5
- 238000004422 calculation algorithm Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 241000169170 Boreogadus saida Species 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000012804 iterative process Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Error Detection And Correction (AREA)
Abstract
本发明公开了一种基于近似计算的极化码置信传播译码方法及译码器,通过对传统极化码置信传播译码器中的两种译码节点进行近似优化处理,对于实现对输入数据的绝对值比较运算的第一类节点,在比较输入数据绝对值大小时,只比较输入数据的前部分比特,忽略后面的比特;对于实现对输入数据的加法运算的第二类节点,由全加器和全减器同时对输入数据的绝对值进行运算,并根据绝对值比较结果产生控制号进行筛选,其中的加一单元只作用在输入数据的后部分的比特。本发明通过上述近似计算手段减少了译码器整体的关键路径延迟与硬件消耗。仿真结果表明:在基本不响译码器性能的基础上,本发明可以有效降低译码器硬件消耗,提高译码效率。
Description
技术领域
本发明涉及一种基于近似计算的极化码置信传播译码方法及相应译码器,属于计算机译码技术领域。
背景技术
极化码具有以较低的编译码复杂度达到香农限的能力,因此,在最近的几年中引起了人们的关注。置信传播译码算法作为一种并行译码算法,在Polar上的应用引起了人们很大的关注。然而,传统的置信传播译码算法译码时需要计算大量的数据,具有较高的计算复杂度。随着数据量的不断增大以及人们对数据处理速度要求的提高,译码器的复杂度也在快速增加。
为了平衡译码器的硬件复杂度与译码性能,译码器设计者们也对置信传播译码器做出了各种优化,比如在A Memory Efficient Belief Propagation Decoder for PolarCodes中,提出了一种将相邻译码阶段结合的优化方案,以降低译码器的硬件消耗。但是,在日常生活中,并不是每一项应用都需要100%的译码正确率,比如在图像处理、笔迹识别、智能搜索等领域,可以容忍一定程度的误码率,而这部分可以被忽略的译码性能的损失,可以解放大量的硬件消耗,如何将近似计算引入到极化码置信传播译码器的设计中来,是本发明的主要研究方向。
发明内容
发明目的:针对现有技术中极化码置信传播译码器计算复杂度较高的问题,本发明目的在于提供一种基于近似计算的极化码置信传播译码方法及译码器,用近似计算的方法对传统的置信传播译码器中两种节点进行优化。在不严重降低译码器译码正确率的基础上,降低译码器复杂度与关键路径延迟,从而提高硬件效率与译码吞吐率。
技术方案:为实现上述发明目的,本发明采用如下技术方案:
一种基于近似计算的极化码置信传播译码方法,所述译码方法按照下式对每个节点的左信息L与右信息R进行更新,
其中,i、j分别为译码因子图中的行索引和列索引,N为码长;
对实现g运算功能的节点近似计算方法为:在比较输入数据绝对值大小时,只比较输入数据的前n-k1比特,忽略输入数据的后k1比特,其中n为输入数据位数,k1为大于0的整数,取值根据译码精度要求确定;
对实现f运算功能的节点近似计算方法为:由全加器和全减器同时对输入数据的绝对值 Ma,Mb进行运算产生临时结果,通过比较器比较Ma,Mb产生控制信号对临时结果进行筛选,产生输出数据的符号位Ss和绝对值Ms,控制信号筛选准则如下:
Sa | Sb | 输入数据绝对值比较结果 | Ss | Ms |
0 | 0 | - | 0 | Ma+Mb |
1 | 1 | - | 1 | Ma+Mb |
0 | 1 | Ma≥Mb | 0 | Ma-Mb |
0 | 1 | Ma<Mb | 1 | -(Ma-Mb) |
1 | 0 | Ma≥Mb | 1 | Ma-Mb |
1 | 0 | Ma<Mb | 0 | -(Ma-Mb) |
其中,Sa,Sb为输入符号位,在对全减器输出结果进行按位取反和加一运算中,加一时只对输入数据的后k2个比特生效,k2为大于0的整数。
作为优选,加一运算时,产生的进位比特被舍弃,不对输入数据的高比特位产生作用,如果有进位比特,则将后k2个比特为全部置为1。
采用所述译码方法的基于近似计算的极化码置信传播译码器,所述译码器的每个译码阶段包括N/2个计算块,每个计算块包括一个第一类节点和一个第二类节点;所述第一类节点用于实现对输入数据绝对值进行大小比较,取其中较小的绝对值,符号位取两个输入符号位异或;所述第二类节点用于实现对输入数据的加法运算。
作为优选,所述第一类节点包括第一异或单元、第一比较器、第一选择器和第二选择器;所述异或单元用于根据输入数据的符号位确定输出数据的符号位,所述第一比较器用于比较两路输入数据的前n-k1比特,输出控制信号至第一选择器和第二选择器,所述第一选择器根据第一比较器的控制信号确定输出数据的前n-k1比特,第二选择器根据第一比较器的控制信号确定输出数据的后k1比特;
作为优选,所述第二类节点包括第二异或单元、全加器、全减器、第二比较器、按位取反单元、加一单元、第三选择器、第四选择器和第五选择器;所述第二异或单元用于实现输入数据符号位的异或运算,输出作为第三选择器的控制信号;所述全加器用于实现输入数据绝对值相加运算,所述全减器用于实现输入数据绝对值相减运算,所述第二比较器用于实现输入数据绝对值比较,输出作为第四选择器和第五选择器的控制信号;所述第三选择器的两路输入分别连全加器输出和第四选择器输出;所述第四选择器的两路输入分别连加一单元输出和全减器输出;所述第五选择器输入为两路输入数据的符号位,得到输出数据的符号位;所述第三选择器得到输出数据的绝对值。
作为优选,所述加一单元包括第一子单元和第二子单元,所述第一子单元直接输出输入数据的n-k2个比特,所述第二子单元对输入数据的后k2个比特进行加一运算。
有益效果:与现有技术相比,本发明的优点如下:
(1)传统置信传播译码器中第一类节点中,需要对输入数据的绝对值从高到低逐位进行比较,在输入数据绝对值相近的情况下,该译码器节点需要比较完输入数据的所有比特位才能得出结果。但是,在这种情况下,无论选取哪一个输入数据作为输出,都可以得到正确的译码结果。本发明中提供的基于近似计算的第一类节点,假设输入数据长度为n比特,只对输入数据绝对值的前n-k1比特进行比较,忽略输入数据的后k比特。本发明可以在不严重降低置信传播译码器性能的基础上,降低硬件消耗。该方法对于随机输入的值进行比较时,其误差率为这里k1的值根据译码精度要求来选取,通常来说,k1越大,译码精度越低,硬件消耗越少;反之精度越高,硬件消耗越大。
(2)传统置信传播译码器中第二类节点如图5所示,由于需要分别对输入数据和输出数据做取反加一操作,所以该节点的关键路径延迟非常大,限制了译码吞吐率。除此之外,在译码过程中,加一单元的作用并不明显,用全加器处理这一操作显得多余。本发明中提供的基于近似计算的第二类节点中,不做对输入数据的取反加一操作,而是直接使用全减器和全加器对输入数据进行处理。接着,根据符号位的情况,在两种处理结果中进行选择,选择规则如表格1所示。提高了译码吞吐率。对于输出数据的加一单元,只对只对输入数据a的后k2个比特生效。除此之外,加一单元产生的进位比特被舍弃,不对a的高比特位产生作用。如果有进位比特,则将后k2个比特为全部置为1。以达到降低硬件消耗的目的。这里k2的值根据译码精度要求来选取,通常来说,k2越大,译码精度越低,硬件消耗越少;反之精度越高,硬件消耗越大。
附图说明
图1为极化码置信传播译码算法因子图。
图2为极化码置信传播译码器结构示意图。
图3为第一类节点结构示意图。
图4为第二类节点结构示意图。
图5为第二类节点中加一单元结构示意图。
图6为传统置信传播译码器中第二类节点结构示意图。
图7为第二类节点中加一单元作用于低位比特的仿真结果对比图。
图8为第一类节点中比较器忽略低位比特的仿真结果对比图。
具体实施方式
下面结合附图和具体实施例对本发明做进一步说明。
极化码置信传播译码算法因子图如图1所示,i为因子图中的行索引;j为因子图中的列索引;Ri.j表示在迭代过程中,位于因子图中(i,j)处节点从左向右传递的信息,即右信息;Li.j表示在迭代过程中,位于因子图中(i,j)处节点从右向左传递的信息,即左信息;译码算法按照下式对每个节点的左信息L与右信息R进行更新:
其中,
将译码器中实现g运算功能的节点称为第一类节点,实现f运算功能的节点称为第二类节点。N为码长,图1是N=8比特时,译码器的逻辑架构因子图。
N比特极化码置信传播译码器电路如图2所示,输入数据信号为p1和pn+1,输入控制信号为m,输出为译码器由控制块,计算块和结果处理模块组成,其中,每个译码阶段由N/2个计算块构成,每个计算块由一个第一类节点和一个第二类节点构成。
本发明实施公开的基于近似计算的极化码置信传播译码方法中对极化码置信传播译码器中第一类节点的近似计算方法为:
设输入数据的绝对值为a,b,符号位为Sa,Sb。第一类节点主要实现对输入数据绝对值进行大小比较,取其中较小的绝对值,符号位取两个输入符号位异或的功能。在比较输入数据绝对值大小时,只比较输入数据的前n-k1比特,忽略输入数据的后k1比特。如果则判定s[n-1,0]=b[n-1,0],否则,判定s[n-1,0]=a[n-1,0]。这里取k1=2,即只比较输入数据的前n-2比特,忽略输入数据的后2比特。具体电路设计如图3所示,首先,符号位S通过输入符号位Sa,Sb的异或产生,其次,通过比较a[n-1,2]与b[n-1,2]产生控制信号,若a[n-1,2]≥b[n-1,2],则s[n-1,0]=b[n-1,0],即控制信号使得选择器分别选择b[n-1,2]和b[1,0];反之选择a[n-1,2]和a[1,0]。
对极化码置信传播译码器中第二类节点的近似计算方法为:
设输入数据的绝对值为Ma,Mb,符号位为Sa,Sb,输出数据的绝对值为Ms,符号位为Ss。第二类节点主要实现对输入数据的加法运算,如图4所示。首先,由比较器比较Ma,Mb产生控制信号,同时,全加器和全减器同时处理数据产生临时结果,再由控制信号通过双路选择器对临时结果进行筛选,产生最后结果Ss和Ms。控制信号筛选准则由下表确定。
Sa | Sb | 输入数据绝对值比较结果 | Ss | Ms |
0 | 0 | - | 0 | Ma+Mb |
1 | 1 | - | 1 | Ma+Mb |
0 | 1 | Ma≥Mb | 0 | Ma-Mb |
0 | 1 | Ma<Mb | 1 | -(Ma-Mb) |
1 | 0 | Ma≥Mb | 1 | Ma-Mb |
1 | 0 | Ma<Mb | 0 | -(Ma-Mb) |
对于图4中的加一单元,如图5所示,设输入数据为a。取k2=3,在加1时只对输入数据a的后k2个比特生效。除此之外,加一单元产生的进位比特被舍弃,不对a的高比特位产生作用。如果有进位比特,则将后k2个比特为全部置为1。
如图2-4所示,本发明实施例公开的一种基于近似计算的极化码置信传播译码器,译码器的每个译码阶段包括N/2个计算块,每个计算块包括一个第一类节点和一个第二类节点;第一类节点用于实现对输入数据的绝对值比较运算,第二类节点用于实现对输入数据的加法运算。
其中,第一类节点包括第一异或单元、第一比较器、第一选择器和第二选择器;异或单元用于根据输入数据的符号位确定输出数据的符号位,第一比较器用于比较两路输入数据的前n-k比特,输出控制信号至第一选择器和第二选择器,第一选择器根据第一比较器的控制信号确定输出数据的前n-k比特,第二选择器根据第一比较器的控制信号确定输出数据的后 k比特;
第二类节点包括第二异或单元、全加器、全减器、第二比较器、按位取反单元、加一单元、第三选择器、第四选择器和第五选择器;第二异或单元用于实现输入数据符号位的异或运算,输出作为第三选择器的控制信号;全加器用于实现输入数据绝对值相加运算,全减器用于实现输入数据绝对值相减运算,第二比较器用于实现输入数据绝对值比较,输出作为第四选择器和第五选择器的控制信号;第三选择器的两路输入分别连全加器输出和第四选择器输出;第四选择器的两路输入分别连加一单元输出和全减器输出;第五选择器输入为两路输入数据的符号位,得到输出数据的符号位;第三选择器得到输出数据的绝对值。
加一单元包括第一子单元和第二子单元,第一子单元直接输出输入数据的n-k2个比特,第二子单元对输入数据的后k2个比特进行加一运算。
为验证本发明的效果,将采用上述两种近似方案的节点应用于极化码译码器中,以64比特,0.5码率的极化码为例,进行译码,得到仿真结果分别如图7和图8所示。根据仿真图可以得出,第一类节点中比较器忽略低位1比特,第二类节点中加一单元作用于低位3比特时,译码器的译码性能不会大幅度降低,而译码器的硬件消耗和关键路径延迟都会降低。
Claims (6)
1.一种基于近似计算的极化码置信传播译码方法,所述译码方法按照下式对每个节点的左信息L与右信息R进行更新,
其中,i、j分别为译码因子图中的行索引和列索引,N为码长;
其特征在于:
对实现g运算功能的节点近似计算方法为:在比较输入数据绝对值大小时,只比较输入数据的前n-k1比特,忽略输入数据的后k1比特,其中n为输入数据位数,k1为大于0的整数,取值根据译码精度要求确定;
对实现f运算功能的节点近似计算方法为:由全加器和全减器同时对输入数据的绝对值Ma,Mb进行运算产生临时结果,通过比较器比较Ma,Mb产生控制信号对临时结果进行筛选,产生输出数据的符号位Ss和绝对值Ms,控制信号筛选准则如下:
其中,Sa,Sb为输入符号位,在对全减器输出结果进行按位取反和加一运算中,加一时只对输入数据的后k2个比特生效,k2为大于0的整数。
2.根据权利要求1所述的基于近似计算的极化码置信传播译码方法,其特征在于:加一运算时,产生的进位比特被舍弃,不对输入数据的高比特位产生作用,如果有进位比特,则将后k2个比特为全部置为1。
3.采用根据权利要求1或2所述基于近似计算的极化码置信传播译码方法的基于近似计算的极化码置信传播译码器,其特征在于:所述译码器的每个译码阶段包括N/2个计算块,每个计算块包括一个第一类节点和一个第二类节点;所述第一类节点用于实现对输入数据绝对值进行大小比较,取其中较小的绝对值,符号位取两个输入符号位异或;所述第二类节点用于实现对输入数据的加法运算。
4.根据权利要求3所述的基于近似计算的极化码置信传播译码器,其特征在于:所述第一类节点包括第一异或单元、第一比较器、第一选择器和第二选择器;所述异或单元用于根据输入数据的符号位确定输出数据的符号位,所述第一比较器用于比较两路输入数据的前n-k1比特,输出控制信号至第一选择器和第二选择器,所述第一选择器根据第一比较器的控制信号确定输出数据的前n-k1比特,第二选择器根据第一比较器的控制信号确定输出数据的后k1比特。
5.根据权利要求3所述的基于近似计算的极化码置信传播译码器,其特征在于:所述第二类节点包括第二异或单元、全加器、全减器、第二比较器、按位取反单元、加一单元、第三选择器、第四选择器和第五选择器;所述第二异或单元用于实现输入数据符号位的异或运算,输出作为第三选择器的控制信号;所述全加器用于实现输入数据绝对值相加运算,所述全减器用于实现输入数据绝对值相减运算,所述第二比较器用于实现输入数据绝对值比较,输出作为第四选择器和第五选择器的控制信号;所述第三选择器的两路输入分别连全加器输出和第四选择器输出;所述第四选择器的两路输入分别连加一单元输出和全减器输出;所述第五选择器输入为两路输入数据的符号位,得到输出数据的符号位;所述第三选择器得到输出数据的绝对值。
6.根据权利要求5所述的基于近似计算的极化码置信传播译码器,其特征在于:所述加一单元包括第一子单元和第二子单元,所述第一子单元直接输出输入数据的n-k2个比特,所述第二子单元对输入数据的后k2个比特进行加一运算。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810250841.6A CN108449091B (zh) | 2018-03-26 | 2018-03-26 | 一种基于近似计算的极化码置信传播译码方法及译码器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810250841.6A CN108449091B (zh) | 2018-03-26 | 2018-03-26 | 一种基于近似计算的极化码置信传播译码方法及译码器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108449091A true CN108449091A (zh) | 2018-08-24 |
CN108449091B CN108449091B (zh) | 2021-05-11 |
Family
ID=63196562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810250841.6A Active CN108449091B (zh) | 2018-03-26 | 2018-03-26 | 一种基于近似计算的极化码置信传播译码方法及译码器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108449091B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108418588A (zh) * | 2018-01-17 | 2018-08-17 | 中国计量大学 | 低延迟极化码sms译码器设计 |
CN110620587A (zh) * | 2019-09-20 | 2019-12-27 | 上海大学 | 基于不同数据类型传输的极化码bp译码单元 |
CN110752893A (zh) * | 2019-10-17 | 2020-02-04 | 网络通信与安全紫金山实验室 | 一种用于极化码的置信传播的近似译码方法及装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105634507A (zh) * | 2015-12-30 | 2016-06-01 | 东南大学 | 极化码置信传播译码器的流水线架构 |
KR101699749B1 (ko) * | 2015-10-06 | 2017-01-25 | 조선대학교산학협력단 | 짧은 길이의 극 부호를 위한 향상된 bp 복호 방법 및 그 장치 |
CN106936543A (zh) * | 2017-03-06 | 2017-07-07 | 东南大学 | 极化码编码的mimo的图合并检测译码算法及装置 |
CN107241106A (zh) * | 2017-05-24 | 2017-10-10 | 东南大学 | 基于深度学习的极化码译码算法 |
WO2017178567A1 (fr) * | 2016-04-15 | 2017-10-19 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Methode de décodage d'un code polaire avec inversion de bits peu fiables |
CN107809303A (zh) * | 2017-10-20 | 2018-03-16 | 华南理工大学 | 一种基于awgn子信道优化的极化码译码方法 |
-
2018
- 2018-03-26 CN CN201810250841.6A patent/CN108449091B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101699749B1 (ko) * | 2015-10-06 | 2017-01-25 | 조선대학교산학협력단 | 짧은 길이의 극 부호를 위한 향상된 bp 복호 방법 및 그 장치 |
CN105634507A (zh) * | 2015-12-30 | 2016-06-01 | 东南大学 | 极化码置信传播译码器的流水线架构 |
WO2017178567A1 (fr) * | 2016-04-15 | 2017-10-19 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Methode de décodage d'un code polaire avec inversion de bits peu fiables |
CN106936543A (zh) * | 2017-03-06 | 2017-07-07 | 东南大学 | 极化码编码的mimo的图合并检测译码算法及装置 |
CN107241106A (zh) * | 2017-05-24 | 2017-10-10 | 东南大学 | 基于深度学习的极化码译码算法 |
CN107809303A (zh) * | 2017-10-20 | 2018-03-16 | 华南理工大学 | 一种基于awgn子信道优化的极化码译码方法 |
Non-Patent Citations (3)
Title |
---|
JUNMEI YANG等: ""Pipelined Belief Propagation Polar Decoders"", 《2016 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS》 * |
MENGHUI XU: ""Stochastic BP Polar Decoding and Architecture with Efficient Re-Randomization and Directive Register"", 《2016 IEEE INTERNATIONAL WORKSHOP ON SIGNAL PROCESSING SYSTEMS》 * |
任洁: ""极化码BP译码算法中量化问题的研究"", 《通信技术》 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108418588A (zh) * | 2018-01-17 | 2018-08-17 | 中国计量大学 | 低延迟极化码sms译码器设计 |
CN108418588B (zh) * | 2018-01-17 | 2022-02-11 | 中国计量大学 | 低延迟极化码译码器 |
CN110620587A (zh) * | 2019-09-20 | 2019-12-27 | 上海大学 | 基于不同数据类型传输的极化码bp译码单元 |
CN110620587B (zh) * | 2019-09-20 | 2023-02-17 | 上海大学 | 基于不同数据类型传输的极化码bp译码单元 |
CN110752893A (zh) * | 2019-10-17 | 2020-02-04 | 网络通信与安全紫金山实验室 | 一种用于极化码的置信传播的近似译码方法及装置 |
CN110752893B (zh) * | 2019-10-17 | 2022-05-03 | 网络通信与安全紫金山实验室 | 一种用于极化码的置信传播的近似译码方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN108449091B (zh) | 2021-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210349692A1 (en) | Multiplier and multiplication method | |
CN108449091B (zh) | 一种基于近似计算的极化码置信传播译码方法及译码器 | |
CN101140511A (zh) | 串行进位二进制加法器 | |
CN106940638B (zh) | 一种二进制原码加减法运算单元的硬件架构 | |
CN114647399B (zh) | 一种低能耗高精度近似并行定宽乘法累加装置 | |
Shilpa et al. | Performance analysis of parallel prefix adder for datapath VLSI design | |
Shrestha et al. | High-speed and hardware-efficient successive cancellation polar-decoder | |
CN115642922A (zh) | 一种基于近似计算的极化码译码器处理单元 | |
Dimitrakopoulos et al. | New architectures for modulo 2n-1 adders | |
CN110825346B (zh) | 一种低逻辑复杂度的无符号近似乘法器 | |
CN113268219B (zh) | 一种带二进制补码转换的加法器电路 | |
CN114925640A (zh) | 一种多级mprm逻辑电路功耗优化方法 | |
Yan et al. | Hardware efficient successive-cancellation polar decoders using approximate computing | |
US11281428B2 (en) | Conversion circuitry | |
CN110752893B (zh) | 一种用于极化码的置信传播的近似译码方法及装置 | |
CN108566210B (zh) | 兼容IEEE 802.11n标准的LDPC编码系统及方法、LDPC编码器 | |
CN113271109A (zh) | 一种ldpc译码过程中迭代循环数据存储方法及系统 | |
CN113805840B (zh) | 快速累加器 | |
CN111897513A (zh) | 一种基于反向极性技术的乘法器及其代码生成方法 | |
CN101227613B (zh) | 一种sad运算处理装置及方法 | |
Vani et al. | VLSI design of a novel area efficient fir filter design using roba multiplier | |
CN118312132B (zh) | 一种乘法器优化方法及高效乘法器 | |
Veena et al. | Energy scalable Brent Kung adder with non-zeroing bit truncation | |
CN116521228A (zh) | 一种低比特神经网络输入源相加层优化的实现方法 | |
CN115658007A (zh) | 一种高带宽可配流水级的并行乘法器运算方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |