CN108446096B - 数据计算系统 - Google Patents

数据计算系统 Download PDF

Info

Publication number
CN108446096B
CN108446096B CN201810235312.9A CN201810235312A CN108446096B CN 108446096 B CN108446096 B CN 108446096B CN 201810235312 A CN201810235312 A CN 201810235312A CN 108446096 B CN108446096 B CN 108446096B
Authority
CN
China
Prior art keywords
calculation
data
memory
processor
computing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810235312.9A
Other languages
English (en)
Other versions
CN108446096A (zh
Inventor
阎承洋
劳懋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou C Sky Microsystems Co Ltd
Original Assignee
Hangzhou C Sky Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou C Sky Microsystems Co Ltd filed Critical Hangzhou C Sky Microsystems Co Ltd
Priority to CN201810235312.9A priority Critical patent/CN108446096B/zh
Publication of CN108446096A publication Critical patent/CN108446096A/zh
Priority to US16/479,320 priority patent/US11243771B2/en
Priority to JP2020546455A priority patent/JP7381481B2/ja
Priority to EP19771895.0A priority patent/EP3765956B1/en
Priority to PCT/CN2019/077132 priority patent/WO2019179311A1/en
Priority to EP24181514.1A priority patent/EP4404055A3/en
Application granted granted Critical
Publication of CN108446096B publication Critical patent/CN108446096B/zh
Priority to US17/648,659 priority patent/US11972262B2/en
Priority to JP2023188892A priority patent/JP2024003111A/ja
Priority to US18/624,870 priority patent/US20240264836A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491—Computations with decimal numbers radix 12 or 20.
    • G06F7/498—Computations with decimal numbers radix 12 or 20. using counter-type accumulators
    • G06F7/4981—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491—Computations with decimal numbers radix 12 or 20.
    • G06F7/4915—Multiplying; Dividing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491—Computations with decimal numbers radix 12 or 20.
    • G06F7/498—Computations with decimal numbers radix 12 or 20. using counter-type accumulators
    • G06F7/4983—Multiplying; Dividing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/5443—Sum of products
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/556—Logarithmic or exponential functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/048—Activation functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Computational Linguistics (AREA)
  • Mathematical Physics (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Neurology (AREA)
  • Computer Hardware Design (AREA)
  • Advance Control (AREA)
  • Multi Processors (AREA)
  • Complex Calculations (AREA)

Abstract

本发明提供一种数据计算系统。所述数据计算系统包括：存储器、处理器以及加速器，其中，所述存储器，与所述处理器耦合，用于存储待计算的数据，所述数据由所述处理器写入；所述处理器，与所述加速器耦合，用于对所述加速器进行控制；所述加速器，与所述存储器耦合，用于根据预先配置好的控制信息访问所述存储器，实现数据计算，并将计算结果写回所述存储器。本发明能够提高处理器的执行效率，减少处理器对于计算的开销。

Description

数据计算系统
技术领域
本发明涉及计算机技术领域，尤其涉及一种数据计算系统。
背景技术
随着人工智能技术的发展，计算能力与计算速度在人工智能领域起着不可忽略的作用，目前主流实现的计算方式是处理器通过总线访问存储器读取到数据然后计算，得到结果后再通过总线将计算结果写回到存储器中。显然的，在计算的过程中处理器因为计算需要不断访问存储器，占用了大量总线资源，影响处理器的执行效率。
发明内容
本发明提供的数据计算系统，能够提高处理器的执行效率，减少处理器对于计算的开销。
本发明提供一种数据计算系统，包括：存储器、处理器以及加速器，其中，
所述存储器，与所述处理器耦合，用于存储待计算的数据，所述数据由所述处理器写入；
所述处理器，与所述加速器耦合，用于对所述加速器进行控制；
所述加速器，与所述存储器耦合，用于根据预先配置好的控制信息访问所述存储器，实现数据计算，并将计算结果写回所述存储器。
可选地，所述加速器，包括控制寄存模块和计算模块，其中，
所述控制寄存模块，与所述处理器耦合，用于寄存控制信息，所述控制信息由所述处理器下发指令进行预先配置；
所述计算模块，与所述存储器耦合，用于根据所述控制信息访问所述存储器，实现数据计算，并将计算结果写回所述存储器。
可选地，所述控制寄存模块寄存的控制信息包括待计算数据的起始地址、计算数据的个数、计算类型、计算结果写回地址以及计算使能标志。
可选地，所述计算类型包括乘累加运算、指数计算、Sigmoid、ReLU及Softmax。
可选地，所述计算模块，用于当读取到所述计算使能标志为1时，根据所述待计算数据的起始地址及计算数据的个数，从所述存储器中读取计算数据，再根据所述计算类型进行数据计算，在计算完成后将计算结果按照所述计算结果写回地址写回到所述存储器。
可选地，所述计算模块，用于在计算完成后，将所述计算使能标志清零。
可选地，所述计算模块实现乘累加计算或者ReLU计算时，包括：乘累加单元、ReLU计算单元、第一多路选择器及第二多路选择器，其中，
所述乘累加单元，用于实现乘累加计算；
所述ReLU计算单元，用于对输入的数据进行ReLU计算；
所述第一多路选择器，用于选择输入所述ReLU计算单元的数据为乘累加计算结果或者其他输入数据；
所述第二多路选择器，用于选择是否将所述乘累加计算结果经过ReLU计算。
可选地，所述存储器存储的计算数据全部由所述处理器写入，计算过程中不更新。
本发明提供的数据计算系统，在原有存储器和处理器的基础上，增加一个加速器，处理器通过总线控制加速器，加速器去访问存储器，进行数据计算，计算完成后将计算结果写回到存储器，与现有技术相比，处理器只是对加速器进行控制，具体的数据计算由加速器完成，整个计算过程是加速器单独执行的过程，不占用处理器的计算单元，也不占用总线资源，处理器在这个过程中可以处理其他事件，并不会影响到加速器的计算性能，因此，提高了处理器的执行效率，减少了处理器对于计算的开销，同时也节约了数据计算的时间。
附图说明
图1为本发明的数据计算系统的一个实施例的结构示意图；
图2为图1中加速器的一种结构示意图；
图3为图2中计算模块的一种结构示意图；
图4为32路8x8数据存储格式及计算结果写回格式图；
图5为4路16x16数据存储格式及计算结果写回格式图；
图6为指数计算、SoftMax、Sigmoid数据存储格式及计算结果写回格式图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种数据计算系统，如图1所示，所述数据计算系统包括：存储器11、处理器12以及加速器13，其中，
存储器11，与处理器12耦合，用于存储待计算的数据，待计算的全部数据由处理器12写入存储器11；
处理器12，与加速器13耦合，用于对加速器13进行控制；
加速器13，与存储器11耦合，用于根据预先配置好的控制信息访问存储器11，实现数据计算，并将计算结果写回存储器11。
本发明实施例提供的数据计算系统，在进行数据计算时，处理器只是对加速器起一个控制作用，不进行具体的数据计算，具体的数据计算由加速器来完成，因此，在计算过程中，处理器不需要访问存储器，不占用总线，提高了总线的利用率，同时当加速器在执行数据计算时，处理器可以去处理其他事件，也提高了处理器的利用率。另外，加速器不依赖于任何存储器类型，可与各种类型的存储器进行耦合计算，不受限制，兼容性好，对于不同的算法便于修改升级。
另外，利用本发明还进行了语音唤醒的实验验证，根据实验数据结果表明，同样的语音唤醒算法处理性能，利用处理器的计算单元，处理性能在196MCPS，而使用加速器进行处理，性能可以达到90MCPS，性能可提升接近55％。
可选地，如图2所示，加速器13包括控制寄存模块131和计算模块132，其中，
控制寄存模块131，与处理器12耦合，用于寄存控制信息，所述控制信息由处理器12通过总线下发指令进行预先配置；
计算模块132，与存储器11耦合，用于根据所述控制信息访问存储器11，实现数据计算，并将计算结果写回存储器11。
可选地，上述的控制信息包括待计算数据的起始地址、计算数据的个数、计算类型、计算结果写回地址以及计算使能标志。其中，计算类型包括乘累加计算、指数计算、Sigmoid、ReLU、Softmax。也就是说，计算模块132能够实现乘累加计算、指数计算、Sigmoid计算、ReLU计算、Softmax计算。但本发明的计算类型并不局限于上述几种，可以根据软件应用的实际需求，定制计算类型，可扩展性好。执行计算过程中，计算类型可以通过处理器进行控制，使用灵活方便，还可根据实际需求，增加或删减计算类型的硬件实现，以达到芯片面积最优化的效果。
当计算模块132读取到计算使能标志为1时，根据待计算数据的起始地址及计算数据的个数，依次从存储器11中读取计算数据，再根据计算类型进行数据计算，在计算完成后将计算结果按照计算结果写回地址写回到存储器11，同时将计算使能标志清零。当处理器12读取到计算使能标志为0时，则可以开始下次计算或者从存储器11中读取计算结果。
进一步地，当计算模块132实现乘累加计算或者ReLU计算时，如图3所示，计算模块132包括乘累加单元1321、ReLU计算单元1322、第一多路选择器1323及第二多路选择器1324，其中，
乘累加单元1321，包括2路16位乘法器、2路8位乘法器、累加器、寄存器，采用2路16位乘法器与两路8位乘法器并行计算，然后将乘累加计算结果存储到寄存器中；
ReLU计算单元1322，用于对输入的数据进行ReLU计算；
第一多路选择器1323，用于选择输入ReLU计算单元1322的数据为乘累加计算结果或者其他输入数据；
第二多路选择器1324，用于选择是否将所述乘累加计算结果经过ReLU计算。
下面以实现32路8X8乘累加计算为例，说明本发明的数据计算系统的计算过程。
包含的步骤如下：
1)处理器将所需要计算的所有数据A和数据B通过总线全部写入到存储器中，后续计算过程中不再写入数据。等到计算完成后，如果需要更换计算数据，此时处理器重新写入计算数据。
2)数据写完之后，处理器配置加速器的控制寄存模块，先配置数据A的起始地址、数据B的起始地址以及计算结果写回地址；
3)处理器再配置计算类型为32路8X8乘累加计算，计算数据的个数设为32，将计算使能标志置1；
4)加速器的计算模块读取到计算使能标志为1时，开始加速计算，根据控制寄存模块中的数据A的起始地址、数据B的起始地址、计算数据的个数，从存储器中读取计算数据，并进行乘累加计算；
5)在计算完成后将计算结果按照所述计算结果写回地址，主动将计算结果写回到存储器对应的写回地址中，并将计算使能标志清零。
6)处理器读取到计算使能标志为0，则可以开始下次计算或者从存储器中读取计算结果。
上述例子中，32路8X8数据存储格式及计算结果写回格式参见图4。另外，本发明实施例执行4路16X16乘累加计算时，4路16X16数据存储格式及计算结果写回格式参见图5。
另外，当计算模块132实现指数计算、Sigmoid、Softmax时，数据存储格式及计算结果写回格式如图6所示。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (6)

1.一种数据计算系统，其特征在于，包括：存储器、处理器以及加速器，其中，
所述存储器，与所述处理器耦合，用于存储待计算的数据，所述数据由所述处理器写入；
所述处理器，与所述加速器耦合，用于对所述加速器进行控制；
所述加速器，与所述存储器耦合，用于根据预先配置好的包括计算类型的控制信息访问所述存储器，实现与计算类型对应的数据计算，并将计算结果写回所述存储器；
其中，所述加速器包括控制寄存模块和计算模块，
所述控制寄存模块，与所述处理器耦合，用于寄存控制信息，所述控制信息由所述处理器下发指令进行预先配置；
所述计算模块，与所述存储器耦合，用于根据所述控制信息访问所述存储器，实现数据计算，并将计算结果写回所述存储器；
其中，所述计算模块实现乘累加计算或ReLU计算时，包括：乘累加单元、ReLU计算单元、第一多路选择器及第二多路选择器，其中，
所述乘累加单元，用于实现乘累加计算，所述乘累加单元包括2路16位乘法器、2路8位乘法器，采用2路16位乘法器与两路8位乘法器实现乘累加的并行计算；
所述ReLU计算单元，用于对输入的数据进行ReLU计算；
所述第一多路选择器，用于选择输入所述ReLU计算单元的数据为乘累加计算结果或者其他输入数据；
所述第二多路选择器，用于选择是否将所述乘累加计算结果经过ReLU计算。
2.根据权利要求1所述的数据计算系统，其特征在于，所述控制寄存模块寄存的控制信息还包括待计算数据的起始地址、计算数据的个数、计算结果写回地址以及计算使能标志。
3.根据权利要求2所述的数据计算系统，其特征在于，所述计算类型包括乘累加运算、指数计算、Sigmoid、ReLU及Softmax。
4.根据权利要求2或3所述的数据计算系统，其特征在于，所述计算模块，用于当读取到所述计算使能标志为1时，根据所述待计算数据的起始地址及计算数据的个数，从所述存储器中读取计算数据，再根据所述计算类型进行数据计算，在计算完成后将计算结果按照所述计算结果写回地址写回到所述存储器。
5.根据权利要求4所述的数据计算系统，其特征在于，所述计算模块，用于在计算完成后，将所述计算使能标志清零。
6.根据权利要求1所述的数据计算系统，其特征在于，所述存储器存储的计算数据全部由所述处理器写入，计算过程中不更新。
CN201810235312.9A 2018-03-21 2018-03-21 数据计算系统 Active CN108446096B (zh)

Priority Applications (9)

Application Number Priority Date Filing Date Title
CN201810235312.9A CN108446096B (zh) 2018-03-21 2018-03-21 数据计算系统
PCT/CN2019/077132 WO2019179311A1 (en) 2018-03-21 2019-03-06 Data computing system
JP2020546455A JP7381481B2 (ja) 2018-03-21 2019-03-06 データ計算システム
EP19771895.0A EP3765956B1 (en) 2018-03-21 2019-03-06 Data computing system
US16/479,320 US11243771B2 (en) 2018-03-21 2019-03-06 Data computing system
EP24181514.1A EP4404055A3 (en) 2018-03-21 2019-03-06 Data computing system
US17/648,659 US11972262B2 (en) 2018-03-21 2022-01-21 Data computing system
JP2023188892A JP2024003111A (ja) 2018-03-21 2023-11-02 データ計算システム
US18/624,870 US20240264836A1 (en) 2018-03-21 2024-04-02 Data computing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810235312.9A CN108446096B (zh) 2018-03-21 2018-03-21 数据计算系统

Publications (2)

Publication Number Publication Date
CN108446096A CN108446096A (zh) 2018-08-24
CN108446096B true CN108446096B (zh) 2021-01-29

Family

ID=63196016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810235312.9A Active CN108446096B (zh) 2018-03-21 2018-03-21 数据计算系统

Country Status (5)

Country Link
US (3) US11243771B2 (zh)
EP (2) EP4404055A3 (zh)
JP (2) JP7381481B2 (zh)
CN (1) CN108446096B (zh)
WO (1) WO2019179311A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108446096B (zh) 2018-03-21 2021-01-29 杭州中天微系统有限公司 数据计算系统
CN110245096B (zh) * 2019-06-24 2023-07-25 苏州暴雪电子科技有限公司 一种实现处理器直接连接扩展计算模块的方法
CN112541581A (zh) * 2019-09-23 2021-03-23 阿里巴巴集团控股有限公司 一种加速计算单元和加速计算系统

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04104358A (ja) 1990-08-23 1992-04-06 Hitachi Ltd マイクロコンピュータ装置
US5742839A (en) * 1992-01-30 1998-04-21 Fujitsu Limited Coprocessor for performing an arithmetic operation by automatically reading data from an external memory
JPH10187599A (ja) * 1996-11-07 1998-07-21 Yamaha Corp デジタル信号処理装置
EP0945788B1 (en) * 1998-02-04 2004-08-04 Texas Instruments Inc. Data processing system with digital signal processor core and co-processor and data processing method
US6219764B1 (en) * 1998-08-03 2001-04-17 Micron Technology, Inc. Memory paging control method
US6526430B1 (en) 1999-10-04 2003-02-25 Texas Instruments Incorporated Reconfigurable SIMD coprocessor architecture for sum of absolute differences and symmetric filtering (scalable MAC engine for image processing)
CN101782930B (zh) 2009-01-21 2012-08-22 国际商业机器公司 在多处理器系统上进行分子动力学模拟的方法和装置
US9632794B2 (en) * 2009-06-23 2017-04-25 Seiko Epson Corporation Subprocessor, integrated circuit device, and electronic apparatus
CN102122275A (zh) * 2010-01-08 2011-07-13 上海芯豪微电子有限公司 一种可配置处理器
CN101794210A (zh) * 2010-04-07 2010-08-04 上海交通大学 基于fpga的通用矩阵浮点乘法器
US9460144B2 (en) * 2012-01-13 2016-10-04 Oracle International Corporation Lock acceleration
US20150032922A1 (en) 2012-02-28 2015-01-29 Nec Corporation Computer system, method of processing the same, and computer readble medium
DE102013212842A1 (de) * 2013-07-02 2015-01-08 Robert Bosch Gmbh Verfahren zum Betreiben eines Steuergeräts sowie Steuergerät mit einer Modellberechnungseinheit
US9785444B2 (en) * 2013-08-16 2017-10-10 Analog Devices Global Hardware accelerator configuration by a translation of configuration data
CN103677739B (zh) * 2013-11-28 2016-08-17 中国航天科技集团公司第九研究院第七七一研究所 一种可配置的乘累加运算单元及其构成的乘累加运算阵列
US9122514B2 (en) * 2014-01-07 2015-09-01 International Business Machines Corporation Administering message acknowledgements in a parallel computer
US20180046903A1 (en) * 2016-08-12 2018-02-15 DeePhi Technology Co., Ltd. Deep processing unit (dpu) for implementing an artificial neural network (ann)
CN107688469B (zh) 2016-12-23 2020-02-11 北京国睿中数科技股份有限公司 兼顾通用指令和专用指令的可重构计算装置
US10402527B2 (en) * 2017-01-04 2019-09-03 Stmicroelectronics S.R.L. Reconfigurable interconnect
WO2018154494A1 (en) * 2017-02-23 2018-08-30 Cerebras Systems Inc. Accelerated deep learning
US10186011B2 (en) * 2017-04-28 2019-01-22 Intel Corporation Programmable coarse grained and sparse matrix compute hardware with advanced scheduling
US11775313B2 (en) * 2017-05-26 2023-10-03 Purdue Research Foundation Hardware accelerator for convolutional neural networks and method of operation thereof
CN107391447A (zh) * 2017-07-26 2017-11-24 成都网烁信息科技有限公司 一种电脑加速系统及方法
CN107622305A (zh) 2017-08-24 2018-01-23 中国科学院计算技术研究所 用于神经网络的处理器和处理方法
CN107527090A (zh) 2017-08-24 2017-12-29 中国科学院计算技术研究所 应用于稀疏神经网络的处理器和处理方法
US11222256B2 (en) * 2017-10-17 2022-01-11 Xilinx, Inc. Neural network processing system having multiple processors and a neural network accelerator
CN108701015A (zh) * 2017-11-30 2018-10-23 深圳市大疆创新科技有限公司 用于神经网络的运算装置、芯片、设备及相关方法
CN108446096B (zh) 2018-03-21 2021-01-29 杭州中天微系统有限公司 数据计算系统

Also Published As

Publication number Publication date
EP3765956B1 (en) 2024-07-03
CN108446096A (zh) 2018-08-24
JP2024003111A (ja) 2024-01-11
EP3765956A4 (en) 2021-04-28
JP2021517299A (ja) 2021-07-15
WO2019179311A1 (en) 2019-09-26
US20220147357A1 (en) 2022-05-12
EP4404055A2 (en) 2024-07-24
EP3765956A1 (en) 2021-01-20
JP7381481B2 (ja) 2023-11-15
US11243771B2 (en) 2022-02-08
EP4404055A3 (en) 2024-10-16
US20210055879A1 (en) 2021-02-25
US20240264836A1 (en) 2024-08-08
US11972262B2 (en) 2024-04-30

Similar Documents

Publication Publication Date Title
CN109034383B (zh) 神经网络处理器及使用处理器执行矩阵相乘指令的方法
CN108446096B (zh) 数据计算系统
CN107526546B (zh) 一种Spark分布式计算数据处理方法及系统
CN105094691B (zh) 一种数据操作的方法、设备和系统
CN111399750B (zh) 闪存数据写入方法及计算机可读取存储介质
CN113313247B (zh) 基于数据流架构的稀疏神经网络的运算方法
CN115860080A (zh) 计算核、加速器、计算方法、装置、设备、介质及系统
CN110515872A (zh) 直接内存存取方法、装置、专用计算芯片及异构计算系统
CN111047037B (zh) 数据处理方法、装置、设备及存储介质
CN109542351B (zh) 一种固态硬盘的功耗控制方法及固态硬盘
CN116382622A (zh) 基于张量计算核心的张量数据处理方法及张量计算核心
KR20220143333A (ko) 분산 sram 아키텍쳐를 가지는 모바일넷 하드웨어 가속기 및 상기 가속기의 채널 정상 데이터 플로우 설계 방법
CN115033500A (zh) 缓存系统模拟方法、装置、设备和存储介质
CN113760451A (zh) 一种虚拟机跨主机架构迁移修正方法及装置
CN110096307B (zh) 通信处理器
CN109408407A (zh) 显示内存的分配方法和装置
RU2294010C1 (ru) Способ обработки цифровых данных
WO2020084721A1 (ja) 演算処理装置及び演算処理装置の制御方法
CN116661704A (zh) 存储装置数据读写方法、存储器存储装置及存储器控制器
CN114418077A (zh) 一种加速神经网络计算的方法、系统、设备和存储介质
CN116048456A (zh) 矩阵乘法器、矩阵相乘的方法以及计算设备
CN118314002A (zh) 张量处理方法、设备、存储介质和程序产品
CN112965801A (zh) 一种虚拟处理器通信方法及装置
CN108763105A (zh) 提升固态存储设备写性能的方法、装置及计算机设备
CN115794309A (zh) 虚拟机cpu区间绑定的实现方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant