CN108431977A - 对相关电子开关的接入设备 - Google Patents

对相关电子开关的接入设备 Download PDF

Info

Publication number
CN108431977A
CN108431977A CN201680075584.6A CN201680075584A CN108431977A CN 108431977 A CN108431977 A CN 108431977A CN 201680075584 A CN201680075584 A CN 201680075584A CN 108431977 A CN108431977 A CN 108431977A
Authority
CN
China
Prior art keywords
ces
layers
layer
cem
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680075584.6A
Other languages
English (en)
Inventor
卢西恩·施弗伦
卡洛斯·帕滋·德·阿拉吉奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cherfee Laboratories Inc
Original Assignee
Advanced Risc Machines Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Machines Ltd filed Critical Advanced Risc Machines Ltd
Publication of CN108431977A publication Critical patent/CN108431977A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/64—Variable-capacitance diodes, e.g. varactors 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
    • H10D84/215—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors of only varactors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H10N99/03—Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本文公开的主题可以涉及包括相关电子开关设备的可编程结构。

Description

对相关电子开关的接入设备
技术领域
本文公开的主题可以涉及相关电子开关设备(device)，并且更具体地，可以涉及包括相关电子开关设备的可编程结构。
背景技术
诸如电子开关设备之类的集成电路设备可以在较宽范围的电子设备类型中找到。例如，存储器和/或逻辑设备可以结合可用于计算机、数码相机、蜂窝电话、平板设备、个人数字助理等的电子开关。设计者在考虑任何特定应用的适用性时可能感兴趣的与例如可以被结合在存储器和/或逻辑设备中的电子开关设备相关的因素可以包括例如物理尺寸、存储密度、操作电压和/或功率消耗。设计者可能感兴趣的其他示例因素可能包括制造成本、易于制造、可扩展性和/或可靠性。此外，对具有较低功率和/或较高速度的特性的存储器和/或逻辑设备的需求似乎不断增加。
附图说明
在说明书的结尾部分特别指出并明确要求保护了所要求保护的主题。然而，关于操作的组织和/或方法，连同其目的、特征和/或优势，通过参考下面的详细描述，如果与附图一起阅读，则可以最好地进行理解，在附图中，
图1a示出了根据实施例的包括相关电子材料的相关电子开关设备的示例实施例的框图。
图1b描绘了用于相关电子开关的示例符号。
图2是根据实施例的相关电子开关的等效电路的示意图。
图3示出了根据实施例的相关电子开关的电流密度相对电压的曲线图。
图4a是描绘根据实施例的包括相关电子开关的示例集成电路的一部分的横截面图的图示。
图4b是描绘根据实施例的包括相关电子开关的示例集成电路的一部分的横截面图的图示。
图4c是描绘根据实施例的包括相关电子开关的示例集成电路的一部分的横截面图的图示。
图4d是描绘根据实施例的包括多个相关电子开关的示例集成电路的一部分的横截面图的图示。
图5是描绘根据实施例的包括位于可编程结构的多个等级处的多个相关电子开关的示例集成电路的一部分的横截面图的图示。
图6描绘了根据实施例的包括相关电子开关设备的交叉点阵列的示例可编程结构。
图7描绘了根据实施例的示例复合设备的示意图。
图8描绘了根据实施例的包括二极管的示例复合设备的示意图。
图9示出了描绘根据实施例的表示针对包括二极管的示例复合设备收集的数据的示例电流相对电压曲线。
图10a-10e示出了根据实施例的与接入设备相集成的相关电子开关设备的结构。
图11a-11d示出了根据实施例的与接入设备相集成的相关电子开关设备的结构。
图12a和12b示出了根据实施例的与接入设备相集成的相关电子开关设备的结构。
图13描绘了根据实施例的包括相关电子开关设备的交叉点阵列的示例可编程结构。
图14描绘了根据实施例的包括相关电子开关设备的交叉点阵列的示例可编程结构。
具体实施方式
在下面的详细描述中参考形成其一部分的附图，其中相同的附图标记可以始终指定相同的部分以指示相应的和/或类似的组件。应理解，附图中示出的组件不一定是按比例绘制的，例如，为了说明的简单性和/或清楚性。例如，一些组件的尺寸可能相对于其他组件被夸大。此外，应该理解，可以使用其他实施例。此外，可以做出结构和/或其他改变而不脱离所要求保护的主题。还应注意，例如，诸如上、下、顶部、底部等之类的方向和/或参考可以用于促进对附图的讨论和/或不旨在限制要求保护的主题的应用。因此，下面的详细描述不被理解为限制所要求保护的主题和/或等同物。
本说明书通篇对一个实现方式、实施方式、一个实施例、实施例和/或类似项的引用意味着结合特定实现方式和/或实施例所描述的特定特征、结构和/或特性被包括在是要求保护的主题的至少一个实现方式和/或实施例中。因此，这类短语例如在整个说明书中的各个地方的出现不一定旨在指代同一实现方式或者所描述的任何一个特定实现方式。此外，应理解，所描述的特定特征、结构和/或特性能够以各种方式被组合在一个或多个实现方式中，并且因此例如在预期的权利要求范围内。通常，当然，这些问题和其他问题随上下文而变化。因此，描述和/或使用的特定上下文提供了关于将被绘制的推论的有用指导。
如本文所使用的，术语“耦合”、“连接”和/或类似术语被一般地使用。应理解，这些术语不旨在作为同义词。相反，“连接”通常用于表示两个或更多个组件例如处于直接物理接触，包括电接触；而“耦合”通常用于表示两个或更多个组件可能处于直接物理接触，包括电接触；然而，“耦合”还通常用于也意味着两个或更多个组件不一定直接接触，但仍然能够合作和/或交互。术语耦合例如在适当的上下文中还通常被理解为意味着间接连接。
如本文所使用的术语“和”、“或”、“和/或”和/或类似术语包括各种含义，这些含义也预期至少部分取决于使用这些术语的特定上下文。通常，如果用于关联列表，则“或”(例如，A、B或C)旨在表示A、B和C(这里用于包含意义)，以及A、B或C(这里用于排除意义)。此外，术语“一个或多个”和/或类似术语用于描述单数形式的任何特征、结构和/或特性，和/或还用于描述多个特征、结构和/或特性和/或特征、结构和/或特性的一些其他组合。同样，术语“基于”和/或类似术语被理解为不一定旨在传达排他的一组因素，而是允许存在不一定被明确描述的额外因素。当然，对于上述所有内容，描述和/或使用的特定上下文提供了关于将被得出的推论的有用指导。应注意，以下描述仅提供了一个或多个说明性示例，并且所要求保护的主题不限于这些一个或多个说明性示例；然而，此外，描述和/或使用的特定上下文提供了关于将被得出的推论的有用指导。
本公开的特定实施例结合相关电子材料(CEM)以形成例如存储器和/或逻辑设备中的相关电子开关(CES)。CES设备还可以用于各种其他电子电路类型，例如，滤波器电路、数据转换器、锁相环电路和高速收发器，但所要求保护的主题的范围不限于这些方面中的范围。在该上下文中，CES可以表现出起因于电子相关而非固态结构相变的基本上突变的导体/绝缘体转换(例如，相变存储器(PCM)设备中的晶体/非晶体或电阻性RAM设备中的细丝(filamentary)形成和导电)。在一个实施例中，CES中的基本上突变的导体/绝缘体转换可以响应于量子力学现象，例如，热不是熔化/固化或细丝形成。如本文所使用的，术语“导电状态”、“较低阻抗状态”和/或“金属状态”可以是可互换的，和/或有时可以被称为“导电/较低阻抗状态”。类似地，术语“绝缘状态”和“较高阻抗状态”在本文可以被互换地使用，和/或有时可以被称为“绝缘/较高阻抗状态”。
在绝缘/较高阻抗状态和导电/较低阻抗状态之间的相关电子开关材料的量子力学转换可以根据莫特(Mott)转换来理解。在莫特转换中，如果发生莫特转换条件，则材料可以从绝缘/较高阻抗状态切换到导电/较低阻抗状态。莫特标准由(nc)1/3a≈0.26来定义，其中nc是电子的浓度并且“a”是玻尔(Bohr)半径。当达到临界载流子浓度从而使得满足莫特标准时，将发生莫特转换，并且CES的状态将从高电阻/高电容状态(即绝缘/较高阻抗状态)变为低电阻/低电容状态(即导电/较低阻抗状态)。
莫特转换由电子的局部化来控制。当载流子被局部化时，电子之间的强库仑相互作用将CEM的能带分离以形成绝缘体。当电子不再被局部化时，弱库仑相互作用占主导地位并且带分裂被移除，产生金属(导电)带。这有时被解释为“拥挤的电梯”现象。当电梯内只有少数人时，人们可以轻松地移动，这类似于导电/较低阻抗状态。另一方面，当电梯达到一定程度的人群密度时，人们不能再移动，这类似于绝缘/较高阻抗状态。然而，应理解，如同量子现象的所有经典解释，为了说明目的而提供的这种经典解释仅是不完全类比，并且所要求保护的主题在这方面不被限制。
此外，在实施例中，除了电阻变化之外，从绝缘/较高阻抗状态切换到导电/较低阻抗状态可能引起电容变化。例如，CES可能包括可变电阻属性以及可变电容属性。也就是说，CES设备的阻抗特性可能包括电阻和电容分量二者。例如，在金属状态下，CEM可以具有基本为零的电场，并因此具有基本为零的电容。类似地，在绝缘/较高阻抗状态下(其中，由于自由电子密度较低，电子屏蔽可能非常不完美)，外部电场可能能够穿透CEM，因此CEM在CEM的介电函数中将具有归因于物理变化的电容。因此，例如，在实施例中，CES中从绝缘/较高阻抗状态到导电/较低阻抗状态的转换可能导致电阻和电容二者的变化。
在实施例中，CES设备可以响应于CES设备的大部分体积的CEM中的莫特转换而切换阻抗状态。在实施例中，CES设备可以包括“块(bulk)切换”。如本文所使用的，术语“块切换”是指CES设备的至少大部分体积的CEM例如响应于莫特转换切换阻抗状态。例如，在实施例中，CES设备的基本上全部的CEM可以响应于莫特转换而从绝缘/较高阻抗状态切换到导电/较阻抗状态或从导电/较低阻抗状态切换到绝缘/较高阻抗状态。在实施例中，CEM可以包括一种或多种过渡金属氧化物(TMO)、一种或多种稀土氧化物、周期表中的一种或多种f-块元素的一种或多种氧化物、一种或多种稀土过渡金属氧化物钙钛矿、钇、和/或镱，但所要求保护的主题在这方面的范围不被限制。在实施例中，诸如CES设备之类的设备可以包括CEM，其包括从包括下列项的组中选择的一种或多种材料：铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、钌、银、锡、钛、钒、以及锌(其可以与诸如氧之类的阳离子或其他类型的配体链接)或其组合，但所要求保护的主题在这方面的范围不受限制。
图1a示出了包括CEM(例如，夹在诸如导电端子101和103之类的导电端子之间的材料102)的CES设备的示例实施例。在实施例中，诸如CES设备100之类的CES设备可以包括可变阻抗设备。如本文所使用的，术语“相关电子开关”和“可变阻抗器”可以是可互换的。至少部分地通过在端子之间(例如，在导电端子101和103之间)施加临界电压和临界电流，诸如材料102之类的CEM可以在上述导电/较低阻抗状态和绝缘/较高阻抗状态之间转换。如所提到的，由于相关电子开关材料的量子力学转换，诸如CES设备100之类的可变阻抗设备中的CEM(例如，材料102)可以在在第一阻抗状态和第二阻抗状态之间转换，作为施加的临界电压和施加的临界电流的结果，如下面更详细描述的。此外，如上所述，诸如可变阻抗设备100之类的可变阻抗设备可以表现出可变电阻和可变电容的属性二者。
在特定实施例中，诸如CES设备100之类的可变阻抗设备可以包括CEM，该CEM可以至少部分地基于至少大部分的CEM由于相关电子开关材料的量子力学转换而在绝缘/较高阻抗状态和导电/较低阻抗状态之间的转换，来在多个可检测阻抗状态之间或中转换。例如，在实施例中，CES设备可以包括块切换，因为CES设备的基本上全部的CEM可以响应于莫特转换而从绝缘/较高阻抗状态转换为导电/较低阻抗状态或从导电/较低阻抗状态转换为绝缘/较高阻抗状态。在该上下文中，“阻抗状态”表示可变阻抗设备的可检测状态，其指示例如值、符号、参数和/或条件。在一个特定实施例中，如下所述，可以至少部分地基于在读取和/或感测操作中在CES设备的端子上检测到的信号来检测CES设备的阻抗状态。在另一特定实施例中，如下所述，CES设备可以被置于特定阻抗状态以表示或存储特定值、符号、和/或参数，和/或通过在“写入”和/或“程序”操作中跨CES设备的端子施加一个或多个信号来实现CES设备的特定电容值。当然，所要求保护的主题在范围上不限于本文描述的特定示例实施例。
图1b描绘了可以例如在电子电路示意图中用来表示CES/可变阻抗设备的示例符号110。示例符号110旨在提醒观看者诸如CES设备100之类的CES/可变阻抗设备的可变电阻和可变电容属性。示例符号110不旨在表示实际的电路图，而仅表示电路图符号。当然，所要求保护的主题不限于这些方面的范围。
图2描绘了诸如CES设备100之类的示例CES/可变阻抗设备的等同电路的示意图。如上所述，CES/可变阻抗设备可以包括可变电阻和可变电容两者的特性。也就是说，诸如CES设备100之类的示例CES/可变阻抗设备的阻抗特性可以至少部分地取决于设备的电阻和电容特性。例如，在实施例中，可变阻抗设备的等同电路可以包括与可变电容器(例如，可变电容器220)并联的可变电阻器(例如，可变电阻器210)。当然，尽管可变电阻器210和可变电容器220在图2中被描绘为包括分立组件，但可变阻抗设备(例如，CES 100)可以包括基本上均匀的CEM，例如，CEM 102，其中，CEM包括可变电容和可变电阻的特性。
下面的表1描绘了示例可变阻抗器设备(例如，CES设备100)的示例真值表。
电阻 电容 阻抗
R高(V施加) C高(V施加) Z高(V施加)
R低(V施加) C低(V施加)～0 Z低(V施加)
表1-相关电子开关真值表
在实施例中，表1所示的示例真值表示出了可变阻抗设备(例如，CES设备100)的电阻可以至少部分地根据跨CEM施加的电压而在较低电阻状态和较高电阻状态之间转换。在实施例中，较低电阻状态的电阻可以比较高电阻状态的电阻低10至100,000倍，但所要求保护的主题不限于这方面的范围。类似地，表1示出了可变阻抗设备(例如，CES设备100)的电容可以至少部分地根据跨CEM施加的电压而在较低电容状态(针对示例实施例，可以包括大约为零或非常小的电容)和较高电容状态之间转换。此外，如表1所示，可变阻抗设备从较高电阻/较高电容状态到较低电阻/较低电容状态的转换可以被表示为从较高阻抗状态到较低阻抗状态的转变。类似地，从较低电阻/较低电容状态到较高电阻/较高电容状态的转换可以被表示为从较低阻抗状态到较高阻抗状态的转换。
应注意，诸如CES 100之类的可变阻抗器不是电阻器，而是包括具有可变电容和可变电阻的特性的设备。在实施例中，电阻和/或电容值以及因此阻抗值至少部分地取决于所施加的电压。
图3示出了根据实施例的跨导电端子(例如，诸如示例CES设备100之类的CES设备的导电端子101和103)的电流密度相对于电压的曲线图。至少部分地基于(例如，在写入操作中)施加于可变阻抗器设备(例如，可变阻抗器设备100)的端子的电压，诸如CEM 102之类的CEM可以被置于导电/较低阻抗状态或绝缘/较高阻抗状态。例如，施加电压V重置和电流密度J重置可以将CES设备置于绝缘/较高阻抗状态，并且施加电压V设置和电流密度J设置可以将CES设备置于导电/较低阻抗状态。也就是说，在实施例中，“设置(set)”条件可以将诸如CES设备100之类的可变阻抗设备置于导电/较低阻抗状态，并且“重置(reset)”条件可以将诸如CES设备100之类的可变阻抗设备置于绝缘/较高阻抗状态。在将CES设备置于较低阻抗状态或较高阻抗状态之后，可以至少部分地通过施加电压V读取(例如，在读取操作中)并且检测可变阻抗设备(例如，CES设备100)的端子(例如，导电端子101和103)处的电流或电流密度来检测CES设备的特定状态。
在实施例中，CES设备的CEM可以包括例如任何过渡金属氧化物(TMO)，例如，钙钛矿、莫特绝缘体、电荷交换绝缘体、和/或安德森(Anderson)无序绝缘体。在特定实施例中，CES设备可以由诸如氧化镍、氧化钴、氧化铁、氧化钇以及钙钛矿(诸如铬掺杂钛酸锶、钛酸镧)，以及包括镨钙锰氧化物(praesydium calcium manganite)和镨镧锰氧化物(praesydium lanthanum manganite)的锰酸盐(manganite)家族之类的材料形成(提供一些示例)。在实施例中，包含具有不完全d和f轨道壳(orbital shell)的元素的氧化物可以表现出足够的阻抗切换属性以用于CES设备。在实施例中，可以在不进行电铸的情况下制备CES。其他实施例可以采用其他过渡金属化合物而不脱离所要求保护的主题。例如，{M(chxn)2Br}Br2，其中M可以包括Pt、Pd或Ni，并且chxn包括1R、2R-环己烷二胺，并且可以使用其他这样的金属络合物而不脱离所要求保护的主题的范围。
在一个实施例中，图1的CES设备可以包括具有TMO可变阻抗材料的材料，但应理解，这些仅是示例性的，并且不旨在限制所要求保护的主题的范围。具体实现方式也可以采用其他可变阻抗材料。氧化镍NiO被公开为一种特定TMO。在实施例中，本文讨论的NiO材料可以掺杂有外部配体，其可以通过钝化界面并允许可调整的电压和阻抗来稳定可变阻抗属性。在特定实施例中，本文公开的NiO可变阻抗材料可以包括含碳配体，其可以由NiO(Cx)表示。这里，在实施例中，本领域技术人员可以简单地通过平化合价来确定任何特定含碳配体以及含碳配体与NiO的任何特定组合的x值。在另一特定示例实施例中，掺杂有外部配体的NiO可以被表示为NiO(Lx)，其中Lx是配体元素或化合物，并且x表示用于一个单位NiO的配体的单位数目。在实施例中，本领域技术人员可以简单地通过平化合价来确定任何特定配体以及配体与NiO或任何其他过渡金属的任何特定组合的x的值。
在实施例中，CES设备可以被初始地制造为处于导电/较低阻抗状态。此外，在实施例中，CES设备可以是非易失性的，因为CES设备可以保持相应的阻抗状态，直到执行进一步的编程。例如，根据实施例，如果施加足够的偏压(例如，超过能带分离电势)并且满足上述莫特条件(注入的电子空穴＝切换区域中的电子)，则CES设备可以经由莫特转换从导电/较低阻抗状态快速地切换到绝缘体状态。这可能发生在图3中曲线的点308处。在该点处，电子不再被屏蔽并变得局部化。这种相关分离能带以形成绝缘体。尽管CES设备的CEM仍处于绝缘/较高阻抗状态，但电流可能通过空穴的传输而生成。如果跨CES设备的端子施加足够的偏压，则可以将电子注入到金属-绝缘体-金属(MIM)设备的势垒上方的MIM二极管中。如果已经注入了足够的电子并且跨端子施加了足够的电势以达到设定条件，则电子的增加可以屏蔽电子并且移除电子的局部化，这可能破坏形成金属的能带分离电势，从而将CES设备处于导电/较低阻抗状态。
根据实施例，CES设备的CEM中的电流可以通过至少部分地基于在写入操作期间限制的外部电流而确定的外部施加的“符合性(compliance)”条件来控制，以实现设置条件以将CES设备置于导电/较低阻抗状态。这种外部施加的符合性电流还设置了后续重置条件电流密度要求。如图3的特定实现方式所示，在点316处在写入操作期间施加的用于将CES设备置于导电/较低阻抗状态的电流密度J符合性可以确定用于在后续写入操作中将CES置于绝缘/较高阻抗状态的符合性条件。如图所示，在实施例中，CES设备的CEM随后可以通过在点308处在电压V重置下施加电流密度J重置≥J符合性而被置于绝缘/较高阻抗状态，其中J符合性可以从外部施加。
符合性电流(例如，外部施加的符合性电流)因此可以在CES设备的CEM中设置多个电子，这些电子将被莫特转换的空穴“捕获”。换句话说，在写入操作中施加的用于将CES设备置于导电/较低阻抗状态的电流可以确定要注入到CES设备的CEM的空穴的数目，以用于随后将CES设备转换为绝缘/较高阻抗状态。如下面更全面地讨论的，可以动态地施加符合性电流。
如上所述，在点308处，可以响应于莫特转换而发生到绝缘/较高阻抗状态的转变。如上所述，这种莫特转换可能发生在CES设备的CEM中的电子浓度n等于电子空穴浓度p的条件下。当满足以下莫特标准时会发生这种情况，如下面表达式(1)所示：
其中：
λTF是托马斯费米(Thomas Fermi)屏蔽长度；并且
C是常数，对于莫特转换大约等于0.26。
根据实施例，响应于来自跨可变阻抗设备(例如，CES设备100)的端子(例如，端子101和103)施加的电压信号的空穴注入，可以存在图3所示的曲线的区域304中的电流或电流密度。这里，当跨可变阻抗设备(例如，CES设备100)的端子(例如，端子101和103)施加临界电压VMI时，在电流IMI处，空穴注入可以满足导电到绝缘转换的莫特转换标准。这可以根据表达式(2)建模如下：
Q(VMI)＝qn(VMI) (2)
其中，Q(VMI)是所注入的电荷(空穴或电子)并且是所施加电压的函数。如本文所使用的，符号“MI”表示金属到绝缘体转换，并且符号“IM”表示绝缘体-金属转变。也就是说，“VMI”是指将CEM从导电/较低阻抗状态转换为绝缘/较高阻抗状态的临界电压并且“IMI”是指将CEM从导电/较低阻抗状态转换为绝缘/较高阻抗状态的临界电流。类似地，“VIM”是指将CEM从绝缘/较高阻抗状态转换为导电/较低阻抗状态的临界电压并且“IIM”是指将CEM从绝缘/较高阻抗状态转换为导电/较低阻抗状态的临界电流。
用于实现莫特转换的空穴注入可以在能带之间发生并且响应于临界电压VMI和临界电流IMI。
通过根据表达式(1)在表达式(2)中由IMI注入的空穴来使电子浓度n等于所需的电荷浓度以得到莫特转换，这种临界电压VMI对托马斯费米屏蔽长度λTF的依赖性可以根据表达式(3)建模如下：
其中：ACEM是可变阻抗设备(例如，CES设备100)的CEM(例如，CEM 102)的横截面面积，并且其中，在示例曲线300的点308处描绘的J重置(VMI)是通过CEM(例如，CEM 102)的电流密度，该电流密度将在临界电压VMI处施加于CEM以将CES设备的CEM置于绝缘/较高阻抗状态。在实施例中，CEM可以至少部分地通过歧化反应来在导电/较低阻抗状态和绝缘/较高阻抗状态之间切换。
根据实施例，可以通过诸如足够数目的电子以满足莫特转换标准，来将可变阻抗设备(例如，CES设备100)的CEM(例如，CEM 102)置于导电/较低阻抗状态(例如，通过从绝缘/较高阻抗状态转换)。
在将CES设备的CEM转换为导电/较低阻抗状态时，由于已经注入了足够的电子并且跨可变阻抗设备的端子的电势克服了临界切换电势(例如，V设置)，因此所注入的电子开始屏蔽并且去局部化被双占据的电子，以反转歧化反应和闭合能带间隙。在图3的点314处描绘的用于在临界电压VMI下在金属-绝缘体莫特转换中将CES设备的CEM转换为导电/较低阻抗状态以实现到导电/较低阻抗状态的转换的电流密度J设置(VIM)可以根据表达式(4)表达如下：
Q(VIM)＝qn(VIM)
其中：αB是波尔半径。
根据实施例，用于在读取操作中检测CES设备的存储器状态的“读取窗口”302可以被设置为在读取电压V读取下当CES设备的CEM处于绝缘/较高阻抗状态时图3的曲线的306部分和当CES设备的CEM处于导电/较低阻抗状态时图3的曲线的304部分之间的差。在特定实现方式中，读取窗口302可以被用于确定可变阻抗设备(例如，CES设备100)的CEM(例如，相关电子开关材料102)的托马斯费米屏蔽长度λTF。例如，在电压V重置下，电流密度J重置和J设置可以根据如下表达式(5)进行相关：
其中，Joff表示在V重置下处于绝缘/较高阻抗状态的CEM的电流密度。参见例如图3的点309。
在另一实施例中，用于在写入操作中将CES设备的CEM置于绝缘/较高阻抗或导电/较低阻抗状态的“写入窗口”310可以被设定为V重置与V设置之间的差。建立|V设置|>|V重置|可以实现导电/较低阻抗状态和绝缘/较高阻抗状态之间的切换。V重置可以包括大约由相关引起的能带分离电势并且V设置可以包括大约两倍的能带分离电势，以使得读取窗口可以包括大约能带分离电势。在特定实现方式中，写入窗口310的大小可以至少部分地由CES设备的CEM的材料和掺杂来确定。
在实施例中，用于读取被表示为可变阻抗设备(例如，CES设备100)的阻抗状态的值的过程可以包括将电压施加到CES设备的CEM。在实施例中，可以测量CES设备的CEM内的电流和/或电流密度中的至少一个，并且可以至少部分地根据所测量的电流和/或电流密度来确定CES设备的CEM的阻抗状态。
替代地，在实施例中，阻抗状态的阻抗可以至少部分取决于CES设备的CEM的电容和电阻的组合。在实施例中，所确定的阻抗状态可以包括多个阻抗状态之一。例如，第一阻抗状态可以包括较低电阻和较低电容，并且第二阻抗状态可以包括较高电阻和较高电容。此外，在实施例中，多个阻抗状态的阻抗的比率可以与CES设备的CEM的物理属性成比例。在实施例中，CES设备的CEM的物理属性可以包括托马斯费米屏蔽长度和玻尔半径中的至少一个。此外，在实施例中，多个阻抗状态中的各个阻抗状态可以与数据值相关联。此外，在实施例中，在预定电压下的第一阻抗状态与第二阻抗状态之间的电流差提供对读取窗口的指示。然而，所要求保护的主题在这些方面的范围不受限制。
在实施例中，可以向CES设备的CEM提供多个电子以使得CES进入第一阻抗状态。可以向CEM提供多个空穴以得CES进入第二阻抗状态。此外，在实施例中，多个电子可以使得跨CES的电压大于设置电压阈值，并且多个空穴可以使得跨CES的电压等于或大于重置电压阈值。此外，在实施例中，跨CEM的电压可以使得CEM中的电流密度等于或大于设置电流密度和/或设置电流，并且跨CEM的电压可以使得CEM中的电流密度等于或大于重置电流密度和/或重置电流。
此外，在实施例中，可能超过跨CEM的设置电压和通过CES设备的CEM的设置电流密度。此外，可能超过跨CEM的重置电压和通过CES设备的CEM的重置电流密度。此外，在实施例中，多个阻抗状态中的各个阻抗状态可以与数据值相关联。
在实施例中，重置电压、设置电压以及设置电压与重置电压之间的差中的至少一个与CES设备的CEM的物理属性成比例。例如，CEM的物理属性可以包括由于局部化而导致的强电子电势和/或电子的相关中的至少一个。此外，在实施例中，设置电压和重置电压中的差可以提供对写入/编程窗口中的至少一项的大小的指示。
如上所述，也被称为可变阻抗器设备(诸如，可变阻抗器设备100)的CES设备可以在各种电子设备类型中实现。例如，诸如可变阻抗器设备100之类的可变阻抗设备可以用于逻辑电路、存储器电路、滤波器电路等。一般来说，诸如可变阻抗器设备100之类的可变阻抗设备可以用于目前存在或将来存在的任何电路或设备，其可受益于可变阻抗设备的可变电阻和/或可变电容特性。
例如，在实施例中，诸如可变阻抗器设备100之类的CES设备可被实现在例如存储器单元中。在一个或多个实施例中，CES存储器可以包括：包括CES的可变阻抗器存储器单元；写入电路，用于根据被提供给存储器设备的信号来将可变阻抗器存储器单元置于第一阻抗状态或第二阻抗状态；以及读取电路，用于感测存储器单元的阻抗状态并提供与感测到的存储器单元的状态相对应的电信号。在一个实施例中，处于第二存储器单元状态的CES的阻抗可以显著大于第一存储器单元状态中的阻抗。
诸如本文讨论的示例集成电路之类的集成电路可以包括可被构建在衬底上的多层材料。材料的层可以包括可以与电路设备互连的一个或多个导电层，有时称为“金属”层和/或“金属化”层。如本文所使用的，术语“金属层”和/或“金属化层”是指可以由导电材料形成的导电电极，或者被称为“线”。用于金属层或金属化层的示例性材料可以包括例如铝和/或铜，仅举几例。例如，在金属化层之间形成的通孔也可以由诸如多晶硅、钨、铜和/或铝之类的导电材料形成。当然，所要求保护的主题不限于这些具体示例。
此外，如本文所使用的，术语“衬底”可以包括例如绝缘体上硅(SOI)或蓝宝石上硅(SOS)技术、掺杂和/或未掺杂半导体、由基础半导体基底支撑的硅的外延层、传统金属氧化物半导体(CMOS)(例如，具有金属后端的CMOS前端)、和/或其他半导体结构和/或技术，包括CES设备。例如，与操作可编程结构和/或存储器阵列相关联的各种电路(例如，驱动器和/或解码电路)可以被形成在衬底中和/或衬底上。此外，当在以下描述中提及“衬底”时，先前的工艺步骤可能已经被用于形成基础半导体结构或基底中的区域和/或结。
在实施例中，CES设备可以被实现在各种集成电路类型中的任意集成电路类型中。例如，在实施例中，多个CES设备可以被实现在集成电路中以形成可以通过改变一个或多个CES设备的阻抗状态来重新配置的可编程结构。在另一实施例中，例如，CES可编程结构可以被用作非易失性存储器阵列。当然，所要求保护的主题在范围上不限于本文提供的具体示例。本文所使用的，当涉及集成电路时，术语“结构”是指集成电路的基础结构。例如，在实施例中，集成电路“结构”可以包括多个金属化层和/或一个或多个通孔以在金属化层之间提供导电性。“可编程结构”可以指可以重新配置的集成电路结构。例如，如结合以下一个或多个示例实施例所描述的，可编程结构可以包括可以在集成电路中的金属化层之间选择性地提供较低阻抗导电路径的一个或多个CES设备。
此外，在实施例中，CES设备可被实现在集成电路的中线(MOL，middle-of-line)和/或线后端(BEOL，back-end-of-line)处理中。例如，由于CES设备可以被直接形成在集成电路设备中所形成的晶体管的源极和/或漏极区域上，并且因为CES设备还可以被直接耦合到金属层的导电线，因此CES设备可以用作例如金属层的源极和/或漏极区域与导电线之间的一种连接器。因此，如在下面的示例中可以看出的，CES设备可以被实现在集成电路设备的多个层中的任何层中，并且还可以被实现在各种配置中的任何配置中。
图4a是描绘集成电路的示例实施例400的一部分的横截面图的图示。在实施例中，例如集成电路400之类的集成电路可以包括诸如衬底450之类的衬底，其可以包括例如形成在其中的一个或多个晶体管和/或其他半导体结构。示例集成电路400还可以包括多个金属化层420，例如，金属层M1、M2、M3和M4。诸如连接器440之类的连接器可以将诸如衬底450之类的衬底耦合到金属化层420，例如，金属层M1。例如，诸如通孔430之类的通孔可以将金属层M1电耦接至金属层M2，并且将金属层M2电耦接至金属层M3。
还如图4a所示，对于该示例，诸如CES 410之类的CES设备可以位于两个金属化层420之间，例如，在金属层M3和M4之间。尽管图4a描绘的示例示出了CES设备位于集成电路400内的特定层，但其他实施例可以将CES设备定位在集成电路的其他层。下面讨论的图4b-4d描绘了示出CES设备位于集成设备内的其他层处的其他示例。
图4b是描绘集成电路的示例实施例401的一部分的横截面图的图示。示例集成电路401可以具有与上面提到的示例集成电路400相同的一些元件。示例集成电路401与集成电路400的不同之处在于诸如CES 410之类的CES设备基本上被直接在衬底450上，实质上用作衬底450和金属层M1之间的连接器。在实施例中，示例集成电路401还可以包括额外的金属化层420，例如，金属层M2、M3和M4。在实施例中，通孔430可以在金属化层之间提供导电性。
图4c描绘了集成电路的额外示例实施例402的一部分的横截面图。示例集成电路402可以具有与上面提到的示例集成电路400和401相同的一些元件，但与那些示例的不同之处可以在于诸如CES 420之类的CES设备可以位于金属层M2和M3之间。因此，如在图4a-4c中可以看出的，诸如CES设备410之类的CES设备可以被实现在集成电路设备的各个层中的任何层。如上所述，在一个或多个实施例中，诸如CES 410之类的CES设备可以被实现在集成电路设备的MOL中和/或BEOL中的任何层中。
此外，如图4d所示，诸如CES设备410之类的CES设备可以被实现在集成电路设备(例如，集成电路设备403)内的多于单个层处。例如，诸如CES设备410之类的CES设备可以位于金属层M2和M3之间，并且也可以位于金属层M3和M4之间。然而，应注意，所要求保护的主题在范围上不限于本文描述的特定示例。在实施例中，诸如CES 410之类的CES设备可以被实现在集成电路的一个或多个层的任何组合中。
图5是集成电路的示例实施例500的一部分的横截面图。在实施例中，诸如集成电路500之类的集成电路可以包括多个连接器540，其可以将衬底(未示出)中的晶体管电耦合到诸如金属层M1之类的金属化层520。此外，在实施例中，例如，多个导电通孔(例如，通孔530)可以在金属化层520之间(例如，在金属层M1和M2之间)提供导电通路。在实施例中，示例集成电路500还可以包括位于集成电路500的多个层处的多个CES设备，例如，CES设备510。例如，多个CES设备(例如，CES设备510)可以位于金属层M2和M3之间，并且还可以位于金属层M3和M4之间。在实施例中，金属层M2、M3和M4以及CES设备520可以包括可编程结构。在这样的可编程结构中，单独的CES设备(例如，CES设备510)可以被编程为将CES设备置于多个阻抗状态中的至少一个阻抗状态。例如，在实施例中，可编程结构的一些CES设备可以被置于较高阻抗状态，并且可编程结构的其他CES设备可以被置于较低阻抗状态。此外，对诸如CES设备520之类的各种CES设备的编程可以通过进一步的编程操作来改变。
在实施例中，位于金属层M2下面的示例集成电路500的结构(包括金属层M1和连接器540)可以至少部分地通过改变CES设备510中的一个或多个设备的阻抗状态而动态地重新布线。这种动态重新布线能力的潜在应用可以包括例如补偿制造和/或设计错误。此外，通过改变一个或多个CES设备(例如，CES设备510)的阻抗状态的动态重新布线可以允许电源门控。例如，在实施例中，可以通过将一个或多个CES设备转换为绝缘/较高阻抗状态来断开集成电路的部分，并且可以减少功耗。
图4a-4d和图5一起证明了对于一个或多个实施例，诸如CES设备420和/或520之类的CES设备可以被集成在集成电路的MOL和/或BEOL中的任何层中，并且任何特定CES设备可以被单独编程为多个阻抗状态之一。因此，诸如集成电路400-403和/或500之类的集成电路可以根据各种CES设备如何被编程来进行重新配置。
尽管示例集成电路400-403和/或500描绘了层和/或CES设备的特定配置，但所要求保护的主题在范围上不限于这些特定示例。在这些示例实施例中所描述的关于被集成在集成电路的MOL和/或BEOL中的任何层中和/或被单独编程的CES设备的概念可以被应用于各种集成电路类型和/或配置。
图6描绘了包括诸如CES设备610、620和630之类的CES设备的交叉点阵列的可编程结构的示例实施例600的透视图。在该示例中，可编程结构600可以包括具有CES设备(例如，CES设备610、620和630)的交叉点阵列，这些CES设备位于第一组导电线601-1、601-2、...、601-n和第二组导电线602-1、602-2、...、602-m的交叉点处。在该示例中，坐标轴651指示导电线601-1、601-2、...、601-n可以沿y方向取向，并且导电线602-1、602-2、...、602-m可以沿x方向取向。如图所示，导电线601-1、601-2、...、601-n可以基本上彼此平行并且可以基本上正交于导电线602-1、602-2、...、602-m；然而，实施例不限于此。如本文所使用的，术语“基本上”旨在所修改的特性不需要是绝对的，而是足够接近以便实现特性的优点。例如，“基本上平行”不限于绝对平行，并且可以包括比垂直取向至少更接近平行取向的取向。类似地，“基本上正交”可以包括比平行取向至少更接近垂直取向的取向。
示例可编程阵列600还可以包括第三组导电线603-1、603-2、..、603-n和第四组导电线604-1、604-2、...、604-m。在实施例中，导电线603-1、603-2、...、603-n可以基本上彼此平行并且可以基本上正交于导电线604-1、604-2、...、604-m。当然，尽管该特定示例可以包括四个金属化层，但所要求保护的主题的范围不限于此。例如，其他实施例可以包括少于四个金属化层，并且又其他实施例可以包括多于四个金属化层。
在实施例中，诸如CES设备610、620和/或630之类的CES设备可以被单独地编程为一个或多个阻抗状态。例如，CES设备610、620和/或630可以被置于导电/较低阻抗状态或绝缘/较高阻抗状态。在实施例中，可以至少部分地通过跨导电线602-1和导电线601-1施加编程电压来对诸如CES设备610之类的CES设备进行编程。根据CES设备610的期望阻抗状态，电压和/或电流源还可以通过导电线602-1和导电线601-1来在编程电压处施加足够的电流以确保达到设置或重置条件。例如，为了将CES设备610编程为绝缘/较高阻抗状态，可以通过导电线601-1和602-1向CES设备610施加足够的电压和/或电流以实现重置条件。类似地，为了将CES设备610编程为导电/较低阻抗状态，可以通过导电线601-1和602-1向CES设备610施加足够的电压和/或电流以实现设置条件。例如，可以通过经由导电线602-1和603-1向CES设备620施加编程电压和/或电流来以类似的方式来对CES设备620进行编程。同样地，可以通过经由导电线603-1和604-1施加编程电压和/或电流来对CES设备630进行编程。
通过适当选择导电线，可编程结构600的任何CES设备可以被单独地编程。由于集成电路的可编程结构(例如，可编程结构600)的CES设备(例如，CES设备610、620和/或630)可以被单独编程，因此可以获得各种电路配置中的任何电路配置。例如，通过在较低和较高阻抗状态之间转换CES设备，并且因为CES设备是非易失性的，位于可编程结构中的导电线的交叉处的CES设备可以被用于打开和/或闭合电路的部分。这种功能的潜在应用很多。例如，在实施例中，可以实现现场可编程门阵列(FPGA)和/或动态可变专用集成电路(ASIC)型功能。
此外，在实施例中，电路在被制造之后可以利用诸如可编程结构600之类的可编程结构来进行重新配置。例如，包括多个金属层和多个CES设备的结构可以被实现为使得集成电路中的任意网络可以根据结构的多个CES设备如何被编程而被结合在一起。该功能可以允许修复制造和/或设计过程期间的灾难性错误，和/或修复可能对产量产生负面影响的时钟偏差问题。例如，在实施例中，可以通过重新编程可编程结构(例如，可编程结构600)的一个或多个CES设备来调整时钟偏差。当然，这些仅是可编程CES结构的示例应用，并且所要求保护的主题在范围上不限于这些方面。
在实施例中，所描绘的示例可编程结构600可以包括交叉点存储器阵列。诸如CES设备610、620和/或630之类的单独的CES设备可以单独地包括存储器单元。在实施例中，被编程为导电/较低阻抗状态的CES设备可以表示位值“1”，并且被编程为绝缘/较高阻抗状态的CES设备可以表示位值“0”。在实施例中，诸如CES设备610、620和/或630之类的CES设备可以被单独地编程，和/或可以被单独地读取。此外，在实施例中，导电线601-1、601-2、...、601-n可以包括位线，并且导电线602-1、602-2、...、602-n可以包括字线。此外，在实施例中，导电线603-1、603-2、...、603-n也可以包括位线，并且导电线604-1、604-2、...、604-n可以包括字线。可以通过选择适当的位线和字线来访问单独的CES存储器单元。在实施例中，可以同时访问多个CES存储器单元，例如，用于编程和/或读取。
图7描绘了示例复合设备的实施例700的示意图。如本文所使用的，术语“复合设备”是指耦合到诸如电流源710之类的电流和/或电压源的CES，例如，CES 720。在实施例中，复合设备行为可以至少部分地通过CES(例如，CES 720)在被耦合到外部电流和/或电压源(例如，电流源710)时如何行为来进行定义。在实施例中，示例电流源可以包括但不限于二极管和/或晶体管。如上所述，诸如CES 720之类的CES可能需要临界电压和临界电流条件二者来实现设置条件和/或实现重置条件。在实施例中，设置条件和重置条件包括独特的物理动作。例如，设置和/或重置条件分别需要特定的载流子密度(即满足莫特标准)和施加偏压以将空穴和/或电子注入到CES设备的CEM中。因此，在实施例中，当与诸如电流源710之类的不同电流和/或电压源相耦合时，诸如CES 720之类的CES可以表现出不同的、独特的特性。因此，将诸如CES 720之类的CES耦合到不同的电流和/或电压源(例如，电流源710)可以产生不同的复合设备，其表现出至少部分地取决于特定电流和/或电压源的特性。由于CES需要临界电压和电流二者(不同于其中一个或另一个)来从一个阻抗状态转换到另一阻抗状态，因此复合设备的行为可能变化很大，这至少部分地取决于电流/电压源的特性。该复合设备行为可以至少部分地取决于被耦合到CES的特定电流和/或电压源，可以通过研究由下面的表达式(6)表示的基尔霍夫电流定律等式来理解：
JCEM(VCEM)＝J临界(V临界)＝J重置(V重置)或J设置(V设置)
其中，σ表示CEM电导率，ACEM表示CES设备的CEM的面积，并且dCEM表示CES设备的CEM的深度或厚度。
根据以上表达式(6)，可以看出用于CES的从导电/较低阻抗状态切换到绝缘/较高阻抗状态或从绝缘/较高阻抗状态切换到导电/较低阻抗状态的标准可以至少部分地通过CEM设计来确定。在实施例中，CEM材料组成和/或尺寸可能影响切换标准。例如，在实施例中，CEM面积增加可能使得临界电流(I临界)和/或临界电压(V临界)增加。类似地，通过CES(例如，CES 720)的电流可至少部分地取决于电流源和/或电压源(例如，电流源710)的特定特性，这至少部分地由于用于切换的临界电压和临界电流的决定(duel)依赖性。此外，在实施例中，可以经由特定电流和/或电压源(例如，电流源710)的一个或多个特性来控制和/或确定CES(例如，CES 720)的CEM内的莫特转换。
图8是描绘包括耦合到诸如二极管810之类的二极管的CES设备(例如，CES 820)的示例复合设备的实施例800的示意图。在实施例中，二极管810可以包括电流和/或电压源，以及跨二极管810和CES 820二者施加的电压，例如，VDD 830。包括二极管(例如，二极管810)的复合设备(例如，复合设备800)的行为的特性可以通过下面的表达式(7)来描述。
VCEM＝VDD-Vce＝VDD-I二极管R二极管 (7)
其中，Vce表示跨诸如二极管810之类的二极管的端子(例如，端子811和812)的电压。
图9描绘了示例曲线900，包括表示针对示例设置条件收集的数据的示例电流对电压曲线902和表示针对示例重置条件收集的数据示例曲线903。示例曲线901描绘了例如仅二极管的示例电流对电压数据，例如，可以跨示例复合设备800的二极管810的端子811和81观察到。如示例曲线900所示，诸如二极管810之类的二极管用作诸如复合设备800之类的复合设备的电流和/或电压源，使得二极管/CES-重置903(V重置)和二极管/CES-设置(V设置)二者由于跨二极管的电压降而漂移。例如，诸如二极管810之类的二极管需要在可以跨CES设备(例如，CES 820)施加临界电压之前并且在可以施加临界电流以使得可以发生切换之前导通。换句话说，二极管810可以处于高阻，直至将对处于高导电状态的开关二极管810施加足够高的阈值偏置电压。
如前所述，在实施例中，对于诸如复合设备800之类的复合设备，诸如CES 820之类的CES设备可以采用电流和/或电压源(例如，二极管810)的特性行为。在实施例中，通过诸如CES 820之类的CES设备的电流可以取决于跨诸如二极管810之类的二极管的端子(例如，端子811和812)的电压，例如，Vce。在实施例中，跨诸如二极管810之类的二极管的端子(例如，端子811和812)的电压(例如，Vce)可以设置复合设备(例如，复合设备800)临界电压和临界电流。下面的表达式(8)表示当σ相对较大时(例如，当CEM被置于导电/较低阻抗状态时)表达式(7)的特例。
下面的表达式(9)表示当σ相对较小时(例如，当CEM被置于绝缘/较高阻抗状态时)表达式(7)的特例。
对于其中σ相对较大(例如，当CES设备的CEM被置于导电/较低阻抗状态时)的情况，通过CES设备(例如，CES 820)的电流可以由二极管(例如，二极管810)支配。对于其中σ相对较小(例如，当CES设备例如，CES 820)的CEM被置于绝缘/较高阻抗状态时)的情况，通过CES设备(例如，CES 820)的电流可以主要通过二极管(例如，二极管810)的电阻来确定。
根据实施例，诸如二极管810之类的二极管可以被配置为对CES设备(例如，交叉点存储器阵列中的CES设备820)的接入设备。在一个示例实现方式中，CES 820和二极管810可以被形成在交叉点存储器阵列结构中的端子之间。如图9所示，例如，在端子之间的CES 820上形成二极管810可以改变用于设置事件的条件的电压特性以将CES 820置于低阻抗或导电状态，并且可以改变用于重置事件的条件的电压特性以将CES 820置于高阻抗或绝缘状态。此外，在端子之间的CES 820上形成二极管810可防止或减少极高密度交叉点存储器阵列结构中的电流泄漏。如上所述，由于诸如二极管810之类的二极管可以保持高电阻状态直到施加足够高的阈值偏置电压，因此CES 810可以与交叉点存储器结构的其他部分隔离，直到施加足够的电压以在除了跨CES的适当电压之外还包括跨二极管810的偏置电压，以实现读取操作或写入操作(例如，设置或重置条件)。
图10a-10e示出根据特定实施例的与接入设备相集成的相关电子开关设备的结构。图10a示出了在端子952之间形成的CES的结构。这里，第一端子952可以被形成为例如一层金属(例如，铜)和可以沉积在金属层上的包括属氧化物(例如，过渡金属氧化物(TMO)、稀土氧化物、周期表中的f-块的使用氧化物、稀土TMO类型的钙钛矿、钇和镱、氧化锌、氧化铝和氧化铁)的相关电子材料。然而，应理解，这些仅是可以用于CEM的材料的示例，并且所要求保护的主题在这方面不受限制。在图10a中，通过p型掺杂形成在端子952之间的层954中的金属氧化物来形成CES，并且处于固有状态(intrinsic state)的层956提供切换区域。在其他实施例中，可以通过n型掺杂来形成层954。在图10b至图10e的特定替代实现方式中，利用由层954和956形成的CES设备来形成一个或多个接入设备，以例如改变用于设置和重置事件的条件的电压特性并减少或消除电流泄漏(例如，潜行(sneak)电流)。
在图10b的特定实现方式中，可以通过n型掺杂在CES设备上沉积的附加层958来形成P/N结二极管或肖特基(Schotky)二极管。如上所述，层958可以处于高电阻状态，直到施加足够的偏置电压以将层958置于高导电状态。这可以隔离由层954和956形成的CES设备，而CES设备未被访问用于读取或写入操作。尽管由层954和956形成的CES设备在读取或写入操作之后并且在移除电压之后可以保持特定的阻抗状态(例如，低阻抗或导电状态，或者高阻抗或绝缘状态)，但由层958形成的二极管可以响应于存在或不存在施加的偏置电压而连接或断开CES设备。这里，如果跨由层958形成的这种二极管的电压小于阈值偏置电压，则由层958形成的二极管可以处于高电阻状态并隔离CES设备以抑制或防止泄漏(例如，潜行电流)。
如图10d的特定实现方式所示，图10b的特定实现方式可以通过包括由包括金属氧化物的n型层962形成的额外接入设备来进行修改。在实施例中，层958和962的厚度和n型掺杂浓度可以基本相同，以使得层958和962提供具有与P/N结二极管或肖特基二极管类似的行为的第一和第二接入设备。在该特定实现方式中，层958和962可以处于高电阻状态，直到跨层958和962的电压满足阈值偏置电压。如上所述，没有足够的偏置电压可以隔离由层954和956形成的CES设备以防止或抑制泄漏，而不被访问用于读取或写入操作。
在图10c的特定实现方式中，通过在CES设备上形成金属层960并然后在金属层960上形成额外的n型掺杂金属氧化物层957来形成接入设备。这里，由金属氧化物层957形成的接入设备可以被形成为肖特基二极管、MIM二极管、隧道二极管或压敏电阻，取决于金属氧化物层958的厚度或n型掺杂浓度。如图10e的特定实现方式所示，图10c的特定实现方式可以通过包括由金属层964和n型层963形成的包括金属氧化物的附加接入设备来进行修改。在特定实现方式中，层958和962的厚度和n型掺杂浓度可以基本相同以使得层957和963提供具有与肖特基二极管、MIM二极管、隧道二极管或压敏电阻相类似的行为的第一和第二接入设备。
还可以如图11a至11d所示来可以进一步修改图10b-10e的特定实现方式。这里，用于形成接入设备的n型掺杂金属氧化物层958、957、962和963可以分别作为金属氧化物层966、967、968和969而不进行掺杂或是固有的。还可以如图12a和12b所示来可以进一步修改图111c和11d的特定实现方式。这里，未被掺杂或固有的金属氧化物层968和969替代地可以分别作为金属氧化物层970和972而被n型掺杂。
根据实施例，层957、958、962、963、970和972可以包括被掺杂(例如，n型或p型掺杂)有铋(或其他掺杂剂)的特定金属氧化物(例如，氧化锌或上述其他金属氧化物)，以使得所形成的接入设备具有与由层954和956形成的CES设备的工作电压相匹配的阈值偏置电压。类似地，尽管上面参考图10a-10e、11a-11d、12a和12b讨论的特定实现方式讨论了从所沉积的金属氧化物层形成接入设备，但层957、958、962、963、966、967、968、970和972可以替代地从利用适当掺杂所沉积的多晶硅来形成，实现与由层954和956形成的CES设备的工作电压相匹配的阈值偏置电压。如上所述，在替代实施例中，层954可以被n型掺杂而非是p型掺杂。在该特定实现方式中，层957、958、962、963、970和972可以被p型掺杂而非n型掺杂。
图13描绘了包括CES设备(例如，CES设备1051和1052)的交叉点阵列的示例可编程结构的实施例1000。在实施例中，可编程结构(例如，可编程结构1000)可以包括交叉点CES存储器阵列。在实施例中，导电线1010-1、1010-2和1010-3可以基本上彼此平行地定位。类似地，导电线1020-1、1020-2和1020-3可以基本上彼此平行地定位，并且导电线1030-1、1030-2和1030-3可以基本上彼此平行地定位。此外，在实施例中，导电线1010可以基本上与导线1020正交地定位。导电线1030也可以基本时与导电线1020正交地定位。在特定实现方式中，二极管1041和1042可以例如如上面参考图10a-10e、11a-11d、12a和12b所讨论的来形成。
在实施例中，诸如CES设备1051和1052之类的CES设备可以与诸如二极管1041和1042之类的接入设备相组合以形成可以用作存储器的CES/访问设备对。在实施例中，诸如二极管1041和/或1042之类的接入设备置可以帮助减少泄漏电流，这是由于必须在可以向相应的CES设备(例如，CES设备1051和/或1052)施加电压之前实现使得电流流过二极管的足够电压的特性。如上所述，诸如与相应的CES设备(例如，CES设备1051和/或1052)配对的二极管1041和/或1042之类的接入设备可以被称为偏移二极管。在实施例中，诸如二极管1041和/或1042之类的接入设备可以包括肖特基二极管，但所要求保护的主题在范围上不限于这方面。
在实施例中，诸如交叉点CES存储器阵列1000之类的交叉点存储器阵列可以包括完全可寻址的三维CES存储器阵列。在实施例中，例如，可以根据包括x、y和z分量的地址来指定各个位位置。在实施例中，在导电线的各个交叉点处，诸如CES设备1051之类的CES设备可以与诸如二极管1041之类的接入设备配对。例如，CES/接入设备对可以位于导电线1010-1、1010-2、1010-3和导电线1020-1、1020-2、1020-3的交点处，以及导电线1020-1、1020-2、1020-3和导电线1030-1、1030-2、1030-3的交点处。此外，在实施例中，导电线1020-1、1020-2、1020-3可以包括字线。在实施例中，导电线1010-1、1010-2、1010-3和导电线1030-1、1030-2、1030-3可以包括位线。
尽管示例交叉点CES存储器阵列1000被描绘为包括具有导电线1010、1020和1030的三个金属层，但其他实施例可以包括更少的金属层或更多的金属层。在一个或多个实施例中，各个金属层可以包括任何数目的导电线。诸如交叉点CES存储器阵列1000之类的交叉点CES存储器阵列可以至少部分地通过调整各个金属层的导电线的数目和/或通过调整导电线和/或CES设备的层的数目来缩放到期望的存储容量。
在实施例中，CES存储器单元可以包括具有CES设备(例如，CES 1051)的一个或多个存储器元件(例如，非易失性存储器元件)。在该上下文中，本文所称的“存储器单元”包括能够将值、符号或参数表示为状态的电路或电路的一部分。例如，存储器单元可以包括能够将值、符号或参数表示为CES存储器设备的阻抗状态的一个或多个CES存储器设备。例如，通过在“写入操作”中独立地控制跨导电线1020-1和1010-1施加的电压和电流，诸如CES 1051之类的存储器元件可以被置于特定存储器状态(例如，较低阻抗状态或较高阻抗状态)。在实施例中，这种写入操作可以通过施加被控制为跨CES 1051提供临界电流和电压以将CES1051置于特定阻抗状态的信号来执行。在另一实施例中，可以通过跨导电线1020-1和1010-1施加读取电压来在“读取操作”中检测或感测存储器元件(例如，CES 1051)的阻抗状态。在实施例中，感测电路(未示出)可以在读取操作中至少部分地基于来自位线1010-1的电流的幅值来检测CES 1051的阻抗状态。在实施例中，输出信号可以具有指示CES设备1051的当前阻抗状态的电压(例如，作为“1”、“0”或其他符号)。当然，所要求保护的主题在范围上不限于这些方面。
在其中CES设备被至少部分地用作与存储器单元相关联的存储器单元和/或电路的一个或多个实施例中，与包含常规和/或现有存储器技术的存储器电路相比可以实现优势。例如，作为设备可靠性提高和/或耐用性提高的结果，可以减少对耗损均衡和/或纠错电路的需求，并且还可以降低成本。此外，由于各种金属和/或导电材料可以被用于形成CES设备中的触点，因此制造的容易性可大大提高。此外，在实施例中，处理温度可以相对较低，使得CES设备更容易处理。此外，例如，由于在小于托马斯费米屏蔽长度的距离上发生切换事件，与现有和/或传统存储器技术相比，CES设备的执行可能非常快。此外，缺少例如可能在一些电阻式存储器技术中形成的细丝可能产生改进的性能和/或可靠性。当然，这些仅是CES设备可能具有的优于现有和/或传统存储器技术的示例优势，并且所要求保护的主题在范围上不限于在这些方面。
图14描绘了包括CES设备(例如，CES设备1151和1152)的交叉点阵列的示例可编程结构的实施例1100。在实施例中，交叉点阵列1100可以包括交叉点CES存储器阵列。示例交叉点CES存储器阵列1100可以具有与上面讨论的示例阵列1000相同的一些元件。例如，提供若干层导电线，例如，导电线1110、1120和1130。在实施例中，导电线1110-1、1110-2和1110-3可以基本上彼此平行地定位。类似地，导电线1120-1、1120-2和1120-3可以基本上彼此平行地定位，并且导电线1130-1、1130-2和1130-3可以基本上彼此平行地定位。此外，在实施例中，导电线1110可以基本上与导线1120正交地定位。导电线1130也可以与导电线1120基本上正交地定位。此外，在实施例中，导电线1120可以包括字线。在实施例中，导电线1110和1130可以包括位线。
此外，类似于上述示例交叉点CES存储器阵列1000，示例阵列1100的CES/接入点对可以位于导电线1110-1、1110-2、1110-3和导电线1120-1、1120-2、1120-3的交叉处，以及导电线1120-1、1120-2、1120-3和导电线1130-1、1130-2、1130-3的交叉处。然而，例如，交叉点CES存储器阵列1100，CES/接入设备堆栈可以被定向为使得诸如字线1120-1之类的单个导电线可以控制对与一对位线(例如，导电线1110-1和1130-1)相关联的两个CES设备(例如，CES设备1151和1152)的访问。因此，在实施例中，对字线1120-1的施加编程和/或读取信号以及选择位线1110-1和1130-1的可以提供对CES设备1151和1152的编程和/或读取访问。
在前面的描述中，已经描述了所要求保护的主题的各种实施例。为了解释的目的，作为示例阐述了细节，例如，量、系统和/或配置。在其他情况下，公知的特征被省略和/或简化以免模糊所要求保护的主题。虽然本文已经说明和/或描述了某些特征，但本领域技术人员现在将想到许多修改、替换、改变和/或等同物。因此，应理解，所附权利要求旨在覆盖落入所要求保护的主题内的所有修改和/或改变。

Claims (20)

1.一种设备，包括：
一个或多个第一层，所述一个或多个第一层包括具有相关电子开关(CES)的金属氧化物；
一个或多个端子；以及
一个或多个第二层，所述一个或多个第二层被形成在所述一个或多个端子的第一端子和所述一个或多个第一层之间以形成对所述CES的第一接入设备。
2.根据权利要求1所述的设备，其中，所述第一接入设备包括P/N结二极管、肖特基势垒二极管、MIM二极管、隧道二极管或压敏电阻、或它们的组合。
3.根据权利要求1或2所述的设备，其中，所述一个或多个第二层包括掺杂有铋的氧化锌。
4.根据权利要求1至3中任一项所述的设备，其中，所述设备在交叉点存储器阵列中包括相关电子随机存取存储器(CeRAM)元件。
5.根据前述权利要求中任一项所述的设备，其中，所述一个或多个第一层和所述一个或多个第二层由相关电子材料(CEM)形成，并且其中，所述一个或多个第一层是p型掺杂的。
6.根据权利要求5所述的设备，其中，一个或多个第二金属氧化物层是n型掺杂的。
7.根据权利要求5所述的设备，其中，一个或多个第二金属氧化物层包括处于固有状态的所述CEM。
8.根据前述权利要求中任一项所述的设备，并且还包括一个或多个第三层，所述一个或多个第三层被形成在所述一个或多个端子的第二端子之间以形成对所述CES的第二接入设备。
9.根据权利要求8所述的设备，其中，所述一个或多个第一层通过第一金属层与一个或多个第二金属氧化物层分离，并且其中，所述一个或多个第一层通过第二金属层与所述一个或多个第三层分离。
10.根据权利要求8或9所述的设备，其中，所述第一层是p型掺杂的，其中，所述第二层和第三层是n型掺杂的。
11.根据权利要求8或9所述的设备，其中，所述第一层包括处于固有状态的所述CEM，并且其中，所述第二层和第三层是n型掺杂的。
12.根据权利要求8或9所述的设备，其中，所述一个或多个第一层是p型掺杂的，并且其中，所述一个或多个第二层和所述一个或多个第三层包括处于固有状态的所述CEM。
13.根据权利要求8至12中任一项所述的设备，其中，一个或多个第一金属氧化物层是p型掺杂的，其中，第二金属氧化物层是n型掺杂的，并且其中，所述一个或多个第三层包括处于固有状态的所述CEM。
14.根据前述权利要求中的任一项所述的设备，其中，所述CES响应于跨一个或多个第一金属层施加第一电压同时保持通过所述一个或多个第一层的第一电流，将所述CES置于高阻抗或绝缘状态；
其中，所述CES响应于跨所述一个或多个第一层施加第二电压同时保持通过所述一个或多个第一层的第二电流，将所述CES元件的存储器状态置于低阻抗或导电状态；并且
其中，所述CES元件的状态至少部分地基于响应于跨所述一个或多个第一层施加第三电压而通过所述接入设备的测量的电流是可检测的。
15.一种方法，包括：
形成包括金属氧化物的一个或多个第一层以提供相关电子开关(CES)；以及
在第三层与所述一个或多个第一层之间形成一个或多个第二层以提供对所述CES的第一接入设备，其中，所述第三层包括金属层以提供所述CES的第一端子。
16.根据权利要求15所述的方法，其中，所述第三层被形成在所述一个或多个第二层上方。
17.根据权利要求15或16所述的方法，并且还包括在第五层与所述一个或多个第一层之间形成一个或多个第四层以提供对所述CES的第二接入设备，其中，所述第五层包括金属层以提供所述CES的第二端子。
18.根据权利要求15至17中任一项所述的方法，其中，所述一个或多个第二层包括金属氧化物。
19.根据权利要求15至17中任一项所述的方法，其中，所述一个或多个第二层包括多晶硅。
20.根据权利要求15至19中任一项所述的方法，其中，所述一个或多个第二层是n型掺杂的或p型掺杂的。
CN201680075584.6A 2015-12-22 2016-12-20 对相关电子开关的接入设备 Pending CN108431977A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/979,086 US9735360B2 (en) 2015-12-22 2015-12-22 Access devices to correlated electron switch
US14/979,086 2015-12-22
PCT/GB2016/053996 WO2017109471A1 (en) 2015-12-22 2016-12-20 Access devices to correlated electron switch

Publications (1)

Publication Number Publication Date
CN108431977A true CN108431977A (zh) 2018-08-21

Family

ID=57758656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680075584.6A Pending CN108431977A (zh) 2015-12-22 2016-12-20 对相关电子开关的接入设备

Country Status (7)

Country Link
US (4) US9735360B2 (zh)
EP (1) EP3394911B1 (zh)
JP (1) JP6910357B2 (zh)
KR (1) KR20180097663A (zh)
CN (1) CN108431977A (zh)
TW (1) TWI717439B (zh)
WO (1) WO2017109471A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600609A (zh) * 2019-08-29 2019-12-20 湖北大学 一种忆阻存储器及其制备方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9755146B2 (en) 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US9735360B2 (en) * 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US9747982B1 (en) 2016-02-22 2017-08-29 Arm Ltd. Device and method for generating random numbers
US10276795B2 (en) 2016-08-15 2019-04-30 Arm Ltd. Fabrication of correlated electron material film via exposure to ultraviolet energy
US10128438B2 (en) 2016-09-09 2018-11-13 Arm Limited CEM switching device
US10103327B2 (en) 2016-09-14 2018-10-16 Arm Limited CEM switching device
US9978942B2 (en) 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US9997242B2 (en) 2016-10-14 2018-06-12 Arm Ltd. Method, system and device for non-volatile memory device state detection
US9899083B1 (en) 2016-11-01 2018-02-20 Arm Ltd. Method, system and device for non-volatile memory device operation with low power high speed and high density
US10121967B2 (en) * 2016-11-29 2018-11-06 Arm Limited CEM switching device
US10002669B1 (en) 2017-05-10 2018-06-19 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
JP7109795B2 (ja) * 2017-09-01 2022-08-01 国立大学法人静岡大学 半導体装置及びその製造方法
US10714175B2 (en) 2017-10-10 2020-07-14 ARM, Ltd. Method, system and device for testing correlated electron switch (CES) devices
US10229731B1 (en) 2017-10-11 2019-03-12 Arm Ltd. Method, system and circuit for staggered boost injection
US11137919B2 (en) 2017-10-30 2021-10-05 Arm Ltd. Initialisation of a storage device
US11636316B2 (en) 2018-01-31 2023-04-25 Cerfe Labs, Inc. Correlated electron switch elements for brain-based computing
US10224099B1 (en) 2018-02-06 2019-03-05 Arm Ltd. Method, system and device for error correction in reading memory devices
US10971229B2 (en) 2018-04-23 2021-04-06 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10580489B2 (en) 2018-04-23 2020-03-03 Arm Ltd. Method, system and device for complementary impedance states in memory bitcells
US10741246B2 (en) 2018-04-23 2020-08-11 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10607659B2 (en) 2018-04-23 2020-03-31 Arm Limited Method, system and device for integration of bitcells in a volatile memory array and bitcells in a non-volatile memory array
US10388646B1 (en) * 2018-06-04 2019-08-20 Sandisk Technologies Llc Electrostatic discharge protection devices including a field-induced switching element
US11011227B2 (en) 2018-06-15 2021-05-18 Arm Ltd. Method, system and device for non-volatile memory device operation
CN109742161B (zh) * 2018-09-30 2021-05-04 华为技术有限公司 一种开关半导体器件及其制备方法、固态移相器
US12225735B2 (en) * 2022-06-07 2025-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Selector for memory device
WO2025046878A1 (en) * 2023-08-31 2025-03-06 Nippon Telegraph And Telephone Corporation Reconfigurable intelligent surface module and method of manufacturing thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080106926A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
CN101681911A (zh) * 2006-11-08 2010-03-24 思美公司 关联电子存储器
US20130200323A1 (en) * 2012-02-07 2013-08-08 Intermolecular, Inc. Multifunctional electrode
US20130214235A1 (en) * 2010-10-26 2013-08-22 Industry-University Cooperation Foundation Hanyang University Resistive memory having rectifying characteristics or an ohmic contact layer
US20130214232A1 (en) * 2012-02-17 2013-08-22 Intermolecular, Inc. Nonvolatile memory device using a varistor as a current limiter element

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US134987A (en) * 1873-01-21 Improvement in wrought-iron columns
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
EP2128901A4 (en) * 2007-03-22 2013-01-09 Panasonic Corp MEMORY ELEMENT AND STORAGE DEVICE
JP4252624B2 (ja) * 2007-06-01 2009-04-08 パナソニック株式会社 抵抗変化型記憶装置
WO2009114796A1 (en) * 2008-03-13 2009-09-17 Symetrix Corporation Correlated electron material with morphological formations
JP5439147B2 (ja) * 2009-12-04 2014-03-12 株式会社東芝 抵抗変化メモリ
KR20120043343A (ko) 2010-10-26 2012-05-04 한양대학교 산학협력단 정류특성을 가지는 저항변화 메모리
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
EP2858118B1 (en) * 2013-10-07 2016-09-14 IMEC vzw Selector for RRAM
CN110165048B (zh) 2014-12-09 2022-11-01 塞姆特里克斯内存有限公司 具有掺杂的缓冲区的过渡金属氧化物电阻开关式器件
US9613691B2 (en) * 2015-03-27 2017-04-04 Intel Corporation Apparatus and method for drift cancellation in a memory
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9584118B1 (en) 2015-08-26 2017-02-28 Nxp Usa, Inc. Substrate bias circuit and method for biasing a substrate
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9735360B2 (en) * 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080106926A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
CN101681911A (zh) * 2006-11-08 2010-03-24 思美公司 关联电子存储器
US20130214235A1 (en) * 2010-10-26 2013-08-22 Industry-University Cooperation Foundation Hanyang University Resistive memory having rectifying characteristics or an ohmic contact layer
US20130200323A1 (en) * 2012-02-07 2013-08-08 Intermolecular, Inc. Multifunctional electrode
US20130214232A1 (en) * 2012-02-17 2013-08-22 Intermolecular, Inc. Nonvolatile memory device using a varistor as a current limiter element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600609A (zh) * 2019-08-29 2019-12-20 湖北大学 一种忆阻存储器及其制备方法
CN110600609B (zh) * 2019-08-29 2023-06-06 湖北大学 一种忆阻存储器及其制备方法

Also Published As

Publication number Publication date
US20200411762A1 (en) 2020-12-31
US10727408B2 (en) 2020-07-28
EP3394911A1 (en) 2018-10-31
JP2019505987A (ja) 2019-02-28
US20170179385A1 (en) 2017-06-22
US9735360B2 (en) 2017-08-15
JP6910357B2 (ja) 2021-07-28
EP3394911B1 (en) 2021-10-06
US11133467B2 (en) 2021-09-28
WO2017109471A1 (en) 2017-06-29
US10134987B2 (en) 2018-11-20
US20190088875A1 (en) 2019-03-21
US20170309821A1 (en) 2017-10-26
TW201801362A (zh) 2018-01-01
KR20180097663A (ko) 2018-08-31
TWI717439B (zh) 2021-02-01

Similar Documents

Publication Publication Date Title
US11133467B2 (en) Access devices to correlated electron switch
US10366753B2 (en) Correlated electron switch programmable fabric
US10763433B2 (en) Asymmetric correlated electron switch operation
US10147879B2 (en) Multiple impedance correlated electron switch fabric
US11183998B2 (en) Correlated electron switch
WO2017051175A1 (en) Method, system and device for complementary non-volatile memory device operation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210121

Address after: Texas, USA

Applicant after: Cherfee Laboratories Inc.

Address before: England

Applicant before: ARM Ltd.

WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180821