CN108401287B - 一种组网方法及装置 - Google Patents

一种组网方法及装置 Download PDF

Info

Publication number
CN108401287B
CN108401287B CN201810102457.1A CN201810102457A CN108401287B CN 108401287 B CN108401287 B CN 108401287B CN 201810102457 A CN201810102457 A CN 201810102457A CN 108401287 B CN108401287 B CN 108401287B
Authority
CN
China
Prior art keywords
error
tsc
time
candidate
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810102457.1A
Other languages
English (en)
Other versions
CN108401287A (zh
Inventor
刘欣
李峥
张贺
赵良
王光全
乔月强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China United Network Communications Group Co Ltd
Original Assignee
China United Network Communications Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China United Network Communications Group Co Ltd filed Critical China United Network Communications Group Co Ltd
Priority to CN201810102457.1A priority Critical patent/CN108401287B/zh
Publication of CN108401287A publication Critical patent/CN108401287A/zh
Application granted granted Critical
Publication of CN108401287B publication Critical patent/CN108401287B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • H04W56/0015—Synchronization between nodes one node acting as a reference for the others
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0644—External master-clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/0055—Synchronisation arrangements determining timing error of reception due to propagation delay
    • H04W56/0065—Synchronisation arrangements determining timing error of reception due to propagation delay using measurement of signal travel time

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本申请实施例公开了一种组网方法及装置，涉及通信技术领域，解决了由于在网络部署完成后进行时间误差的测量，得到的时间误差较大导致操作复杂、工作量较大的问题。具体方案为：获取N个候选BC中每个候选BC的静态误差，并获取GM和TSC之间的适配误差，且计算N个候选BC中每个候选BC的静态误差与适配误差之和，获得网络时间误差，在确定该网络时间误差在预设范围时，确定N个候选BC为N个目标BC，并确定采用N个目标BC、GM和TSC组建网络。本申请实施例用于组建网络的过程中。

Description

一种组网方法及装置
技术领域
本申请实施例涉及通信技术领域，尤其涉及一种组网方法及装置。
背景技术
在长期演进(long term evolution，LTE)网络的部署时期，网络传输的时间同步信号的输出时间需要满足协调世界时(coordinated universal time， UTC)±1.5微秒(us)的时间要求。目前，时间同步信号的时间误差的测量过程为：在网络部署完成之后，将仪表连接到网络末端设备上，通过测量网络末端设备输出时间同步信号的时间，来获知时间同步信号的时间误差。
现有技术中至少存在以下技术问题：由于现有技术中仅能在网络部署完成后进行时间误差的测量，而无法对网络中时间误差的影响因素进行提前控制或调整，这样，如果测量得到的时间误差过大，则需要对网络中的所有节点进行调整，导致操作复杂、工作量较大。
发明内容
本申请提供一种组网方法及装置，解决了由于在网络部署完成后进行时间误差的测量，得到的时间误差较大导致操作复杂、工作量较大的问题。
为达到上述目的，本申请采用如下技术方案：
第一方面，本申请提供一种组网方法，该方法可以包括：组网装置获取N 个候选分组设备(boundary clock，BC)中每个候选BC的静态误差，并获取时间源设备(grandmaster，GM)和末端设备(time slave clock，TSC)之间的适配误差，且组网装置计算N个候选BC中每个候选BC的静态误差与适配误差之和，获得网络时间误差，并在确定该网络时间误差在预设范围时，确定N个候选BC为N个目标BC，并确定采用N个目标BC、GM和TSC组建网络。其中，一个候选BC的静态误差为该BC的固有时间误差，N为大于1 的整数。适配误差为GM和TSC共同的固有时间误差。网络时间误差为时间同步信号经过GM、N个候选BC和TSC的时间误差。
本申请提供的组网方法，通过计算N个候选BC中每个候选BC的静态误差与GM和TSC之间的适配误差之和，得到网络时间误差，并判断该网络时间误差是否在预设范围内，只有该网络时间误差在预设范围时，才确定采用N 个候选BC、GM和TSC组建网络，实现了在部署网络之前，提前对网络中时间误差的影响因素进行控制，使得在网络部署完成后，减小了测量得到的网络时间误差过大的可能性，从而减小了对网络中所有节点进行调整的可能性。
结合第一方面，在一种可能的实现方式中，还可以包括：组网装置在确定网络时间误差未在预设范围内时，将N个候选BC减少为M个候选BC，并显示提示信息。其中，M为大于1且小于N的整数，提示信息用于指示调整适配误差。
结合第一方面和上述可能的实现方式，在另一种可能的实现方式中，组网装置获取N个候选BC中每个候选BC的静态误差，具体的可以包括：组网装置根据预先配置的公式：TE＝0.5[(TE1-TE4)+(TE2-TE3)]，确定每个候选BC 的静态误差为：ΔX＝0.5[(BC)(TE1-TE4)+(BC)(TE2-TE3)]。其中，TE为时间误差(time error)的简写，TE1、TE2、TE3和TE4为端口误差，ΔX为一个候选BC的静态误差，(BC)表示候选BC的端口误差。
结合第一方面和上述可能的实现方式，在另一种可能的实现方式中，组网装置获取GM和TSC之间的适配误差，具体的可以包括：组网装置根据预先配置的公式：TE＝0.5[(TE1-TE4)+(TE2-TE3)]，确定GM的精确时间协议 (precision time protocol，PTP)时间同步信号的时间误差TGM为： TGM＝0.5[(GM)(TE1-TE4)+(bas)(TE2-TE3)]，并根据预先配置的公式： TE＝0.5[(TE1-TE4)+(TE2-TE3)]，确定TSC的秒脉冲时间信号(one pulse persecond，1PPS)时间同步信号的时间误差TTSC为： TTSC＝0.5[(bas)(TE1-TE4)+(TSC)(TE2-TE3)]+(TSC)TE，且计算GM的PTP时间同步信号的时间误差和TSC的1PPS时间同步信号的时间误差之和，获得 GM和TSC之间的适配误差为：ΔY＝TGM+TTSC＝0.5[(GM)(TE1-TE4)+(TSC)(TE2-TE3)]+(TSC)TE。其中，ΔY为 GM和TSC之间的适配误差，(GM)表示GM的端口误差，(TSC)表示TSC 的端口误差，(bas)表示仪表的端口误差，(TSC)TE为TSC输出1PPS时间同步信号的端口带来的时间误差，仪表的端口误差 [(bas)(TE1-TE4)+(bas)(TE2-TE3)]为0。
第二方面，本申请提供一种组网装置，该组网装置可以包括：获取单元、计算单元和确定单元。获取单元，用于获取N个候选BC中每个候选BC的静态误差，获取GM和TSC之间的适配误差，一个候选BC的静态误差为该BC 的固有时间误差，N为大于1的整数；适配误差为GM和TSC共同的固有时间误差。计算单元，用于计算N个候选BC中每个候选BC的静态误差与适配误差之和，获得网络时间误差，网络时间误差为时间同步信号经过GM、N个候选BC和TSC的时间误差。确定单元，用于在确定网络时间误差在预设范围内时，确定N个候选BC为N个目标BC，并确定采用N个目标BC、GM 和TSC组建网络。
结合第二方面，在一种可能的实现方式中，组网装置还可以包括：处理单元和显示单元。处理单元，用于在确定网络时间误差未在预设范围内时，将N 个候选BC减少为M个候选BC，M为大于1且小于N的整数。显示单元，用于在确定网络时间误差未在预设范围内时，显示提示信息，该提示信息用于指示调整适配误差。
结合第二方面和上述可能的实现方式，在另一种可能的实现方式中，获取单元，具体用于：根据预先配置的公式：TE＝0.5[(TE1-TE4)+(TE2-TE3)]，确定每个候选BC的静态误差为：ΔX＝0.5[(BC)(TE1-TE4)+(BC)(TE2-TE3)]。其中， TE为时间误差，TE1、TE2、TE3和TE4为端口误差，ΔX为一个候选BC的静态误差，(BC)表示候选BC的端口误差。
结合第二方面和上述可能的实现方式，在另一种可能的实现方式中，获取单元，具体用于：根据预先配置的公式：TE＝0.5[(TE1-TE4)+(TE2-TE3)]，确定GM的PTP时间同步信号的时间误差TGM为： TGM＝0.5[(GM)(TE1-TE4)+(bas)(TE2-TE3)]，并根据预先配置的公式： TE＝0.5[(TE1-TE4)+(TE2-TE3)]，确定TSC的1PPS时间同步信号的时间误差 TTSC为：TTSC＝0.5[(bas)(TE1-TE4)+(TSC)(TE2-TE3)]+(TSC)TE，且计算GM的 PTP时间同步信号的时间误差和TSC的1PPS时间同步信号的时间误差之和，获得GM和TSC之间的适配误差为：ΔY＝TGM+TTSC＝0.5[(GM)(TE1-TE4)+(TSC)(TE2-TE3)]+(TSC)TE。其中，ΔY为 GM和TSC之间的适配误差，(GM)表示GM的端口误差，(TSC)表示TSC 的端口误差，(bas)表示仪表的端口误差，(TSC)TE为TSC输出1PPS时间同步信号的端口带来的时间误差，仪表的端口误差 [(bas)(TE1-TE4)+(bas)(TE2-TE3)]为0。
具体的实现方式可以参考第一方面或第一方面的可能的实现方式提供的组网方法中组网装置的行为功能。
第三方面，提供一种组网装置，该组网装置包括：至少一个处理器、存储器、通信接口和通信总线。处理器与存储器、通信接口通过通信总线连接，存储器用于存储计算机执行指令，当组网装置运行时，处理器执行存储器存储的计算机执行指令，以使组网装置执行如第一方面或第一方面的可能的实现方式中任意一项的组网方法。
第四方面，提供一种计算机存储介质，其上存储有计算机执行指令，当计算机执行指令在计算机上运行时，使得计算机执行如第一方面或第一方面的可能的实现方式中任意一项的组网方法。
附图说明
图1为本申请实施例提供的一种可以应用本申请实施例的系统架构的简化示意图；
图2为本申请实施例提供的一种组网装置的组成示意图；
图3为本申请实施例提供的一种组网方法的流程图；
图4为本申请实施例提供的一种仪表测量一个BC的静态误差的示意图；
图5为本申请实施例提供的一种仪表测量GM的PTP时间同步信号的时间误差的示意图；
图6为本申请实施例提供的一种仪表测量TSC的1PPS时间同步信号的时间误差的示意图；
图7为本申请实施例提供的另一种组网装置的组成示意图；
图8为本申请实施例提供的另一种组网装置的组成示意图；
图9为本申请实施例提供的另一种组网装置的组成示意图。
具体实施方式
本文中术语“系统”和“网络”在本文中常被可互换使用。本文中术语“和 /或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如， A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
图1为本申请实施例提供的一种可以应用本申请实施例的系统架构的简化示意图，如图1所示，该系统架构可以包括：组网装置11、GM 12、N个BC 13和TSC 14。
其中，组网装置11分别与GM 12、N个BC 13中的每个BC、TSC 14 进行通信。且在采用GM 12、N个BC 13和TSC 14组建网络的情况下，N 个BC 13逐个连接，GM 12与N个BC 13中的第一个BC连接，TSC 14与 N个BC 13中的最后一个BC连接，时间同步信号可以经由GM 12和N个BC 13，由TSC 14输出。
组网装置11，用于计算N个BC 13中每个BC的静态误差与GM 12和 TSC 14之间的适配误差之和，得到网络时间误差，还用于在确定得到的网络时间误差在预设范围时，确定采用GM 12、N个BC 13和TSC 14组建网络。
GM 12，在具体的实现中为时间同步服务器，用于为网络提供时间源，提供网络时间同步的基准。
N个BC 13，用于传递网络中时间同步信号。
TSC 14，在具体的实现中为基站。基站是一种部署在无线接入网中用以为终端提供无线通信功能的装置，其主要功能有：进行无线资源的管理、寻呼消息的组织和发送、广播消息的组织和发送、以移动性或调度为目的的测量及测量报告的配置等等。
图2为本申请实施例提供的一种组网装置的组成示意图，如图2所示，该组网装置可以包括：至少一个处理器21、存储器22、通信接口23和通信总线24。
其中，处理器21是组网装置的控制中心，可以是一个处理器，也可以是多个处理元件的统称。例如，处理器21是一个中央处理器(central processing unit，CPU)，也可以是特定集成电路(application specific integrated circuit， ASIC)，或者是被配置成实施本申请实施例的一个或多个集成电路，例如：一个或多个数字信号处理器(digitalsignal processor，DSP)，或，一个或者多个现场可编程门阵列(field programmable gatearray，FPGA)。
在具体的实现中，作为一种实施例，处理器21可以包括一个或多个CPU，例如图2中所示的CPU0和CPU1。且，作为一种实施例，组网装置可以包括多个处理器，例如图2中所示的处理器21和处理器25。这些处理器中的每一个可以是一个单核处理器(single-CPU)，也可以是一个多核处理器 (multi-CPU)。这里的处理器可以指一个或多个设备、电路、和/或用于处理数据(例如计算机程序指令)的处理核。
存储器22可以是只读存储器(read-only memory，ROM)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，RAM)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electricallyerasable programmable read-only memory，EEPROM)、只读光盘(compact disc read-only memory，CD-ROM) 或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器22可以是独立存在，通过通信总线24与处理器 21相连接。存储器22也可以和处理器21集成在一起。
在具体的实现中，存储器22，用于存储本申请中的数据和执行本申请的软件程序。处理器21可以通过运行或执行存储在存储器22内的软件程序，以及调用存储在存储器22内的数据，执行组网装置的各种功能。
通信接口23，使用任何收发器一类的装置，用于与其他设备或通信网络通信，如无线接入网(radio access network，RAN)，无线局域网(wireless local area networks，WLAN)等。通信接口23可以包括接收单元实现接收功能，以及发送单元实现发送功能。
通信总线24，可以是工业标准体系结构(industry standard architecture，ISA)总线、外部设备互连(peripheral component interconnect，PCI)总线或扩展工业标准体系结构(extended industry standard architecture，EISA) 总线等。该总线可以分为地址总线、数据总线、控制总线等。为便于表示，图 2中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
为了解决由于在网络部署完成后进行时间误差的测量，得到的时间误差较大导致操作复杂、工作量较大的问题，本申请实施例提供了一种组网方法，如图3所示，该方法可以包括：
301、组网装置获取N个候选BC中每个候选BC的静态误差。
其中，一个候选BC的静态误差为该BC的固有时间误差，N为大于1的整数。当需要部署网络时，组网装置可以获取N个候选BC中每个候选BC的静态误差，如图4所示，为仪表测量一个BC的静态误差的示意图，参考图4，组网装置可以根据预先配置的公式：TE＝0.5[(TE1-TE4)+(TE2-TE3)]，确定采用仪表测量的一个候选BC的静态误差ΔX为：
ΔX＝0.5[(bas)(TE1-TE4)+(BC)(TE2-TE3)]+0.5[(BC)(TE1-TE4)+(bas)(TE2-TE3)]
其中，TE为时间误差，TE1、TE2、TE3和TE4为端口误差，(BC)表示候选BC的端口误差，(bas)表示仪表的端口误差。又由于测量BC的仪表的端口误差[(bas)(TE1-TE4)+(bas)(TE2-TE3)]为0，因此一个候选BC的静态误差为：
ΔX＝0.5[(BC)(TE1-TE4)+(BC)(TE2-TE3)]
需要说明的是，在本申请实施例中，TE＝0.5[(TE1-TE4)+(TE2-TE3)]的获取过程为：假设主设备的端口误差为TE1和TE4，从设备的端口误差为TE2 和TE3，相应的理想化无误差时戳为T1’、T2’、T3’和T4’，以及假设相应的实际时戳为T1、T2、T3和T4，其中，理想化无误差时戳指的是设备的内钟时戳。这样，实际时戳、端口误差和理想化无误差时戳三者之间的关系式为： T1＝T1’+TE1，T2＝T2’-TE2，T3＝T3’+TE3，T4＝T4’-TE4。又由于时间误差与实际时戳之间的关系式(1)为：
TE＝0.5[(T1-T2)-(T3-T4)] (1)
此时，将实际时戳、端口误差和理想化无误差时戳三者之间的四个关系式带入公式(1)中，得到公式(2)为：
TE＝0.5[(T1’+TE1)-(T2’-TE2)]-0.5[(T3’+TE3)-(T4’-TE4)] (2)
整理公式(2)，得到公式(3)为：
TE＝0.5[(T1’-T2’)-(T3’-T4’)]+0.5[(TE1-TE4)+(TE2-TE3)] (3)
此时，由于主设备向从设备发送同步报文的时延与，从设备向主设备发送时延请求报文的时延相同，也就是说，在理想情况下，[(T1’-T2’)-(T3’-T4’)]为0，因此得到时间误差与端口误差的关系为：TE＝0.5[(TE1-TE4)+(TE2-TE3)]。
302、组网装置获取GM和TSC之间的适配误差。
其中，组网装置可以先根据公式：TE＝0.5[(TE1-TE4)+(TE2-TE3)]，确定 GM的PTP时间同步信号的时间误差，如图5所示，为采用仪表测量GM的 PTP时间同步信号的时间误差的示意图，结合图5，组网装置得到的GM的 PTP时间同步信号的时间误差TGM为公式(4)：
TGM＝0.5[(GM)(TE1-TE4)+(bas)(TE2-TE3)] (4)
其中，(GM)表示GM的端口误差。然后，组网装置可以根据公式： TE＝0.5[(TE1-TE4)+(TE2-TE3)]，确定TSC的1PPS时间同步信号的时间误差，如图6所示，为采用仪表测量TSC的1PPS时间同步信号的时间误差，结合图6，组网装置可以得到TSC的1PPS时间同步信号的时间误差TTSC为公式 (5)：
TTSC＝0.5[(bas)(TE1-TE4)+(TSC)(TE2-TE3)]+(TSC)TE (5)
其中，(TSC)表示TSC的端口误差，(TSC)TE为TSC输出1PPS时间同步信号的端口带来的时间误差。此时，组网装置可以计算GM的PTP时间同步信号的时间误差和TSC的1PPS时间同步信号的时间误差之和，即将公式(4)和公式(5)相加，且考虑到仪表的端口误差[(bas)(TE1-TE4)+(bas)(TE2-TE3)]为0，因此得到的GM和TSC之间的适配误差ΔY为：
ΔY＝TGM+TTSC＝0.5[(GM)(TE1-TE4)+(TSC)(TE2-TE3)]+(TSC)TE
需要说明的是，在本申请实施例中，用于测量每个候选BC的静态误差的仪表，和用于测量GM，以及TSC的时间误差的仪表为同一类型的仪表，且仪表的端口误差[(bas)(TE1-TE4)+(bas)(TE2-TE3)]为0。
303、组网装置计算N个候选BC中每个候选BC的静态误差与适配误差之和，获得网络时间误差。
其中，网络时间误差为时间同步信号经过GM、N个候选BC和TSC的时间误差。组网装置在获取到N个候选BC中每个候选BC的静态误差，且获取到GM和TSC之间的适配误差之后，可以计算N个候选BC中每个候选BC 的静态误差与适配误差之和，得到网络时间误差，也就是说，该网络时间误差为：ΔX1+ΔX2+……+ΔXN+ΔY。
304、组网装置在确定网络时间误差在预设范围时，确定N个候选BC为 N个目标BC，并确定采用N个目标BC、GM和TSC组建网络。
其中，组网装置在得到网络时间误差之后，可以判断该网络时间误差是否在预设范围内。如果确定该网络时间误差在预设范围内，则组网装置可以将N 个候选BC确定为N个目标BC，并确定采用N个目标BC、GM和TSC组建网络。
305、组网装置在确定网络时间误差未在预设范围时，将N个候选BC减少为M个候选BC，并显示提示信息。
其中，如果确定得到的网络时间误差未在预设范围内，则组网装置可以将 N个候选BC减少为M个BC，M为大于1且小于N的整数，并显示一提示信息，用于提示管理员调整GM和TSC之间的适配误差，该管理员看到该提示信息之后，便可以调整端口误差(GM)(TE1-TE4)+(TSC)(TE2-TE3)。此时，组网装置便可以重新计算M个候选BC中每个候选BC的静态误差和调整后的GM 和TSC之间的适配误差，得到新的网络时间误差，并通过判断该新的网络时间误差是否在预设范围内，来判断是否能够采用M个候选BC、GM和TSC 组建网络。
本申请提供的组网方法，通过计算N个候选BC中每个候选BC的静态误差与GM和TSC之间的适配误差之和，得到网络时间误差，并判断该网络时间误差是否在预设范围内，只有该网络时间误差在预设范围时，才确定采用N 个候选BC、GM和TSC组建网络，实现了在部署网络之前，提前对网络中时间误差的影响因素进行控制，使得在网络部署完成后，减小了测量得到的网络时间误差过大的可能性，从而减小了对网络中所有节点进行调整的可能性。
并且，通过获取GM和TSC之间的适配误差，消除了仪表自身的固定误差以及测量误差，对测量结果的影响。
上述主要从组网装置的角度对本申请实施例提供的方案进行了介绍。可以理解的是，组网装置为了实现上述功能，其包含了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到，结合本文中所公开的实施例描述的各示例的算法步骤，本发明能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
本申请实施例可以根据上述方法示例对组网装置进行功能模块的划分，例如，可以对应各个功能划分各个功能模块，也可以将两个或两个以上的功能集成在一个处理模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。需要说明的是，本申请实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。
在采用对应各个功能划分各个功能模块的情况下，图7示出了上述实施例中涉及的组网装置的另一种可能的组成示意图，如图7所示，该组网装置可以包括：获取单元41、计算单元42和确定单元43。
其中，获取单元41，用于支持组网装置执行图3所示的组网方法中的步骤301、步骤302。
计算单元42，用于支持组网装置执行图3所示的组网方法中的步骤303。
确定单元43，用于支持组网装置执行图3所示的组网方法中的步骤304。
在本申请实施例中，进一步的，如图8所示，组网装置还可以包括：处理单元44和显示单元45。
处理单元44，用于支持组网装置执行图3所示的组网方法中的步骤305 所述的将N个候选BC减少为M个候选BC。
显示单元45，用于支持组网装置执行图3所示的组网方法中的步骤305 所述的显示提示信息。
需要说明的是，上述方法实施例涉及的各步骤的所有相关内容均可以援引到对应功能模块的功能描述，在此不再赘述。
本申请实施例提供的组网装置，用于执行上述组网方法，因此可以达到与上述组网方法相同的效果。
在采用集成的单元的情况下，图9示出了上述实施例中所涉及的组网装置的另一种可能的组成示意图。如图9所示，该组网装置包括：处理模块51和通信模块52。
处理模块51用于对组网装置的动作进行控制管理，例如，处理模块51 用于支持组网装置执行图3中的步骤301、步骤302、步骤303、步骤304、步骤305，和/或用于本文所描述的技术的其它过程。通信模块52用于支持组网装置与其他网络实体，如BC、GM、TSC的通信。组网装置还可以包括存储模块53，用于存储组网装置的程序代码和数据。
其中，处理模块51可以是图2中的处理器。其可以实现或执行结合本发明公开内容所描述的各种示例性的逻辑方框，模块和电路。处理器也可以是实现计算功能的组合，例如包含一个或多个微处理器组合，DSP和微处理器的组合等等。通信模块52可以是图2中的通信接口。存储模块53可以是图2中的存储器。
通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个装置，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是一个物理单元或多个物理单元，即可以位于一个地方，或者也可以分布到多个不同地方。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该软件产品存储在一个存储介质中，包括若干指令用以使得一个设备(可以是单片机，芯片等)或处理器 (processor)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何在本发明揭露的技术范围内的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (6)

1.一种组网方法，其特征在于，所述方法包括：
获取N个候选分组设备BC中每个候选BC的静态误差，一个候选BC的静态误差为该BC的固有时间误差，N为大于1的整数；
获取时间源设备GM和末端设备TSC之间的适配误差，所述适配误差为所述GM和所述TSC共同的固有时间误差；
计算所述N个候选BC中每个候选BC的静态误差与所述适配误差之和，获得网络时间误差，所述网络时间误差为时间同步信号经过所述GM、所述N个候选BC和所述TSC的时间误差；
在确定所述网络时间误差在预设范围内时，确定所述N个候选BC为N个目标BC，并确定采用所述N个目标BC、所述GM和所述TSC组建网络；
所述获取N个候选BC中每个候选BC的静态误差，包括：
根据预先配置的公式：TE＝0.5[(TE1-TE4)+(TE2-TE3)]，确定每个候选BC的静态误差为：ΔX＝0.5[(BC)(TE1-TE4)+(BC)(TE2-TE3)]；
其中，TE为时间误差，TE1、TE4为主设备端口误差，TE2、TE3为从设备端口误差，ΔX为一个候选分组设备的静态误差，BC表示候选分组设备的端口误差；
所述获取GM和TSC之间的适配误差，包括：
根据所述预先配置的公式：TE＝0.5[(TE1-TE4)+(TE2-TE3)]，确定所述GM的精确时间协议PTP时间同步信号的时间误差TGM为：
TGM＝0.5[(GM)(TE1-TE4)+(bas)(TE2-TE3)]；
根据所述预先配置的公式：TE＝0.5[(TE1-TE4)+(TE2-TE3)]，确定所述TSC的秒脉冲时间信号1PPS时间同步信号的时间误差TTSC为：
TTSC＝0.5[(bas)(TE1-TE4)+(TSC)(TE2-TE3)]+(TSC)TE；
计算所述GM的PTP时间同步信号的时间误差和所述TSC的1PPS时间同步信号的时间误差之和，获得所述GM和所述TSC之间的适配误差为：
ΔY＝TGM+TTSC＝0.5[(GM)(TE1-TE4)+(TSC)(TE2-TE3)]+(TSC)TE；
其中，ΔY为所述GM和所述TSC之间的适配误差，GM表示所述GM的端口误差，TSC表示所述TSC的端口误差，bas表示仪表的端口误差，所述(TSC)TE为所述TSC输出1PPS时间同步信号的端口带来的时间误差，测量BC的仪表的端口误差[(bas)(TE1-TE4)+(bas)(TE2-TE3)]为0。
2.根据权利要求1所述的方法，其特征在于，还包括：
在确定所述网络时间误差未在所述预设范围内时，将所述N个候选BC减少为M个候选BC，并显示提示信息，M为大于1且小于N的整数，所述提示信息用于指示调整所述适配误差。
3.一种组网装置，其特征在于，所述组网装置包括：获取单元、计算单元和确定单元；
所述获取单元，用于获取N个候选分组设备BC中每个候选BC的静态误差，获取时间源设备GM和末端设备TSC之间的适配误差，一个候选BC的静态误差为该BC的固有时间误差，N为大于1的整数；所述适配误差为所述GM和所述TSC共同的固有时间误差；
所述计算单元，用于计算所述N个候选BC中每个候选BC的静态误差与所述适配误差之和，获得网络时间误差，所述网络时间误差为时间同步信号经过所述GM、所述N个候选BC和所述TSC的时间误差；
所述确定单元，用于在确定所述网络时间误差在预设范围内时，确定所述N个候选BC为N个目标BC，并确定采用所述N个目标BC、所述GM和所述TSC组建网络；
所述获取单元，具体用于：
根据预先配置的公式：TE＝0.5[(TE1-TE4)+(TE2-TE3)]，确定每个候选BC的静态误差为：ΔX＝0.5[(BC)(TE1-TE4)+(BC)(TE2-TE3)]；
其中，TE为时间误差，TE1、TE4为主设备端口误差，TE2、TE3为从设备端口误差，ΔX为一个候选分组设备的静态误差，BC表示候选分组设备的端口误差；
所述获取单元，具体用于：
根据所述预先配置的公式：TE＝0.5[(TE1-TE4)+(TE2-TE3)]，确定所述GM的精确时间协议PTP时间同步信号的时间误差TGM为：
TGM＝0.5[(GM)(TE1-TE4)+(bas)(TE2-TE3)]；
根据所述预先配置的公式：TE＝0.5[(TE1-TE4)+(TE2-TE3)]，确定所述TSC的秒脉冲时间信号1PPS时间同步信号的时间误差TTSC为：
TTSC＝0.5[(bas)(TE1-TE4)+(TSC)(TE2-TE3)]+(TSC)TE；
计算所述GM的PTP时间同步信号的时间误差和所述TSC的1PPS时间同步信号的时间误差之和，获得所述GM和所述TSC之间的适配误差为：
ΔY＝TGM+TTSC＝0.5[(GM)(TE1-TE4)+(TSC)(TE2-TE3)]+(TSC)TE；
其中，ΔY为所述GM和所述TSC之间的适配误差，GM表示所述GM的端口误差，TSC表示所述TSC的端口误差，bas表示仪表的端口误差，所述(TSC)TE为所述TSC输出1PPS时间同步信号的端口带来的时间误差，测量BC的仪表的端口误差[(bas)(TE1-TE4)+(bas)(TE2-TE3)]为0。
4.根据权利要求3所述的组网装置，其特征在于，所述组网装置还包括：处理单元和显示单元；
所述处理单元，用于在确定所述网络时间误差未在所述预设范围内时，将所述N个候选BC减少为M个候选BC，M为大于1且小于N的整数；
所述显示单元，用于在确定所述网络时间误差未在所述预设范围内时，显示提示信息，所述提示信息用于指示调整所述适配误差。
5.一种组网装置，其特征在于，所述组网装置包括：至少一个处理器、存储器、通信接口和通信总线；
所述处理器与所述存储器、所述通信接口通过所述通信总线连接，所述存储器用于存储计算机执行指令，当所述组网装置运行时，所述处理器执行所述存储器存储的所述计算机执行指令，以使所述组网装置执行如权利要求1-2中任一项所述的组网方法。
6.一种计算机存储介质，其特征在于，所述计算机存储介质存储计算机可执行指令，当所述指令被处理器执行时，使得所述处理器执行如权利要求1-2中任一项所述的组网方法。
CN201810102457.1A 2018-02-01 2018-02-01 一种组网方法及装置 Active CN108401287B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810102457.1A CN108401287B (zh) 2018-02-01 2018-02-01 一种组网方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810102457.1A CN108401287B (zh) 2018-02-01 2018-02-01 一种组网方法及装置

Publications (2)

Publication Number Publication Date
CN108401287A CN108401287A (zh) 2018-08-14
CN108401287B true CN108401287B (zh) 2021-03-12

Family

ID=63096184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810102457.1A Active CN108401287B (zh) 2018-02-01 2018-02-01 一种组网方法及装置

Country Status (1)

Country Link
CN (1) CN108401287B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021019701A1 (ja) * 2019-07-30 2021-02-04 株式会社Ｎｔｔドコモ 端末及び通信ノード

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8179812B2 (en) * 2007-10-02 2012-05-15 Texas Instruments Incorporated System and method for providing status reports of transmitted data packets in a data communications system
CN102237941B (zh) * 2010-04-28 2015-06-03 中兴通讯股份有限公司 时间同步系统及方法
CN102547966B (zh) * 2011-12-29 2014-10-22 协同智迅通信技术（深圳）有限公司 码元同步发射的校准方法
CN103856360B (zh) * 2012-11-28 2019-01-25 中兴通讯股份有限公司 一种同步链路故障检测方法及装置
CN103905135B (zh) * 2012-12-24 2017-11-24 中国移动通信集团公司 实现时间同步的方法、设备和系统
US9843405B2 (en) * 2014-12-11 2017-12-12 Khalifa University of Science, Technology, and Research Method and devices for clock synchronization over links with asymmetric transmission rates
CN105846937B (zh) * 2015-01-12 2019-07-23 中兴通讯股份有限公司 时间处理方法及装置
CN105245306A (zh) * 2015-10-27 2016-01-13 中国南方电网有限责任公司 广域保护系统ptn同步网bc模式的主、备用同步时钟切换方法及系统

Also Published As

Publication number Publication date
CN108401287A (zh) 2018-08-14

Similar Documents

Publication Publication Date Title
US9736804B2 (en) Methods, systems, and computer readable media for synchronizing timing among network interface cards (NICS) in a network equipment test device
US8370675B2 (en) Precise clock synchronization
EP2434673A2 (en) Network synchronization method and apparatus for performing time synchronization between nodes
EP3622638B1 (en) Methods and devices for synchronization in communication networks
CN103168440B (zh) 时间路径补偿方法和装置
CN103546268B (zh) 一种系统时间的补偿方法及设备
CN107360060A (zh) 一种时延测量方法及装置
US11609599B2 (en) Electronic device with multiple processors and synchronization method thereof
US11424902B2 (en) System and method for synchronizing nodes in a network device
EP3893428A1 (en) Clock synchronization method and device, and storage medium
US20100293243A1 (en) method and apparatus for measuring directionally differentiated (one-way) network latency
EP3893427A1 (en) Clock synchronization method and apparatus and storage medium
CN115694704B (zh) 一种时间同步方法、装置、设备及存储介质
WO2019003320A1 (ja) 通信システム、マスタ装置及びスレーブ装置
CN102638339B (zh) 一种用于实现精确时间同步的方法和装置
CN108401287B (zh) 一种组网方法及装置
CN112395231A (zh) 一种多处理器间的数据延迟时间计算方法及装置
CN109120469B (zh) 一种线路传输延时计算方法及装置
CN106788841A (zh) 同步网在线监测系统
CN113141225A (zh) 时间同步方法、装置、存储介质及终端
CN112511255B (zh) 一种时间同步方法及装置
WO2021208862A1 (zh) 参数配置方法、设备及系统
US20150244455A1 (en) Calculating time offset
CN113259039A (zh) 时间同步方法、装置、计算机设备和存储介质
CN113204516A (zh) 处理器时间同步的方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant