CN108389600B - 数据储存装置以及参数改写方法 - Google Patents

数据储存装置以及参数改写方法 Download PDF

Info

Publication number
CN108389600B
CN108389600B CN201810088967.8A CN201810088967A CN108389600B CN 108389600 B CN108389600 B CN 108389600B CN 201810088967 A CN201810088967 A CN 201810088967A CN 108389600 B CN108389600 B CN 108389600B
Authority
CN
China
Prior art keywords
mode
array
data
page setting
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810088967.8A
Other languages
English (en)
Other versions
CN108389600A (zh
Inventor
王德凯
陈瑜达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW107101540A external-priority patent/TWI705330B/zh
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Priority to CN202110181275.XA priority Critical patent/CN112992231A/zh
Publication of CN108389600A publication Critical patent/CN108389600A/zh
Application granted granted Critical
Publication of CN108389600B publication Critical patent/CN108389600B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0605—Improving or facilitating administration, e.g. storage management by facilitating the interaction with a user or administrator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers

Abstract

本发明提供一种数据储存装置以及参数改写方法。数据储存装置包括一快闪存储器以及一控制器。快闪存储器用以储存一固件，其中固件具有多个模式页面设定，并且每一模式页面设定包括多个模式参数。控制器自一主机接收用以改写模式页面设定中的一第一模式页面设定的一数据输出讯息，根据数据输出讯息判断数据输出讯息是否会改变第一模式页面设定中不可改写的模式参数，其中当数据输出讯息会改变第一模式页面设定中不可改写的模式参数时，控制器回传相应于失败的一UPIU回复讯息至主机。

Description

数据储存装置以及参数改写方法
技术领域
本发明有关于一种参数改写方法；特别有关于一种避免不可改写的参数被改变的参数改写方法。
背景技术
快闪存储器为一种普遍的非挥发性数据储存装置，是以电性方式抹除与程序化。以非及闸型的快闪存储器(即NAND FLASH)为例，常用作记忆卡(memory card)、通用串行总线闪存装置(USB flash device)、固态硬碟(SSD)、嵌入式快闪存储器模组(eMMC)…等使用。
在快闪存储器中的操作中，控制器需要依据许多参数来据以对快闪存储器进行存取与维护。一般而言，操作参数皆具有预设值，使得快闪存储器可工作在洽当的环境中。然而，使用者可藉由特定的命令对操作参数进行改写。若使用者改写不当，会造成快闪存储器操作于不洽当的环境，例如过久的写入读取周期，或者淘汰太多存储器空间。因此，需要一种方法来避免不可被改写的参数被使用者改变，以防止快闪存储器操作不当。
发明内容
本发明所提供的数据储存装置以及参数写入方法可拒绝会改变不可改写的模式参数的要求并且通知主机。
本发明提供一种数据储存装置。数据储存装置包括一快闪存储器以及一控制器。快闪存储器用以储存一固件，其中固件具有多个模式页面设定，并且每一模式页面设定包括多个模式参数。控制器自一主机接收用以改写模式页面设定中的一第一模式页面设定的一数据输出讯息，根据数据输出讯息判断数据输出讯息是否会改变第一模式页面设定中不可改写的模式参数，其中当数据输出讯息会改变第一模式页面设定中不可改写的模式参数时，控制器回传相应于失败的一UPIU回复讯息至主机。
另外，当数据输出讯息不会改变第一模式页面设定中不可改写的模式参数时，控制器回传相应于成功的UPIU回复讯息至主机。
在一实施例中，控制器自主机接收一模式选择命令，并且响应于模式选择命令传送一准备传送讯息至主机后，才接收到主机响应于准备传送讯息所回传的数据输出讯息。其中，模式选择命令包括一页面储存参数用以指示新模式参数是否再数据储存装置关闭后保留。
又另一实施例中，控制器是将新模式参数填入一第一阵列，并且对第一阵列进行逻辑运算以判断数据输出讯息是否会改变第一模式页面设定中不可改写的模式参数。详细而言，控制器还用以将第一模式页面设定预设的模式参数填入一第二阵列，将第一阵列与第二阵列进行一互斥或逻辑运算，并且将互斥或逻辑运算填入一第三阵列。控制器更用以将第三阵列与一第四阵列进行一及逻辑运算，并且将及逻辑运算的结果填入一第五阵列，其中第四阵列中相应于不可改写的模式参数的位元为逻辑1，并且相应于可改写的模式参数的位元为0。当第五阵列中的任一位元为非零整数时，控制器判断数据输出讯息会改变第一模式页面设定中不可改写的模式参数。
本发明另提供一种参数改写方法，适用于一数据储存装置，其中数据储存装置包括一快闪存储器用以储存具有多个模式页面设定的固件，并且每一模式页面设定包括多个模式参数。参数改写方法包括:自一主机接收用以改写模式页面设定中的一第一模式页面设定的一数据输出讯息；根据数据输出讯息判断数据输出讯息是否会改变第一模式页面设定中不可改写的模式参数；以及当数据输出讯息会改变第一模式页面设定中不可改写的模式参数时，回传相应于失败的一UPIU回复讯息至主机。
另外，参数改写方法还包括当数据输出讯息不会改变第一模式页面设定中不可改写的模式参数时，回传相应于成功的UPIU回复讯息至主机。
在一实施例中，参数改写方法还包括:自主机接收一模式选择命令；以及响应于模式选择命令传送一准备传送讯息至主机，其中数据输出讯息是主机响应于准备传送讯息所回传的，其中模式选择命令包括一页面储存参数用以指示新模式参数是否再数据储存装置关闭后保留。
另外，根据数据输出讯息判断数据输出讯息是否会改变第一模式页面设定中不可改写的模式参数的步骤还包括:将新模式参数填入一第一阵列；以及对第一阵列进行逻辑运算，以判断数据输出讯息是否会改变第一模式页面设定中不可改写的模式参数。
在一实施例中，对第一阵列进行逻辑运算的步骤包括:将第一模式页面设定预设的模式参数填入一第二阵列；将第一阵列与第二阵列进行一互斥或逻辑运算；将互斥或逻辑运算填入一第三阵列；将第三阵列与一第四阵列进行一及逻辑运算；将及逻辑运算的结果填入一第五阵列，其中第四阵列中相应于不可改写的模式参数的位元为逻辑1，并且相应于可改写的模式参数的位元系为0；当第五阵列中的任一位元为非零整数时，判断数据输出讯息会改变第一模式页面设定中不可改写的模式参数；以及当第五阵列中的任一位元皆不为非零整数时，判断数据输出讯息不会改变第一模式页面设定中不可改写的模式参数。
另外，数据储存装置符合统一快闪储存的规格。模式页面设定包括一控制模式页面设定，一读写错误模式页面设定以及一快取模式页面设定。
在一实施中，UPIU回复讯息包括一回复栏位、一状态栏位、一感测数据[2]栏位以及一感测数据[12]-[13]栏位，其中在相应于失败的UPIU回复讯息中，回复栏位被设定为"TARGET FAILURE"，状态栏位被设定为"CHECK CONDITION"，感测数据[2]栏位被设定为"ILLEGAL REQUEST"，并且感测数据[12]-[13]栏位被设定为"INVALID FIELD IN PARAMETERLIST"。在相应于成功的UPIU回复讯息中，回复栏位被设定为"TARGET SUCESS"，并且状态栏位被设定为"GOOD"。数据输出讯息包括一标头以及一新模式页面设定，其中新模式页面设定相应于第一模式页面设定，并且具有相应于第一模式页面设定的模式参数的多个新模式参数。
附图说明
图1是本发明的电子系统的一种实施例的方块图。
图2是本发明的模式页面设定的数据结构的一种实施例的示意图。
图3是本发明的参数改写方法的一种实施例的流程图。
图4是本发明的第一阵列的一种实施例的示意图。
图5是本发明的第二阵列的一种实施例的示意图。
符号说明
100 电子系统
120 主机
140 数据储存装置
160 控制器
162 运算单元
164 永久存储器
166 随机存取存储器
180 快闪存储器
200 表
A0、B0、C0-C5、D0-D7、E0-E3、F0、G0-G1、H0、A0'、B0'、C0'-C5'、D0'-D7'、E0'-E3'、F0'、G0'-G1'、H0' 位元
ARR1、ARR2 阵列
EL0、EL1、EL2 元素
S302～S312 步骤
具体实施方式
以下将详细讨论本发明各种实施例的装置及使用方法。然而值得注意的是，本发明所提供的许多可行的发明概念可实施在各种特定范围中。这些特定实施例仅用于举例说明本发明的装置及使用方法，但非用于限定本发明的范围。
图1是本发明的电子系统的一种实施例的方块图。电子系统100包括一主机120以及一数据储存装置140。数据储存装置140包括一快闪存储器180以及一控制器160，并且响应于自主机120所接收的命令进行操作。值得注意的是，在一实施例中，数据储存装置140符合统一快闪储存(Universal Flash Storage，UFS)的规格。另外，电子系统100可实施于其他电脑系统样态(configuration)上，例如行动装置(mobile devices)、多处理器系统、以微处理器为基础或可程序化的消费性电子产品(microprocessor-based or programmableconsumer electronics)、网络电脑、迷你电脑、大型主机以及类似的设备。举例而言，电子系统100可实现于一移动装置，例如手机、平板、智慧型手表、虚拟实境装置(virtualreality device)，其中主机120可为移动装置中的中央处理器(CPU)或者微处理器(MCU)，并且数据储存装置140可为行动装置中的一存储器装置。
控制器160是用以基于储存于快闪存储器180中的固件控制快闪存储器180。控制器160包括一运算单元162、一永久存储器164(ROM)以及一随机存取存储器166(RAM)。永久存储器164与所载的程序码组成引导程序(Bootloader)，由运算单元162执行以开启(Boot)数据储存装置140。随机存取存储器166用以暂存将提供给运算单元162执行数据以及固件。快闪存储器180包括多个区块，并且每一区块包括多个页面，以储存数据或者数据储存装置140的固件。
在一实施例中，固件包括多个模式页面设定(Mode Page Setting)(即，SCSI模式设定)，模式页面设定可包括一控制模式页面设定(Control Mode Page Setting)，一读写错误模式页面设定(Read-Write Error Mode Page Setting)以及一快取模式页面设定(Caching Mode Page Setting)，其中每一模式页面设定分别包括多个模式参数。控制器160可基于每个模式页面设定中的模式参数进行操作。在一实施例中，控制模式页面设定可用以在适用于所有装置的SCSI介面(Small Computer System Interface)下提供控制参数(例如，任务集管理(task set management)以及错误记录(error logging)；读写错误模式页面设定可用以制定数据储存装置140在任何命令(例如读取命令、写入命令或者确认命令)下对快闪存储器180所执行的读写中应该使用的错误还原参数(error recoveryparameter)；快取模式页面设定可用以定义如何使用快取的参数。
在一实施例中，控制模式页面设定、读写错误模式页面设定以及快取模式页面设定中的模式参数可用分别被预先设定为预设模式参数。主机120可发起一模式选择命令(Mode Select command)以要求控制器160将模式页面设定中之一者重写为具有与预设参数不同的新参数的新模式页面设定。在一实施例中，模式选择命令可包括一页面储存参数(Save Page parameter，即SP参数)用以指示新的模式页面设定的新的模式参数是否在数据储存装置140关闭后仍要保留。举例而言，当模式选择命令中的SP参数为"0"时，控制器160可将暂存于随机存取存储器166中相应的预设模式参数重写为新的模式参数。当模式选择命令中的SP参数为"1"时，控制器160可将暂存于随机存取存储器166中相应的预设模式参数重写为新的模式参数并且同时将储存于快闪存储器180中相应的预设模式参数重写为新的模式参数。
在一实施例中，每个模式页面设定中大部分的预设模式参数是不可被改写的。若主机120命令控制器160对不可改写的模式参数进行改写，数据储存装置140则无法适当且正常地操作。在一实施例中，控制模式页面设定(Control Mode Page Setting)中的除了软件写入保护(software write protect，"SWP")外的其他所有模式参数都是不可改写的，其中软件写入保护规定是否需要拒绝(终止)自主机120所接收的写入命令。换言之，软件写入保护的参数制定了在写入所有快取或者缓存皆被写入数据后，控制器160需要禁止对快闪存储器180进行写入的写入动作。举例而言，写入命令的架构可包括一格式化单位命令(format unit command)、写入(6)(write(6))、写入(10)(write(10))、写入(16)(write(16))、同步快取命令(synchronize cache command)、取消映射命令(unmap command)以及确认命令(verify command)。若软件写入保护参数被设定为"1"，控制器160可禁止写入命令，若软件写入保护参数被设定为"0"，控制器160可允许执行写入命令。因此，当软件写入保护参数为"1"时，所有需要对快闪存储器180进行写入的命令都会被终止并且回复错误的资讯，即在终止后传送一UPIU回复讯息(UFS Protocol Information Units，UPIU)至主机120，其中UPIU回复讯息(response UPIU)包括设定为"TARGET FAILURE"的回复栏位(response filed)，设定为"CHECK CONDITION"的状态栏位(status filed)，设定为"DATAPROTECT"的感测数据[2]栏位(sense data[2]field)(sense key，以及设定为"WRITEPROTECTED"的感测数据[12]-[13]栏位(sense data[12]-[13]field)(ASC&ASCQ)set to"WRITE PROTECTED")。数据储存装置140的预设模式可为正常操作模式(normal mode)，其允许执行自主机120所接收的写入命令。当接收到具有新的控制模式页面设定并且其具有设定为"1"的软件写入保护参数时，数据储存装置140可切换至数据保护模式(data protectmode)，其中数据保护模式禁止执行自主机120所接收到的写入命令。当数据储存装置140在数据保护模式下接收到一写入命令时，数据储存装置140可回复前述的UPIU回复讯息给主机120。接着，数据储存装置140可继续操作于数据保护模式直到接收到新的具有设定为"0"的软件写入保护参数的控制模式页面设定，其中具有设定为"0"的软件写入保护参数的控制模式页面设定可致使数据储存装置140切换回正常操作模式。在本发明的实施例中，UPIU为通用快闪存储器储存的通讯资讯单元(UFS Protocol Information Units)的简称。
在一实施例中，读写错误模式页面设定(Read-Write Error Mode Page Setting)中除了重复读取次数(read retry count，RRC)、重复写入次数(write retry count，WRC)以及复原次数限制(recovery time limit，RTL)外的所有的模式参数皆不可改写，其中重复读取次数制定控制器160在读取程序中需要执行几次复原演算(recovery algorithm)，重复写入次数制定控制器160在写入程序中需要执行几次复原演算(recoveryalgorithm)，复原次数限制制定控制器160仅能持续执行复原程序多少时间(毫秒)，但本发明不限于此。在一实施例中，数据储存装置140可具有一正常操作模式、一高读取恢复模式(high read recovery mode)、一高写入恢复模式(high write recovery mode)以及一高读写恢复模式(high read-write recovery mode)。详细而言，数据储存装置140可预设操作于正常操作模式，其中重复读取次数、重复写入次数以及复原次数限制可分别被预设为第一数值、第二数值以及第三数值。举例而言，预设的重复读取次数、重复写入次数以及复原次数限制可分别为"0"、"0"以及"0x4b0"。当接收到具有设定为一第四数值的重复读取次数的新的读写错误模式页面设定时，数据储存装置140可被切换至高读取恢复模式，其中第四数值为一非负整数，并且第四数值大于第一数值。在其他实施例中，当接收到具有被设定为一第五数值的重复写入次数的新的读写错误模式页面设定时，数据储存装置140可切换为高写入恢复模式，其中第五数值为非负整数，并且第五数值大于第二数值。又另一实施例中，当接收到具有被设定为第四数值的重复读取次数以及被设定为第五数值的重复写入次数的新的读写错误模式页面设定时，数据储存装置140可切换为高读写恢复模式。
在一实施例中，快取模式页面设定(Caching Mode Page Setting)中除了回写快取致能(write back cache enable，WCE)以及读取快取去能(read cache disable，RCD)外的所有模式参数都是不能改写的。当回写快取致能"WCE"的参数被设定为"0"，数据储存装置140则应在所有数据都正确地被写入快闪存储器180后才能完成具有好状态(GoodStatus)的写入命令(即，回复具有被设定为"TARGET SUCCESS"的回复栏位以及被设定为"GOOD"的状态栏位的UPIU回复讯息)；以及当回写快取致能"WCE"的参数被设定为"1"时，数据储存装置140则仅需要在接收到正确的数据后在数据被写入快闪存储器180前，即可完成具有好状态(Good Status)的写入命令。当读取快取去能"RCD"的参数被设定为"0"时，数据储存装置140可自随机存取存储器166或者快闪存储器180读取读取命令所要求的数据并且回传；当读取快取去能"RCD"的参数被设定为"1"时，数据储存装置140仅可自快闪存储器180读取读取命令所要求的数据并且回传(即当读取命令所要求的数据储存在随机存取存储器166时，控制器160需要将所要求的数据自随机存取存储器166写入快闪存储器180后，才可将所要求的数据自快闪存储器180读取后回传给主机120)。在一实施例中，数据储存装置140具有一正常操作模式，一回写快取去能模式(write back cache disable mode)以及一读取快取致能模式(read cache enable mode)，数据储存装置140可预设操作于正常操作模式，其中在预设的快取模式页面设定中，读取快取去能"RCD"的参数是预设为"0"并且回写快取致能"WCE"的参数是预设为"1"。当接收到具有被设定为"1"的读取快取去能"RCD"的参数的新的快取模式页面设定时，数据储存装置140可自正常操作模式切换至读取快取致能模式。当接收到具有被设定为"0"的回写快取致能"WCE"的参数的新的快取模式页面设定时，数据储存装置140可自正常操作模式切换至回写快取去能模式。
图2是本发明的模式页面设定的数据结构的一种实施例的示意图。图2包括一表200用以表示储存于模式页面设定的位元数据，其中模式页面设定的数据长度为3位元组，表200的第一行显示了模式页面设定中的第一个位元组的数据分别为位元A0、B0、C0-C5，第二行显示了模式页面设定中的在第一个位元组之后的第二个位元组的数据分别为位元，并且第三行显示了模式页面设定中的在第二个位元组之后的第三个位元组的数据分别为位元E0-E3、F0、G0-G1以及H0。另外，每一个代号A0、B0、C0-C5、D0-D7、E0-E3、F0、G0-G1、H0分别为1位元(即，"0"或者"1")，其中位元A0是一第一模式参数，位元B0为一第二模式参数，位元C0-C5组成一第三模式参数，位元D0-D7组成一第四模式参数，位元E0-E3组成一第五模式参数，位元F0为一第六模式参数，位元G0-G1组成一第七模式参数并且位元H0为一第八模式参数。换言之，模式参数是由至少一位元所构成的，并且模式参数的长度不一定相同。
如上所述，本发明还包括一实施例可避免主机120改写不可被改写的模式参数。在一实施例中，当控制器160自主机120接收到一模式选择命令时，控制器160可回传一准备传送讯息(Ready To Transfer UPIU)以致使主机120传送一数据输出讯息(Data Out UPIU)，其中数据输出讯息包括一标头以及一新模式页面设定。换言之，数据输出讯息包括模式页面设定需要重写的讯息以及需要被写入模式页面设定的新的模式参数。
在一实施例中，在获得新的模式参数后，控制器160需要执行多个判断。在判断过程中，控制器160需要分别宣告每一预设的模式参数的变数，分别将每一新的模式参数与预设的模式参数进行比较以判断哪些参数改变，并且改变的参数是否属于不可被改写的模式参数。
上述的判断过程会花费控制器160大量的时间以及资源。因此，本发明还提供另一实施例用以使用特定的逻辑运算以及阵列来判断与预设模式参数不同的新的模式参数是否不可被改写。详细过程请参考图3的说明。
图3是本发明的参数改写方法的一种实施例的流程图。如图3所示，在步骤S302中，在获得新模式参数后，控制器160将所获得的新模式参数填入一第一阵列RR1，如图4所示，其中第一阵列ARR1具有三个元素(element)EL0～EL2，每一元素的大小为1位元组用以储存相应于模式页面设定中的一行所储存的参数。换言之，第一阵列ARR1的大小相应于新模式页面设定的大小。举例而言，控制器160可获得八个新模式参数分别相应于图2所示的模式参数，其中所获得的新模式参数包括具有位元A0'的一新第一模式参数、具有位元B0'的一新第二模式参数、具有位元C0'-C5'的新第三模式参数、具有位元D0'-D7'的一新第四模式参数、具有位元E0'-E3'的一新第五模式参数、具有位元F0'的一新第六模式参数、具有位元G0'-G1'的一新第七模式参数以及具有位元H0'的一新第八模式参数。接着，控制器160将相应于表200的第一行的八个位元A0'、B0'以及C0'-C5'填入第一阵列ARR1的第一元素EL0中，将相应于表200的第二行的八个位元D0'-D7'以及E0'填入第一阵列ARR1的第二元素EL1，以及将相应于表200的第三行的八个位元E1'-E3'、F0'、G0'-G1'以及H0'填入第一阵列ARR1的第三元素EL2。值得注意的是第一阵列ARR1中每一元素的大小是相应于模式页面设定中每一行的位元的长度。换言之，基于模式页面设定中每一行的大小，第一阵列ARR1中的元素的大小可大于1位元组，并且阵列中元素的数量也不限制于本实施例中的数量。另外，本发明所揭示的其他阵列的架构亦可参考图4以及图5所揭示的架构。
接着，在步骤S304中，控制器160对第一阵列ARR1以及第二阵列ARR2执行一互斥或逻辑运算(XOR运算)，并且将互斥或运算的结果填入一第三阵列，其中第二阵列ARR2(如图5所示)中的元素EL0～EL2中的元素是被填入预设模式页面设定的预设模式参数，并且第三阵列可表示第一阵列以及第二阵列的不同。另外，在互斥或逻辑运算中，第一阵列ARR1以及第二阵列ARR2中相应的元素会分别执行互斥或逻辑运算。详细而言，在互斥或逻辑运算中，控制器160先将第一阵列ARR1中的元素EL0中的位元与第二阵列ARR2中的元素EL0中的位元进行互斥或逻辑运算，以获得一第一结果；接着，将第一阵列ARR1中的元素EL1中的位元与第二阵列ARR2中的元素EL1中的位元进行互斥或逻辑运算，以获得一第二结果；再将第一阵列ARR1中的元素EL2中的位元与第二阵列ARR2中的元素EL2中的位元进行互斥或逻辑运算，以获得一第三结果；最后将第一结果、第二结果以及第三结果的位元依序填入第三阵列之EL0～EL2中。如图5所示，预设模式参数与图2所示的模式参数相同，并且1位元组的模式参数会被填入一个元素。
接着，在步骤S306中，控制器160用以对第三阵列以及一第四阵列进行一及逻辑运算(AND operation)，并且将及逻辑运算的结果填入一第五阵列，其中在及逻辑运算中，第三阵列以及第四阵列中相应的元素会分别进行及逻辑运算，并且第四阵列的数值表示哪些预设模式页面设定中的位元是不可被改写的。详细而言，在互斥或逻辑运算中，控制器160先将第三阵列中的元素EL0中的位元与第四阵列中的素EL0中的位元进行及逻辑运算，以获得一第一结果；接着，将第三阵列中的元素EL1中的位元与第四阵列中的元素EL1中的位元进行及逻辑运算，以获得一第二结果；再将第三阵列中的元素EL2中的位元与第四阵列中的元素EL2中的位元进行及逻辑运算，以获得一第三结果；最后将第一结果、第二结果以及第三结果的位元依序填入第五阵列的EL0～EL2中。举例而言，第四阵列中的每一元素相应于预设模式页面设定中的一行(即1位元组)。若第四阵列之中的一元素里的一位元被设定为"1"时，该被设定为"1"的位元所相应的参数则为预设页面模式设定中不可被改写的(即，不可改写模式参数)。若第四阵列之中的一元素里的一位元被设定为"0"时，该被设定为"0"的位元所相应的参数则为预设页面模式设定中可以被改写的(即，可改写模式参数)。最后，在步骤S308中，控制器160可根据第五阵列的结果判断数据输出讯息(Data Out UPIU)是否具有会改写不可改写模式参数的新模式页面设定。详细而言，若第五阵列中的任一元素包括任何非零位元(即，位元值为1)时，相应于非零位元的新模式参数则将会改变预设模式页面设定中不可改写的模式参数。因此，当第五阵列中的任一元素包括非零位元时，程序进行至步骤S312；否则，流程进行至步骤S310。在步骤S312中，控制器160拒绝模式选择命令并且向主机120回复"失败"。在步骤S310中，控制器160接受模式选择命令，并且重写预设模式页面设定及向主机120回复"成功"。
举例而言，控制器160自数据输出讯息中获得新模式参数，其中新模式参数包括位元值为"1"(A0')的一新第一模式参数、位元值为"0"(B0')的一新第二模式参数、位元值为"001011"(C0'-C5')的新第三模式参数、位元值为"00110001"(D0'-D7')的一新第四模式参数、位元值为"1101"(E0'-E3')的一新第五模式参数、位元值为"0"(F0')的一新第六模式参数、位元值为"00"(G0'-G1')的一新第七模式参数以及位元值为"1"(H0')的一新第八模式参数。接着，控制器160将所获得的新模式参数填入第一阵列ARR1的元素中。如上所述被填入新模式参数的第一阵列ARR1的第一元素EL0为"10001011"(A0'、B0'、C0'-C5')，第二元素EL1为"00110001"(D0'-D7')，以及第三元素EL2为"11010001"(E0'-E3'、F0'、G0'-G1'、H0')。另外，被填入预设模式参数的第二阵列ARR2的第一元素为"11001011"(A0、B0、C0-C5)，第二元素EL1为"00110111"(D0-D7)，以及第三元素EL2为"11010001"(E0-E3、F0、G0-G1、H0)。接着，控制器160将第一阵列ARR1中的元素EL0中的"10001011"与第二阵列ARR2中的元素EL0中的位元"11001011"进行互斥或逻辑运算，并获得第一结果"01000000"；再将第一阵列ARR1中的元素EL1中的位元"00110001"与第二阵列ARR2中的元素EL1中的位元"00110111"进行互斥或逻辑运算，并获得第二结果"00000110"；再将第一阵列ARR1中的元素EL2中的位元"11010001"与第二阵列ARR2中的元素EL2中的位元"11010001"进行互斥或逻辑运算，并获得第三结果"00000000"；最后将第一结果、第二结果以及第三结果的位元依序填入第三阵列的EL0～EL2中。由所获得的结果可知，元素EL0中相应于B0与B0'的位元值改变了，并且元素EL1中相应于D5-D6与D5'-D6'的位元值改变了。换言之，新第二模式参数以及新第四模式参数与预设的第二模式参数以及第四模式参数不同。接着，控制器160则可藉由第四阵列以及及逻辑运算来判断改变的新第二模式参数以及新第四模式参数是否为不可改变的参数。
在此实施例中，假设模式参数中只有第二模式参数(B0)以及第五模式参数(E0-E3)是可以被改写的，第四阵列的元素EL0中的位元则会被设定为"10111111"；元素EL1中的位元则会被设定为"11111111"；元素EL2中的位元则会被设定为"00001111"。而第三阵列与第四阵列中的三个元素的及逻辑运算的结果则分别为"00000000"、"00000110"、"00000000"，其中这些结果会被依序填入第五阵列的元素EL0-EL2中。由第五阵列的结果可知，其中元素EL1中相应于D5以及D6的位元值非零。因此，控制器160可知新的第四模式参数会改写不可被更改的原第四模式参数。因此，在本实施例中，控制器160拒绝模式选择命令并且向主机120回复"失败"。
在另一实施例中，假设模式参数中只有第二模式参数(B0)以及第四模式参数(D0-D7)是可以被改写的，第四阵列的元素EL0中的位元则会被设定为"10111111"；元素EL1中的位元则会被设定为"00000000"；元素EL2中的位元则会被设定为"11111111"。而第三阵列与第四阵列中的三个元素的及逻辑运算的结果则分别为"00000000"、"00000000"、"00000000"，其中这些结果会被依序填入第五阵列的元素EL0-EL2中。由第五阵列的结果可知，所有的位元值皆为零。因此，在本实施例中，控制器160接受模式选择命令，并且重写预设模式页面设定及向主机120回复"成功"。
在一实施例中，控制器160可藉由UPIU回复讯息(response UPIU)向主机120回复成功或者失败，其中UPIU回复讯息包括一回复栏位(response field)、一状态栏位(statusfield)、一感测数据[2]栏位(sense data[2]field)以及一感测数据[12]-[13]栏位(sensedata[12]-[13]field)。举例而言，当控制器160向主机120回复失败时，UPIU回复讯息中的回复栏位、状态栏位、感测数据[2]栏位以及感测数据[12]-[13]栏位分别被设定为"TARGETFAILURE"、"CHECK CONDITION"、"ILLEGAL REQUEST"以及"INVALID FIELD IN PARAMETERLIST"。当控制器160向主机120回复成功时，UPIU回复讯息中的回复栏位以及状态栏位分别被设定为"TARGET SUCESS"以及"GOOD"。
如上入的方法所示，数据储存装置100可拒绝会改变不可改写的模式参数的要求并且通知主机120该要求已被拒绝。另外，控制器160可使用阵列以及逻辑运算来判断不可改写的模式参数是否会被改变。因此，本发明的实施例可藉由判断不可改写模式参数是否将被改变，来避免数据储存装置140操作于不适当的环境并进而增进效能。
本发明的方法，或特定型态或其部份，可以以程序码的型态存在。程序码可储存于实体媒体，如软碟、光碟片、硬碟、或是任何其他机器可读取(如电脑可读取)储存媒体，亦或不限于外在形式的电脑程序产品，其中，当程序码被机器，如电脑载入且执行时，此机器变成用以参与本发明的装置。程序码也可透过一些传送媒体，如电线或电缆、光纤、或是任何传输型态进行传送，其中，当程序码被机器，如电脑接收、载入且执行时，此机器变成用以参与本发明的装置。当在一般用途处理单元实作时，程序码结合处理单元提供一操作类似于应用特定逻辑电路的独特装置。
以上所述，仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围，即凡依本发明申请专利范围及发明说明内容所作的简单的等效变化与修饰，皆仍属本发明专利涵盖的范围内。另外本发明的任一实施例或申请专利范围不须达成本发明所揭示的全部目的或优点或特点。此外，摘要部分和标题仅是用来辅助专利文件搜寻之用，并非用来限制本发明的权利范围。

Claims (26)

1.一种数据储存装置，包括：
一快闪存储器，用以储存一固件，其中该固件具有多个模式页面设定，并且每一模式页面设定包括多个模式参数；以及
一控制器，自一主机接收用以改写这些模式页面设定中的一第一模式页面设定的一数据输出讯息，根据该数据输出讯息判断该数据输出讯息是否会改变该第一模式页面设定中不可改写的这些模式参数，其中当该数据输出讯息会改变该第一模式页面设定中不可改写的这些模式参数时，该控制器回传相应于失败的一统一快闪储存协议信息单元回复讯息至该主机。
2.如权利要求1所述的数据储存装置，其特征在于，该统一快闪储存协议信息单元回复讯息包括一回复栏位、一状态栏位、一感测数据[2]栏位以及一感测数据[12]-[13]栏位，其中在相应于失败的该统一快闪储存协议信息单元回复讯息中，该回复栏位被设定为“TARGET FAILURE”，该状态栏位被设定为“CHECK CONDITION”，该感测数据[2]栏位被设定为“ILLEGAL REQUEST”，并且该感测数据[12]-[13]栏位被设定为“INVALID FIELD INPARAMETER LIST”。
3.如权利要求1所述的数据储存装置，其特征在于，当该数据输出讯息不会改变该第一模式页面设定中不可改写的这些模式参数时，该控制器回传相应于成功的该统一快闪储存协议信息单元回复讯息至该主机。
4.如权利要求3所述的数据储存装置，其特征在于，该统一快闪储存协议信息单元回复讯息包括一回复栏位以及一状态栏位，其中在相应于成功的该统一快闪储存协议信息单元回复讯息中，该回复栏位被设定为“TARGET SUCESS”，并且该状态栏位被设定为“GOOD”。
5.如权利要求1所述的数据储存装置，其特征在于，该数据输出讯息包括一标头以及一新模式页面设定，其中该新模式页面设定相应于该第一模式页面设定，并且具有相应于该第一模式页面设定的这些模式参数的多个新模式参数。
6.如权利要求5所述的数据储存装置，其特征在于，该控制器自该主机接收一模式选择命令，并且响应于该模式选择命令传送一准备传送讯息至该主机后，才接收到该主机响应于该准备传送讯息所回传的该数据输出讯息。
7.如权利要求6所述的数据储存装置，其特征在于，该模式选择命令包括一页面储存参数用以指示这些新模式参数是否再该数据储存装置关闭后保留。
8.如权利要求5所述的数据储存装置，其特征在于，该控制器将这些新模式参数填入一第一阵列，并且对该第一阵列进行逻辑运算以判断该数据输出讯息是否会改变该第一模式页面设定中不可改写的这些模式参数。
9.如权利要求8所述的数据储存装置，其特征在于，该控制器还用以将该第一模式页面设定预设的这些模式参数填入一第二阵列，将该第一阵列与该第二阵列进行一互斥或逻辑运算，并且将该互斥或逻辑运算填入一第三阵列。
10.如权利要求9所述的数据储存装置，其特征在于，该控制器还用以将该第三阵列与一第四阵列进行一及逻辑运算，并且将该及逻辑运算的结果填入一第五阵列，其中该第四阵列中相应于不可改写的这些模式参数的位元为逻辑1，并且相应于可改写的这些模式参数的位元为0。
11.如权利要求10所述的数据储存装置，其特征在于，当该第五阵列中的任一位元为非零整数时，该控制器判断该数据输出讯息会改变该第一模式页面设定中不可改写的这些模式参数。
12.如权利要求1所述的数据储存装置，其特征在于，这些模式页面设定包括一控制模式页面设定，一读写错误模式页面设定以及一快取模式页面设定。
13.如权利要求1所述的数据储存装置，其特征在于，该数据储存装置符合统一快闪储存的规格。
14.一种参数改写方法，适用于一数据储存装置，其中该数据储存装置包括一快闪存储器用以储存具有多个模式页面设定的固件，并且每一模式页面设定包括多个模式参数，该参数改写方法包括:
自一主机接收用以改写这些模式页面设定中的一第一模式页面设定的一数据输出讯息；
根据该数据输出讯息判断该数据输出讯息是否会改变该第一模式页面设定中不可改写的这些模式参数；以及
当该数据输出讯息会改变该第一模式页面设定中不可改写的这些模式参数时，回传相应于失败的一统一快闪储存协议信息单元回复讯息至该主机。
15.如权利要求14所述的参数改写方法，其特征在于，该统一快闪储存协议信息单元回复讯息包括一回复栏位、一状态栏位、一感测数据[2]栏位以及一感测数据[12]-[13]栏位，其中在相应于失败的该统一快闪储存协议信息单元回复讯息中，该回复栏位被设定为“TARGET FAILURE”，该状态栏位被设定为“CHECK CONDITION”，该感测数据[2]栏位被设定为“ILLEGAL REQUEST”，并且该感测数据[12]-[13]栏位被设定为“INVALID FIELD INPARAMETER LIST”。
16.如权利要求14所述的参数改写方法，其特征在于，还包括:
当该数据输出讯息不会改变该第一模式页面设定中不可改写的这些模式参数时，回传相应于成功的该统一快闪储存协议信息单元回复讯息至该主机。
17.如权利要求16所述的参数改写方法，其特征在于，该统一快闪储存协议信息单元回复讯息包括一回复栏位以及一状态栏位，其中在相应于成功的该统一快闪储存协议信息单元回复讯息中，该回复栏位被设定为“TARGET SUCESS”，并且该状态栏位被设定为“GOOD”。
18.如权利要求16所述的参数改写方法，其特征在于，该数据输出讯息包括一标头以及一新模式页面设定，其中该新模式页面设定相应于该第一模式页面设定，并且具有相应于该第一模式页面设定的这些模式参数的多个新模式参数。
19.如权利要求18所述的参数改写方法，其特征在于，还包括:
自该主机接收一模式选择命令；以及
响应于该模式选择命令传送一准备传送讯息至该主机，其中该数据输出讯息是该主机响应于该准备传送讯息所回传的。
20.如权利要求19所述的参数改写方法，其特征在于，该模式选择命令包括一页面储存参数用以指示这些新模式参数是否再该数据储存装置关闭后保留。
21.如权利要求18所述的参数改写方法，其特征在于，上述根据该数据输出讯息判断该数据输出讯息是否会改变该第一模式页面设定中不可改写的这些模式参数的步骤还包括:
将这些新模式参数填入一第一阵列；以及
对该第一阵列进行逻辑运算，以判断该数据输出讯息是否会改变该第一模式页面设定中不可改写的这些模式参数。
22.如权利要求21所述的参数改写方法，其特征在于，上述对该第一阵列进行逻辑运算的步骤还包括:
将该第一模式页面设定预设的这些模式参数填入一第二阵列；
将该第一阵列与该第二阵列进行一互斥或逻辑运算；以及
将该互斥或逻辑运算填入一第三阵列。
23.如权利要求22所述的参数改写方法，其特征在于，上述对该第一阵列进行逻辑运算的步骤还包括:
将该第三阵列与一第四阵列进行一及逻辑运算；以及
将该及逻辑运算的结果填入一第五阵列，其中该第四阵列中相应于不可改写的这些模式参数的位元为逻辑1，并且相应于可改写的这些模式参数的位元为0。
24.如权利要求23所述的参数改写方法，其特征在于，上述对该第一阵列进行逻辑运算的步骤还包括:
当该第五阵列中的任一位元为非零整数时，判断该数据输出讯息会改变该第一模式页面设定中不可改写的这些模式参数；以及
当该第五阵列中的任一位元皆不为非零整数时，判断该数据输出讯息不会改变该第一模式页面设定中不可改写的这些模式参数。
25.如权利要求14所述的参数改写方法，其特征在于，这些模式页面设定包括一控制模式页面设定，一读写错误模式页面设定以及一快取模式页面设定。
26.如权利要求14所述的参数改写方法，其特征在于，该数据储存装置符合统一快闪储存的规格。
CN201810088967.8A 2017-02-02 2018-01-30 数据储存装置以及参数改写方法 Active CN108389600B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110181275.XA CN112992231A (zh) 2017-02-02 2018-01-30 数据储存装置以及参数改写方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762453567P 2017-02-02 2017-02-02
US62/453,567 2017-02-02
TW107101540A TWI705330B (zh) 2017-02-02 2018-01-16 資料儲存裝置以及參數改寫方法
TW107101540 2018-01-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110181275.XA Division CN112992231A (zh) 2017-02-02 2018-01-30 数据储存装置以及参数改写方法

Publications (2)

Publication Number Publication Date
CN108389600A CN108389600A (zh) 2018-08-10
CN108389600B true CN108389600B (zh) 2021-02-26

Family

ID=62980563

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810088967.8A Active CN108389600B (zh) 2017-02-02 2018-01-30 数据储存装置以及参数改写方法
CN202110181275.XA Pending CN112992231A (zh) 2017-02-02 2018-01-30 数据储存装置以及参数改写方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110181275.XA Pending CN112992231A (zh) 2017-02-02 2018-01-30 数据储存装置以及参数改写方法

Country Status (2)

Country Link
US (5) US10353584B2 (zh)
CN (2) CN108389600B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102549584B1 (ko) * 2018-03-27 2023-06-30 삼성전자주식회사 메모리 모듈을 포함하는 메모리 시스템, 메모리 모듈, 그리고 메모리 모듈의 동작 방법
CN110428858B (zh) * 2019-07-11 2021-09-24 清华大学 基于具有滞回特性器件的静态存储器
US20210149593A1 (en) * 2019-11-18 2021-05-20 Sandisk Technologies, Llc Core Controller Architecture
US11789748B2 (en) * 2020-10-05 2023-10-17 SK Hynix Inc. Firmware parameters optimizing systems and methods

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW365675B (en) * 1996-09-30 1999-08-01 Hitachi Ltd Semiconductor memory device
CN1649032A (zh) * 2004-01-29 2005-08-03 群联电子股份有限公司 具防写功能的微型存储装置
TW200739345A (en) * 2005-10-21 2007-10-16 Ibm Apparatus, system, and method for implementing protected partitions in storage media
CN103678144A (zh) * 2012-09-05 2014-03-26 慧荣科技股份有限公司 数据储存装置与快闪存储器控制方法
US8909852B1 (en) * 2011-12-30 2014-12-09 Google Inc. Disabling write protection on a serial peripheral interface chip
CN104699417A (zh) * 2013-12-04 2015-06-10 慧荣科技股份有限公司 数据储存装置以及其数据存取方法
CN104699622A (zh) * 2013-12-09 2015-06-10 慧荣科技股份有限公司 数据储存装置以及其数据抹除方法
CN104951402A (zh) * 2014-03-26 2015-09-30 三星电子株式会社 存储装置及其操作方法和计算系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW446949B (en) 1999-10-06 2001-07-21 Winbond Electronics Corp Apparatus and method for protecting rewritable nonvolatile memory from data damage
US7450540B2 (en) 2004-06-15 2008-11-11 Nokia Corporation Method and system of enhanced dual transfer mode using mobility management
CN104346296B (zh) * 2013-08-09 2019-02-01 慧荣科技股份有限公司 数据储存装置及其电压保护方法
KR102320955B1 (ko) 2015-02-02 2021-11-05 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 읽기 방법
KR102317787B1 (ko) * 2015-02-11 2021-10-26 삼성전자주식회사 메시지 전송 플로우 관리 방법 및 이를 적용하는 스토리지 디바이스
KR102268699B1 (ko) 2015-06-29 2021-06-28 삼성전자주식회사 저장 장치의 동작 방법, 호스트 장치의 동작 방법, 그리고 저장 장치 및 호스트 장치를 포함하는 사용자 시스템의 동작 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW365675B (en) * 1996-09-30 1999-08-01 Hitachi Ltd Semiconductor memory device
CN1649032A (zh) * 2004-01-29 2005-08-03 群联电子股份有限公司 具防写功能的微型存储装置
TW200739345A (en) * 2005-10-21 2007-10-16 Ibm Apparatus, system, and method for implementing protected partitions in storage media
US8909852B1 (en) * 2011-12-30 2014-12-09 Google Inc. Disabling write protection on a serial peripheral interface chip
CN103678144A (zh) * 2012-09-05 2014-03-26 慧荣科技股份有限公司 数据储存装置与快闪存储器控制方法
CN104699417A (zh) * 2013-12-04 2015-06-10 慧荣科技股份有限公司 数据储存装置以及其数据存取方法
CN104699622A (zh) * 2013-12-09 2015-06-10 慧荣科技股份有限公司 数据储存装置以及其数据抹除方法
CN104951402A (zh) * 2014-03-26 2015-09-30 三星电子株式会社 存储装置及其操作方法和计算系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
External sorting on flash storage: reducing cell wearing and increasing efficiency by avoiding intermediate writes;Yaron Kanza1，Hadas Yaari;《The International Journal on Very Large Data Bases》;20160804;第25卷(第4期);495–518 *
基于非易失存储器的事务存储系统综述;石伟，汪东升;《计算机研究与发展》;20161231;第53卷(第2期);399-415 *

Also Published As

Publication number Publication date
US10353584B2 (en) 2019-07-16
US11199970B2 (en) 2021-12-14
US11550474B2 (en) 2023-01-10
US20220066643A1 (en) 2022-03-03
US20230101705A1 (en) 2023-03-30
CN112992231A (zh) 2021-06-18
US20180217758A1 (en) 2018-08-02
CN108389600A (zh) 2018-08-10
US11720249B2 (en) 2023-08-08
US20200348850A1 (en) 2020-11-05
US20230325079A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
CN108389600B (zh) 数据储存装置以及参数改写方法
US8954705B2 (en) Memory space management method and memory controller and memory storage device and memory storage using the same
US9582416B2 (en) Data erasing method, memory control circuit unit and memory storage apparatus
US9176865B2 (en) Data writing method, memory controller, and memory storage device
US10642731B2 (en) Memory management method and storage controller
TWI451248B (zh) 資料保護方法、記憶體控制器與記憶體儲存裝置
KR20160074025A (ko) 데이터 저장 장치의 동작 방법
CN107943710B (zh) 存储器管理方法及使用所述方法的存储控制器
KR102620727B1 (ko) 전자 장치
US10635583B2 (en) Memory management method and storage controller
CN110825653B (zh) 存储器管理方法以及存储控制器
CN110825310A (zh) 存储器管理方法以及存储控制器
TWI761915B (zh) 資料儲存裝置以及參數改寫方法
TW201913353A (zh) 資料儲存方法、記憶體控制電路單元及記憶體儲存裝置
EP2846259B1 (en) Method and apparatus for controlling memory startup
TW201337553A (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
US20200073590A1 (en) Memory management method and storage controller
US20230103004A1 (en) Data protection method for memory and storage device thereof
CN110764947A (zh) 数据写入方法以及存储控制器
CN117746966A (zh) 注错测试系统、注错测试方法及相关装置
CN113010444A (zh) 存储控制器、存储器管理方法与存储装置
CN112540932A (zh) 存储控制器以及写入辅助方法
US20160283510A1 (en) Storage device management method and system, and memory storage device thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant