CN108389596B - 一种NAND Flash芯片的掉电保护电路、方法及固态硬盘 - Google Patents
一种NAND Flash芯片的掉电保护电路、方法及固态硬盘 Download PDFInfo
- Publication number
- CN108389596B CN108389596B CN201810497249.6A CN201810497249A CN108389596B CN 108389596 B CN108389596 B CN 108389596B CN 201810497249 A CN201810497249 A CN 201810497249A CN 108389596 B CN108389596 B CN 108389596B
- Authority
- CN
- China
- Prior art keywords
- power supply
- nand flash
- flash chip
- circuit
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000007787 solid Substances 0.000 title claims abstract description 21
- 238000004146 energy storage Methods 0.000 claims abstract description 23
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 230000001133 acceleration Effects 0.000 claims abstract description 10
- 238000001514 detection method Methods 0.000 claims description 31
- 238000007599 discharging Methods 0.000 claims description 31
- 230000004044 response Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000005856 abnormality Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Abstract
本发明提出了一种NAND Flash芯片的掉电保护电路、方法及固态硬盘，该掉电保护电路包括：电源通断控制电路，检测外部电源的掉电事件，并在检测到外部电源的掉电事件后，断开供电转换电路与外部电源的供电通路；储能电路，在供电通路断开之后为SSD系统、NAND Flash芯片供电，使NAND Flash芯片的供电电压在时间长度T内处于芯片工作电压额定值，让SSD在外部掉电后能够在时间长度T内将存放在DDR的易失性数据迁移到Nand Flash芯片保存；放电加速电路，在检测到NAND Flash芯片的供电电压小于芯片工作电压阈值时对Nand Flash芯片进行放电，以使Nand Flash恢复供电之前，降低到NAND Flash芯片的放电电压阈值。本发明能够降低Nand Flash恢复供电后出现错误事件发生的概率，提高系统在掉电后的再次开机响应速度。
Description
技术领域
本发明涉及数据存储技术领域，尤其涉及一种NAND Flash芯片的掉电保护电路、方法及固态硬盘。
背景技术
固态硬盘(Solid State Drives，SSD)由固态电子存储芯片阵列而制成的硬盘。SSD固态硬盘上使用的NAND Flash芯片，是Flash内存的一种，属于非易失闪存技术，具备容量大，读写速度块的有点，适用于大数据存储。NAND Flash芯片在供电电压Vcc突然发生掉电，Vcc没有放电完毕(Vcc电压没有下降到一个数值以下，这个数值和不同厂家的NANDFlash芯片相关，例如Toshiba的芯片，要求掉电后，Vcc必须小于0.5V，且持续时间保持1毫秒以上，才能避免出现错误)，然后又快速恢复供电的情况下，会出现工作异常。通常的表象是，软件对NAND Flash芯片做复位操作后，NAND芯片没有响应或者返回错误的信息。
虽然该现象不是一个确定必然发生的事件，不同厂家的NAND Flash芯片，甚至是同一厂家，同一型号的芯片，不同生产批次都会出现不同的情况。但是，在产品设计上，需要做到在任何情况下，整个产品都能稳定可靠的工作。因此，如何降低NAND Flash芯片在断电又恢复供电后出现错误事件发生的概率具有重要意义。
发明内容
鉴于上述问题，本发明提出了一种NAND Flash芯片的掉电保护电路、方法及固态硬盘，通过掉电保护电路的设计能够降低NAND Flash芯片恢复供电后出现错误事件发生的概率，有效地提高系统在掉电后的再次开机响应速度。
本发明的一个方面，提供了一种NAND Flash芯片的掉电保护电路，包括连接外部电源和NAND Flash芯片的供电转换电路的电源通断控制电路，与所述供电转换电路连接的储能电路，以及与所述NAND Flash芯片并联设置的放电加速电路，其中：
电源通断控制电路，用于检测外部电源的掉电事件，并在检测到外部电源的掉电事件后，断开所述供电转换电路与所述外部电源的供电通路；
储能电路，用于在所述电源通断控制电路断开所述供电转换电路与所述外部电源的供电通路之后，为SSD系统、所述NAND Flash芯片供电，以使所述NAND Flash芯片的供电电压在时间长度T内处于芯片工作电压额定值，并在到达所述时间长度T时断开所述储能电路的供电电路；
放电加速电路，用于在检测到所述NAND Flash芯片的供电电压小于芯片工作电压阈值时对所述Nand Flash芯片进行放电，以使所述Nand Flash芯片的供电电压在所述电源通断控制电路闭合所述NAND Flash芯片的供电通路之前，降低到所述NAND Flash芯片的放电电压阈值。
其中，所述电源通断控制电路包括第一掉电检测电路和第一开关模块：
第一掉电检测电路，用于实时检测所述外部电源的输出电压；
第一开关模块，用于当所述第一掉电检测电路检测到的输出电压为低电平时，断开所述供电转换电路与所述外部电源的供电通路，并在经过第一时间长度T1的时延后闭合所述供电通路，以使所述NAND Flash芯片在第一时间长度T1之内处于断电状态。
其中，所述第一掉电检测电路包括：
第一电压比较电路，与所述外部电源连接，用于实时检测所述外部电源的输出电压，并比较所述外部电源的输出电压是否小于预设的第一电压参考值；
第一延时电路，与所述第一开关模块连接，用于当所述外部电源的输出电压小于所述第一电压参考值时，产生第一时间长度T1的关控制信号，以在所述第一时间长度T1断开所述供电转换电路与所述外部电源的供电通路。
其中，所述放电加速电路包括第二掉电检测电路、第二开关模块和负载元件：
第二掉电检测电路，用于实时检测所述NAND Flash芯片的供电电压；
第二开关模块，用于当所述第二掉电检测电路检测到的电压值小于芯片工作电压阈值时，连接负载元件进行加速放电，以将所述Nand Flash芯片的供电电压在第二时间长度T2内降低到芯片放电电压阈值，其中，所述第二时间长度T2、所述时间长度T、所述NandFlash芯片的供电电压从芯片工作电压额定值下降到芯片工作电压阈值的时间长度之和小于或等于所述第一时间长度T1。
其中，所述第二掉电检测电路包括：
第二电压比较电路，与所述NAND Flash芯片的供电转换电路连接，用于实时检测所述NAND Flash芯片的供电电压，并比较所述NAND Flash芯片的供电电压是否小于所述芯片工作电压阈值；
第二延时电路，与所述第二开关模块连接，用于当所述NAND Flash芯片的供电电压小于所述芯片工作电压阈值时，产生第二时间长度T2的开控制信号，以使得所述负载元件在所述第二时间长度T2之内将所述Nand Flash芯片的供电电压降低到所述芯片放电电压阈值。
其中，还包括与所述储能电路连接的开关控制电路，用于控制所述储能电路与所述外部电源的供电通路的通断。
本发明的另一个方面，提供了一种NAND Flash芯片的掉电保护方法，包括以下步骤：
检测外部电源的掉电事件，并在检测到外部电源的掉电事件后，断开所述NANDFlash芯片的供电转换电路与所述外部电源的供电通路；
在断开所述供电转换电路与所述外部电源的供电通路之后，通过储能电路为SSD系统、所述NAND Flash芯片供电，以使所述NAND Flash芯片的供电电压在时间长度T内处于芯片工作电压额定值，并在到达所述时间长度T时断开所述储能电路的供电电路；
在检测到所述NAND Flash芯片的供电电压小于芯片工作电压阈值时对所述NandFlash芯片进行放电，以使所述Nand Flash芯片的供电电压在所述电源通断控制电路闭合所述NAND Flash芯片的供电通路之前，降低到所述NAND Flash芯片的放电电压阈值。
其中，所述检测外部电源的掉电事件，并在检测到外部电源的掉电事件后，断开所述NAND Flash芯片的供电转换电路与所述外部电源的供电通路包括：
实时检测所述外部电源的输出电压；
当所述外部电源的输出电压为低电平时，断开所述供电转换电路与所述外部电源的供电通路，并在经过第一时间长度T1的时延后闭合所述供电通路，以使所述NAND Flash芯片在第一时间长度T1之内处于断电状态。
其中，所述在检测到所述NAND Flash芯片的供电电压小于芯片工作电压阈值时对所述Nand Flash芯片进行放电，以使所述Nand Flash芯片的供电电压在所述电源通断控制电路闭合所述NAND Flash芯片的供电通路之前，降低到所述NAND Flash芯片的放电电压阈值，包括：
实时检测所述NAND Flash芯片的供电电压；
当所述NAND Flash芯片的供电电压小于芯片工作电压阈值时，连接负载元件进行加速放电，以将所述NAND Flash芯片的供电电压在第二时间长度T2内降低到芯片放电电压阈值，其中，所述第二时间长度T2、所述时间长度T、所述Nand Flash芯片的供电电压从芯片工作电压额定值下降到芯片工作电压阈值的时间长度之和小于或等于所述第一时间长度T1。
此外，还提供了一种固态硬盘，所述固态硬盘包括有如上所述的NAND Flash芯片的掉电保护电路。
本发明实施例提供的NAND Flash芯片的掉电保护电路、方法及固态硬盘，通过掉电保护电路的设计能够针对掉电异常产生的根本原因，即NAND Flash掉电后放电不干净，然后又重新上电，做了根本性的处理，通过在NAND Flash的供电电压下降到NAND Flash不能正常工作的电压点后，开启加速放电电路，使NAND Flash的供电电压尽快放电到可靠数值即放电电压阈值以下，降低NAND Flash芯片恢复供电后出现错误事件发生的概率，提高系统在掉电后的再次开机响应速度。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1示出了本发明实施例的一种NAND Flash芯片的掉电保护电路的结构示意图；
图2示出了本发明另一实施例的一种NAND Flash芯片的掉电保护电路的结构示意图；
图3示出了本发明另一实施例的一种NAND Flash芯片的掉电保护电路的结构示意图；
图4示出了本发明实施例的一种NAND Flash芯片的掉电保护电路的控制时序示意图；
图5示出了本发明实施例的一种NAND Flash芯片的掉电保护方法的流程图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非被特定定义，否则不会用理想化或过于正式的含义来解释。
图1示意性示出了本发明一个实施例的NAND Flash芯片的掉电保护电路的结构示意图。参照图1，本发明实施例提供了NAND Flash芯片的掉电保护电路，包括连接外部电源和NAND Flash芯片的供电转换电路的电源通断控制电路10，与所述供电转换电路连接的储能电路20，以及与所述NAND Flash芯片并联设置的放电加速电路30。
其中，所述电源通断控制电路10用于检测外部电源的掉电事件，并在检测到外部电源的掉电事件后，断开所述供电转换电路与所述外部电源输入端Vin的供电通路。
储能电路20，用于在所述电源通断控制电路10断开所述供电转换电路与所述外部电源的供电通路之后，为SSD系统、所述NAND Flash芯片供电，以使所述NAND Flash芯片的供电电压在时间长度T内处于芯片工作电压额定值，并在到达所述时间长度T时断开所述储能电路的供电电路。其中，当外部电源恢复供电时，储能电路20的供电电路同时闭合。所述的时间长度T为SSD系统完成把存放在DDR中易失性数据迁移到非易失性Nand Flash中保存所需的时间长度。
参照图2，NAND Flash芯片的掉电保护电路中，还包括与所述储能电路连接的开关控制电路40，用于控制所述储能电路与所述外部电源的供电通路的通断。
其中，芯片工作电压额定值为芯片在正常供电状态下对应的工作电压。
所述放电加速电路30用于在检测到所述NAND Flash芯片的供电电压小于芯片工作电压阈值时对所述Nand Flash芯片进行放电，以使所述Nand Flash芯片的供电电压在所述电源通断控制电路10闭合所述NAND Flash芯片的供电通路之前，降低到所述NAND Flash芯片的放电电压阈值。
本实施例中的储能电路20通过升压电路把外部的供电电压升高，然后存到电容内，提高能量密度，放电的时候，把电容电压通过降压电路转化成和供电电压差不多的电压进行输出。
本实施例中的供电转换电路主要包括DC/DC电路实现。
本发明实施例提供的NAND Flash芯片的掉电保护电路，通过在NAND Flash的供电电压下降到NAND Flash不能正常工作的电压点后，开启加速放电电路，使NAND Flash的供电电压尽快放电到可靠数值即放电电压阈值以下，降低NAND Flash芯片恢复供电后出现错误事件发生的概率，提高系统的开机响应速度。
在实际应用中，NAND Flash掉电后又快速供电导致工作异常是一个秒级以内的事件，对于不同的芯片，即便是出现这种供电事件也不一定出现工作异常，因此在实际的固态硬盘产品中，很多厂家直接忽略了这种事件，没有采取任何措施，无法绝对杜绝该现象的发生。
根据NAND Flash芯片的工作原理可知，由于这种极端供电事件导致NAND Flash芯片工作异常，通常情况下，只要彻底断电一段时间后，保证板卡彻底放电再重新供电，设备即能正常工作。而且，当NAND Flash芯片的Vcc掉电初期，由于各个芯片都在工作，负载比较大，Vcc电压下降速度比较快，当Vcc电压下降到一定程度，各个芯片都不能正常工作，这时候负载很小，残存的Vcc电压需要很长时间才能下降到安全数值以下，这就加大了恢复供电后出现错误事件发生的概率。对此，本发明实施例系统层面出发，NAND Flash芯片在外部电源供电掉电后，采取措施，断开NAND Flash芯片与外部电源的供电通路，在闭合所述NANDFlash芯片的供电通路之前由储能电路继续供电，当储能电路断开后，NAND Flash的供电电压下降到不能正常工作的电压点后，开启加速放电电路，使NAND Flash的供电电压尽快放电到可靠数值以下，才允许恢复供电，以此来提高系统掉电后的再次开机响应速度。
参照图3，电源通断控制电路10具体包括第一掉电检测电路101和第一开关模块102，其中：
第一掉电检测电路101，连接在外部电源的供电接口Vin与第一开关模块102之间，用于实时检测所述外部电源的输出电压。
本实施例中，所述第一掉电检测电路101包括第一电压比较电路和第一延时电路，其中：第一电压比较电路，与所述外部电源连接，用于实时检测所述外部电源的输出电压，并比较所述外部电源的输出电压是否小于预设的第一电压参考值；第一延时电路，与所述第一开关模块连接，用于当所述外部电源的输出电压小于所述第一电压参考值时，产生第一时间长度T1的关控制信号，以在所述第一时间长度T1断开所述供电转换电路与所述外部电源的供电通路。
其中，第一延时电路中包括信号产生器和延时器，当外部电源的输出电压小于第一电压参考值时，信号产生器产生关控制信号，并通过延时器设置关控制信号的延时时间为第一时间长度T1。
第一开关模块102，连接在外部电源的供电接口Vin与NAND Flash芯片的供电转换电路之间，用于当所述第一掉电检测电路101检测到的输出电压为低电平时，断开所述供电转换电路与所述外部电源的供电通路，并在经过第一时间长度T1的时延后闭合所述供电通路，以使所述NAND Flash芯片在第一时间长度T1之内处于断电状态。
本实施例中，供电电路使用受控电子开关电路，能导通和切断输入电源，增加输入电压的掉电检测电路，当掉电时间发生后，能够强制切断外部电源供电，并且维持这个状态T1以上的时间后才能重新接通外部电源供电，以为放电加速电路的工作提供时间保证。
参照图3，本实施例中，所述放电加速电路30具体包括第二掉电检测电路301、第二开关模块302和负载元件303，其中：
第二掉电检测电路301，与供电转换电路的输出端连接，用于实时检测所述NANDFlash芯片的供电电压。
本实施例中，所述第二掉电检测电路301包括第二电压比较电路和第二延时电路，其中：第二电压比较电路，与所述NAND Flash芯片的供电转换电路连接，用于实时检测所述NAND Flash芯片的供电电压，并比较所述NAND Flash芯片的供电电压是否小于所述芯片工作电压阈值；第二延时电路，与所述第二开关模块302连接，用于当所述NAND Flash芯片的供电电压小于所述芯片工作电压阈值时，产生第二时间长度T2的开控制信号，以使得所述负载元件在所述第二时间长度T2之内将所述NAND Flash芯片的供电电压降低到所述芯片放电电压阈值。
其中，第二延时电路中包括信号产生器和延时器，当所述NAND Flash芯片的供电电压小于所述芯片工作电压阈值时，信号产生器产生开控制信号，并通过延时器设置开控制信号的延时时间为第二时间长度T2。
第二开关模块302，连接在所述第二掉电检测电路301和负载元件303之间，用于当所述第二掉电检测电路301检测到的电压值小于芯片工作电压阈值时，连接负载元件303进行加速放电，以将所述NAND Flash芯片的供电电压在第二时间长度T2内降低到芯片放电电压阈值，其中，所述第二时间长度T2、所述时间长度T、所述Nand Flash芯片的供电电压从芯片工作电压额定值下降到芯片工作电压阈值的时间长度之和小于或等于所述第一时间长度T1。
本实施例中，通过设置NAND芯片供电电路的加速放电电路30，当NAND Flash芯片供电Vcc电压下降到芯片工作电压阈值后，启动加速放电电路30，使NAND Flash芯片的供电电压Vcc的电平迅速下降到芯片厂家要求的放电必须达到的芯片放电电压阈值以下，实现了SSD固态硬盘在遇到瞬态掉电后快速重新上电后NAND芯片依然能正常工作的保护电路。
需要说明的是，本实施例中的电压比较电路、延时电路以及开关模块等电路均可采用现有常用的元器件或芯片实现，本实施例不对其进行限定。
可理解的，实际电路均可以由专用的集成电路芯片组合设计完成。
下面对本发明实施例提供的NAND Flash芯片的掉电保护电路的工作原理进行详细说明。
在如图3所示的掉电保护电路中，Vout为Vin通过第一开关模块后的输出电压，该第一开关模块在实际电路中可以采用E-fuse的电源芯片实现。Vcc为电压Vout经过供电转换电路后，生成的NAND芯片供电电压。
图4为本发明实施例中NAND Flash芯片的掉电保护电路的控制时序示意图。如图4所示，其中：
Vin：SSD固态硬盘的供电输入。
V1：第一开关模块的导通截止控制信号。在本具体示例中，逻辑高电平为控制电子开关闭合导通，逻辑低电平为控制电子开关断开。逻辑电平的高低只是说明工作原理的一种手段，不代表实际电路的处理方式。
V2：第二开关模块的导通截止控制信号，用于实现负载元件加载。在本具体示例中，逻辑高电平为控制电子开关断开，逻辑低电平为控制电子开关闭合导通。逻辑电平的高低只是说明工作原理的一种手段，不代表实际电路的处理方式。
V3：储能电路开关的控制逻辑。在本具体示例中，逻辑高电平为控制电子开关闭合导通，逻辑低电平为控制电子开关断开。逻辑电平的高低只是说明工作原理的一种手段，不代表实际电路的处理方式。
T1：表示第一掉电检测电路检测到Vin掉电事件产生后，第一延时电路产生低电平信号V1时长为T1，然后恢复成高电平。
T2：表示第二掉电检测电路检测到Vcc电压下降到芯片工作电压阈值Vtrip1电平后，第二延时电路产生低电平信号V2时长为T2，然后恢复成高电平。
Vtrip1：NAND厂家数据手册提供的NAND芯片最低工作电压，即芯片工作电压阈值。
Vtrip2：NAND厂家数据手册提供的NAND芯片放电必须达到的最低电压，即芯片放电电压阈值。
当第一掉电检测电路检测到Vin掉电事件发生后，第一延时电路立即产生低电平，断开第一开关模块，切断外部电源Vin对固态硬盘的供电。直到延时T1时间后，才重新让SSD固态硬盘接通外部电源Vin。
Vout在第一开关模块切断外部供电Vin后，由于储能电路的存在，Vout会继续维持时间长度T，在这段时间内，Vcc保持正常的输出电压，直到NAND Flash芯片完成对当前数据的保存处理。其中，时间长度T可根据NAND Flash芯片对当前数据的处理时间进行确定。
当数据已经保存完毕，固态硬盘的CPU会产生逻辑控制信号V3断开储能电路供电。
当储能电路断开之后，Vcc开始往下掉电压，在Vcc电平大于NAND芯片的芯片工作电压阈值的阶段，Vcc下降速度比较快。当Vcc电平小于NAND的芯片工作电压阈值后，NAND会逐步进入不工作的状态，这个时候由于NAND的工作状态导致电路负载变小，Vcc下降速度将急剧降低。
第二掉电检测电路在检测到Vcc小于Vtrip1即芯片工作电压阈值后，开启电子负载元件，加快Vcc放电，保证在T2的时间内，将Vcc电压降低到NAND芯片厂家规定NAND在放电时必须到达的芯片放电电压阈值。
其中，T1的延迟时间必须大于或等于“储能工作时间长度T”、“Vcc下降到Vtrip1时长”、“T2延时”这几个时间的总和。
由于第一掉电检测电路的T1强制延时的存在，当Vin掉电事件发生后，马上重新恢复供电时，SSD固态硬盘的供电电路依然和Vin保持断开，直到NAND Flash芯片供电电压Vcc彻底放电完毕后，才重新连接Vin，这就保证了瞬态掉电后，NAND Flash能够完全放电，从而杜绝再次上电NAND工作异常事件发生。
图5示意性示出了本发明一个实施例的NAND Flash芯片的掉电保护方法的流程图。参照图5，本发明实施例提供的NAND Flash芯片的掉电保护方法，包括以下步骤：
S11、检测外部电源的掉电事件，并在检测到外部电源的掉电事件后，断开所述NAND Flash芯片的供电转换电路与所述外部电源的供电通路。
S12、在断开所述供电转换电路与所述外部电源的供电通路之后，通过储能电路为SSD系统、所述NAND Flash芯片供电，以使所述NAND Flash芯片的供电电压在时间长度T内处于芯片工作电压额定值，并在到达所述时间长度T时断开所述储能电路的供电电路。
S13、在检测到所述NAND Flash芯片的供电电压小于芯片工作电压阈值时对所述Nand Flash芯片进行放电，以使所述Nand Flash芯片的供电电压在所述电源通断控制电路闭合所述NAND Flash芯片的供电通路之前，降低到所述NAND Flash芯片的放电电压阈值。
其中，所述检测外部电源的掉电事件，并在检测到外部电源的掉电事件后，断开所述NAND Flash芯片的供电转换电路与所述外部电源的供电通路具体包括以下步骤：
实时检测所述外部电源的输出电压；
当所述外部电源的输出电压为低电平时，断开所述供电转换电路与所述外部电源的供电通路，并在经过第一时间长度T1的时延后闭合所述供电通路，以使所述NAND Flash芯片在第一时间长度T1之内处于断电状态。
其中，所述在检测到所述NAND Flash芯片的供电电压小于芯片工作电压阈值时对所述Nand Flash芯片进行放电，以使所述Nand Flash芯片的供电电压在所述电源通断控制电路闭合所述NAND Flash芯片的供电通路之前，降低到所述NAND Flash芯片的放电电压阈值，具体包括以下步骤：
实时检测所述NAND Flash芯片的供电电压；
当所述NAND Flash芯片的供电电压小于芯片工作电压阈值时，连接负载元件进行加速放电，以将所述NAND Flash芯片的供电电压在第二时间长度T2内降低到芯片放电电压阈值，其中，所述第二时间长度T2、所述时间长度T、所述NAND Flash芯片的供电电压从芯片工作电压额定值下降到芯片工作电压阈值的时间长度之和小于或等于所述第一时间长度T1。
从整个系统、板卡的角度来看，发明实施例提供的NAND Flash芯片的掉电保护方法，针对掉电异常产生的根本原因，即NAND Flash掉电后放电不干净，然后又重新上电，做了根本性的处理，从机制上杜绝这种情况发生，从而避免了该问题。
本发明实施例中还提供了一种固态硬盘，该固态硬盘包括有如上任一实施例所述的NAND Flash芯片的掉电保护电路。
本发明实施例提供的NAND Flash芯片的掉电保护电路、方法及固态硬盘，能够针对掉电异常产生的根本原因，即NAND Flash掉电后放电不干净，然后又重新上电，做了根本性的处理，通过在NAND Flash的供电电压下降到NAND Flash不能正常工作的电压点后，开启加速放电电路，使NAND Flash的供电电压尽快放电到可靠数值即放电电压阈值以下，降低NAND Flash芯片恢复供电后出现错误事件发生的概率，提高系统的开机响应速度。
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。
此外，本领域的技术人员能够理解，尽管在此的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (6)
1.一种NAND Flash芯片的掉电保护电路，其特征在于，包括连接外部电源和NANDFlash芯片的供电转换电路的电源通断控制电路，与所述供电转换电路连接的储能电路，以及与所述NAND Flash芯片并联设置的放电加速电路，所述供电转换电路包括DC/DC电路，其中：
电源通断控制电路，用于检测外部电源的掉电事件，并在检测到外部电源的掉电事件后，断开所述供电转换电路与所述外部电源的供电通路，所述电源通断控制电路包括第一掉电检测电路和第一开关模块：第一掉电检测电路，用于实时检测所述外部电源的输出电压；第一开关模块，用于当所述第一掉电检测电路检测到的输出电压为低电平时，断开所述供电转换电路与所述外部电源的供电通路，并在经过第一时间长度T1的时延后闭合所述供电通路，以使所述NAND Flash芯片在第一时间长度T1之内处于断电状态；
储能电路，用于在所述电源通断控制电路断开所述供电转换电路与所述外部电源的供电通路之后，为SSD系统、NAND Flash芯片供电，以使所述NAND Flash芯片的供电电压在时间长度T内处于芯片工作电压额定值，并在到达所述时间长度T时断开所述储能电路的供电电路；
放电加速电路，用于在检测到所述NAND Flash芯片的供电电压小于芯片工作电压阈值时对所述Nand Flash 芯片进行放电，以使所述Nand Flash芯片的供电电压在所述电源通断控制电路闭合所述NAND Flash芯片的供电通路之前，降低到所述NAND Flash芯片的放电电压阈值，所述放电加速电路包括第二掉电检测电路、第二开关模块和负载元件：第二掉电检测电路，用于实时检测所述NAND Flash芯片的供电电压；第二开关模块，用于当所述第二掉电检测电路检测到的电压值小于芯片工作电压阈值时，连接负载元件进行加速放电，以将所述Nand Flash芯片的供电电压在第二时间长度T2内降低到芯片放电电压阈值，其中，所述第二时间长度T2、所述时间长度T、所述Nand Flash芯片的供电电压从芯片工作电压额定值下降到芯片工作电压阈值的时间长度之和小于或等于所述第一时间长度T1。
2.根据权利要求1所述的NAND Flash芯片的掉电保护电路，其特征在于，所述第一掉电检测电路包括：
第一电压比较电路，与所述外部电源连接，用于实时检测所述外部电源的输出电压，并比较所述外部电源的输出电压是否小于预设的第一电压参考值；
第一延时电路，与所述第一开关模块连接，用于当所述外部电源的输出电压小于所述第一电压参考值时，产生第一时间长度T1的关控制信号，以在所述第一时间长度T1断开所述供电转换电路与所述外部电源的供电通路。
3.根据权利要求1所述的NAND Flash芯片的掉电保护电路，其特征在于，所述第二掉电检测电路包括：
第二电压比较电路，与所述NAND Flash芯片的供电转换电路连接，用于实时检测所述NAND Flash芯片的供电电压，并比较所述NAND Flash芯片的供电电压是否小于所述芯片工作电压阈值；
第二延时电路，与所述第二开关模块连接，用于当所述NAND Flash芯片的供电电压小于所述芯片工作电压阈值时，产生第二时间长度T2的开控制信号，以使得所述负载元件在所述第二时间长度T2之内将所述Nand Flash芯片的供电电压降低到所述芯片放电电压阈值。
4.根据权利要求1所述的NAND Flash芯片的掉电保护电路，其特征在于，还包括与所述储能电路连接的开关控制电路，用于控制所述储能电路与所述外部电源的供电通路的通断。
5.一种NAND Flash芯片的掉电保护方法，其特征在于，包括：
检测外部电源的掉电事件，并在检测到外部电源的掉电事件后，断开所述NAND Flash芯片的供电转换电路与所述外部电源的供电通路，具体包括：实时检测所述外部电源的输出电压，当所述外部电源的输出电压为低电平时，断开所述供电转换电路与所述外部电源的供电通路，并在经过第一时间长度T1的时延后闭合所述供电通路，以使所述NAND Flash芯片在第一时间长度T1之内处于断电状态；
在断开所述供电转换电路与所述外部电源的供电通路之后，通过储能电路为SSD系统、所述NAND Flash芯片供电，以使所述NAND Flash芯片的供电电压在时间长度T内处于芯片工作电压额定值，并在到达所述时间长度T时断开所述储能电路的供电电路；
在检测到所述NAND Flash芯片的供电电压小于芯片工作电压阈值时对所述NandFlash 芯片进行放电，以使所述Nand Flash芯片的供电电压在电源通断控制电路闭合所述NAND Flash芯片的供电通路之前，降低到所述NAND Flash芯片的放电电压阈值，具体包括：实时检测所述NAND Flash芯片的供电电压，当所述NAND Flash芯片的供电电压小于芯片工作电压阈值时，连接负载元件进行加速放电，以将所述NAND Flash芯片的供电电压在第二时间长度T2内降低到芯片放电电压阈值，其中，所述第二时间长度T2、所述时间长度T、所述Nand Flash芯片的供电电压从芯片工作电压额定值下降到芯片工作电压阈值的时间长度之和小于或等于所述第一时间长度T1。
6.一种固态硬盘，其特征在于，所述固态硬盘包括有如权利要求1-4任一项所述的NANDFlash芯片的掉电保护电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810497249.6A CN108389596B (zh) | 2018-05-22 | 2018-05-22 | 一种NAND Flash芯片的掉电保护电路、方法及固态硬盘 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810497249.6A CN108389596B (zh) | 2018-05-22 | 2018-05-22 | 一种NAND Flash芯片的掉电保护电路、方法及固态硬盘 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108389596A CN108389596A (zh) | 2018-08-10 |
| CN108389596B true CN108389596B (zh) | 2023-12-22 |
Family
ID=63071116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810497249.6A Active CN108389596B (zh) | 2018-05-22 | 2018-05-22 | 一种NAND Flash芯片的掉电保护电路、方法及固态硬盘 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108389596B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109327019A (zh) * | 2018-10-17 | 2019-02-12 | 广东美的厨房电器制造有限公司 | 一种电路板放电控制方法、放电控制装置及电路板 |
| CN109994134B (zh) * | 2019-04-04 | 2024-02-09 | 上海威固信息技术股份有限公司 | 一种可爆破销毁的单芯片固态硬盘 |
| CN110265078B (zh) * | 2019-06-24 | 2020-08-18 | 长江存储科技有限责任公司 | 一种掉电保护电路 |
| CN115932386B (zh) * | 2023-03-09 | 2023-06-09 | 深圳龙电华鑫控股集团股份有限公司 | 电能计量电路和电能计量装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101625665A (zh) * | 2009-08-11 | 2010-01-13 | 成都市华为赛门铁克科技有限公司 | 固态硬盘掉电保护方法、装置及系统 |
| CN101826060A (zh) * | 2010-05-24 | 2010-09-08 | 中兴通讯股份有限公司 | 固态硬盘掉电数据保护方法及装置 |
| CN106250786A (zh) * | 2016-08-23 | 2016-12-21 | 苏州韦科韬信息技术有限公司 | 一种固态硬盘掉电保护方法及装置 |
| WO2017181428A1 (zh) * | 2016-04-22 | 2017-10-26 | 深圳市瑞耐斯技术有限公司 | 一种固态硬盘的掉电保护电路及带ddr缓存的固态硬盘 |
| CN208157073U (zh) * | 2018-05-22 | 2018-11-27 | 北京紫光得瑞科技有限公司 | 一种NAND Flash芯片的掉电保护电路及固态硬盘 |
-
2018
- 2018-05-22 CN CN201810497249.6A patent/CN108389596B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101625665A (zh) * | 2009-08-11 | 2010-01-13 | 成都市华为赛门铁克科技有限公司 | 固态硬盘掉电保护方法、装置及系统 |
| CN101826060A (zh) * | 2010-05-24 | 2010-09-08 | 中兴通讯股份有限公司 | 固态硬盘掉电数据保护方法及装置 |
| WO2017181428A1 (zh) * | 2016-04-22 | 2017-10-26 | 深圳市瑞耐斯技术有限公司 | 一种固态硬盘的掉电保护电路及带ddr缓存的固态硬盘 |
| CN106250786A (zh) * | 2016-08-23 | 2016-12-21 | 苏州韦科韬信息技术有限公司 | 一种固态硬盘掉电保护方法及装置 |
| CN208157073U (zh) * | 2018-05-22 | 2018-11-27 | 北京紫光得瑞科技有限公司 | 一种NAND Flash芯片的掉电保护电路及固态硬盘 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108389596A (zh) | 2018-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108389596B (zh) | 一种NAND Flash芯片的掉电保护电路、方法及固态硬盘 | |
| CN103777537A (zh) | 一种低功耗控制电路及存储装置 | |
| CN107403644B (zh) | 具备异常电源保护的闪存装置 | |
| US7034587B2 (en) | Conditioned and robust ultra-low power power-on reset sequencer for integrated circuits | |
| WO2009013731A1 (en) | Power failure protection method and circuit for non- volatile semiconductor storage device | |
| US20100241282A1 (en) | Integrated circuit having a microcontroller unit and methods of operation therefor | |
| US11487343B2 (en) | Semiconductor storing apparatus and flash memory operation method | |
| JPH06245409A (ja) | 電源損失センサ | |
| CN114003173A (zh) | 一种存储设备的掉电保护系统及存储设备 | |
| US10102916B1 (en) | Flash memory device having abnormal power protection | |
| CN208157073U (zh) | 一种NAND Flash芯片的掉电保护电路及固态硬盘 | |
| JP3563298B2 (ja) | 電圧検出回路 | |
| CN108511009B (zh) | 存储器电源供给电路、控制装置以及存储器电源供给方法 | |
| US11475963B2 (en) | Semiconductor memory with data protection function and data protection method thereof | |
| US6590365B2 (en) | Method of powering-up battery powered apparatus | |
| CN112837719B (zh) | 内存装置和在内存装置中辅助读取操作的方法 | |
| US20210158878A1 (en) | Flash memory system | |
| US11307636B2 (en) | Semiconductor storing apparatus and flash memory operation method | |
| EP0800260A1 (en) | Voltage booster for memory devices | |
| JPH07253830A (ja) | リセット信号発生回路およびリセット信号発生方法 | |
| CN111240387A (zh) | 一种防过冲电路、稳压器及防过冲方法 | |
| US8633744B1 (en) | Power reset circuit with zero standby current consumption | |
| CN113391690B (zh) | Flash异常掉电保护电路、装置及方法 | |
| US9991786B2 (en) | Power control device and method thereof | |
| CN218124385U (zh) | 一种用于双电源系统的驱动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 14th Floor of Shining Building, 35 College Road, Haidian District, Beijing, 100083 (1407-005) Applicant after: BEIJING DERA TECHNOLOGY Co.,Ltd. Address before: 14th Floor of Shining Building, 35 College Road, Haidian District, Beijing, 100083 (1407-005) Applicant before: BEIJING ZIGUANG DERA TECHNOLOGY Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |