CN108369567A - 通用串行总线(usb)电缆中增加的数据流 - Google Patents

通用串行总线(usb)电缆中增加的数据流 Download PDF

Info

Publication number
CN108369567A
CN108369567A CN201680070318.4A CN201680070318A CN108369567A CN 108369567 A CN108369567 A CN 108369567A CN 201680070318 A CN201680070318 A CN 201680070318A CN 108369567 A CN108369567 A CN 108369567A
Authority
CN
China
Prior art keywords
usb
controller
ultrahigh speed
pin
cable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680070318.4A
Other languages
English (en)
Inventor
N·格伯
I·伯曼
Y·S·卡斯托
T·B·兰博尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN108369567A publication Critical patent/CN108369567A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

公开了用于通用串行总线(USB)电缆中增加的数据流的技术。在一个方面，可在单个USB电缆上启用两个超高速通道。在一示例性的非限定性方面，该USB电缆是Type‑C电缆。在进一步非限定性方面，即使在该USB电缆的D+/D‑引脚上不存在USB 2.0通道的情况下，这些超高速通道也可以存在。使用第二超高速通道增大了数据吞吐量。消除将D+/D‑引脚用于USB 2.0数据的要求允许在使用USB连接时有更大的灵活性，这是因为可以在D+/D‑引脚上发送音频或视频数据(而非USB 2.0数据)。此外，使用两个超高速通道允许单个计算元件在一个通道上作为主机来操作并且在第二通道上作为设备来操作。

Description

通用串行总线(USB)电缆中增加的数据流
优先权申请
本申请要求于2015年12月4日提交的题为“INCREASED DATA FLOW IN UNIVERSALSERIAL BUS(USB)CABLES(通用串行总线(USB)电缆中增加的数据流)”的美国专利申请S/N.14/959,006的优先权，该申请通过援引全部纳入于此。
背景
I.公开领域
本公开的技术一般涉及增大通用串行总线(USB)电缆上的数据率。
II.背景技术
计算设备在现代社会越来越常见。对于任何给定的计算设备而言，增加的功能性允许更大的使用灵活性。然而，即使是多功能设备也需要与其他计算设备通信(或至少可从通信中获益)。各种技术已演进到允许此类设备间通信。虽然无线技术越来越流行，但是以电缆为中心的若干基于有线的技术仍旧流行。
一种此类基于电缆的技术在通用串行总线(USB)协议中实施。已出现各种形式的USB以允许设备之间的数据传输和/或功率传输，包括USB 1.0(现在基本上已废止)、USB2.0、USB 3.0和USB 3.1。在各种形式的USB内，数种不同类型的插头也已在业内颁布，包括Type-A和Type-B。此外，还存在各类型的连接器，诸如Micro-A、Micro-B、Micro-AB和Mini-B。最近，USB推广者提出了USB Type-C电缆和连接器。不同于UBS连接器的先前迭代，Type-C连接器包括两排导体，以使得该连接器可被正面朝上或正面朝下插入并且仍然起作用。另外，顶排导体和底排导体是彼此的镜像，以使得无论取向如何，该连接器后向兼容于前几代USB插槽。
虽然USB Type-C电缆和连接器表示用户友好性的进步并且允许超高速通道和正常高速通道两者在电缆上并发地操作，但是仍存在对于通过USB连接进行更快的数据传输的需求。
公开概述
详细描述中公开的各方面提供了通用串行总线(USB)电缆中增加的数据流。具体而言，本公开的示例性方面提供了可藉以在单个USB电缆上启用两个超高速通道的技术。在一示例性的非限定性方面，该USB电缆是Type-C电缆。在进一步非限定性方面，即使在该USB电缆的D+/D-引脚上不存在USB 2.0通道的情况下，这些超高速通道也可以存在。使用第二超高速通道增大了数据吞吐量。消除将D+/D-引脚用于USB 2.0数据的要求允许在使用USB连接时有更大的灵活性，这是因为可以在D+/D-引脚上发送音频或视频数据(而非USB 2.0数据)。此外，使用两个超高速通道允许单个计算元件在一个通道上作为主机来操作并且在第二通道上作为设备来操作。这种分叉指定可有助于调试操作或类似操作。
就此而言，在一个方面，公开了一种元件。该元件包括USB电缆插槽。该USB电缆插槽包括第一组引脚和第二组引脚。该元件还包括控制器。该控制器被配置成将第一USB超高速信号置于该USB电缆插槽中的第一组引脚上。该控制器还被配置成将第二USB超高速信号置于该USB电缆插槽中的第二组引脚上。
在另一方面，公开了一种将两个计算元件耦合在一起的方法。该方法包括检测USB插头插入到第一计算元件处的USB插槽中。该方法还包括在与该USB插头相关联的USB电缆上发起能力查询。该方法还包括：如果接收到指示第二计算元件能够在该USB电缆上支持两个超高速通道的响应，则使用这两个超高速通道来在第一计算元件和第二计算元件之间进行通信。
在另一方面，公开了一种计算系统。该计算系统包括包含第一USB插槽的第一元件。该计算系统还包括包含第二USB插槽的第二元件。该计算系统还包括USB电缆，其在第一端耦合至第一USB插槽并且在第二端耦合至第二USB插槽。第一元件被配置成使用该USB电缆上的两个超高速通道来与第二元件通信。
附图简述
图1A是示例性常规通用串行总线(USB)Type-C连接器引脚指派的框图；
图1B是示例性常规USB Type-C插槽引脚指派的框图；
图2是具有USB 2.0通道和单个超高速通道的常规USB Type-C系统的简化框图；
图3是根据本公开的示例性方面的其中USB 2.0通道已被消除的USB Type-C系统的简化框图；
图4是根据本公开的示例性方面的其中与两个超高速通道相关联地存在USB 2.0通道的USB Type-C系统的简化框图；
图5是根据本公开的示例性方面的在D+/D-引脚上具有视频信号并且具有单个超高速通道的USB Type-C系统的简化框图；
图6是根据本公开的示例性方面的在D+/D-引脚上具有音频信号并且具有单个超高速通道的USB Type-C系统的简化框图；
图7是根据本公开的示例性方面的在该系统内的两个计算元件中均具有主机的USB Type-C系统的简化框图；
图8是根据本公开的示例性方面的具有支持附加USB 2.0通道及两个超高速通道的经修改电缆的USB Type-C系统的简化框图；
图9是根据本公开的示例性方面的具有支持两个超高速通道的单个物理层和两个控制器的USB Type-C系统的简化框图；
图10是根据本公开的示例性方面的具有支持两个超高速通道的单个控制器和单个物理层的USB Type-C系统的简化框图；
图11是根据本公开的示例性方面的具有在一端支持Type-C连接器和在远程端支持不同于Type-C连接器的连接器的经修改电缆的USB Type-C系统的简化框图；
图12是解说用于确定远程计算元件是否能够使用两个超高速通道以及后续操作的示例性过程的流程图；以及
图13是能利用本文描述的USB电缆上增加数据流的技术的基于处理器的示例性系统的框图。
详细描述
现在参照附图，描述了本公开的若干示例性方面。措辞“示例性”在本文中用于表示“用作示例、实例、或解说”。本文中描述为“示例性”的任何方面不必被解释为优于或胜过其他方面。
详细描述中公开的各方面提供了通用串行总线(USB)电缆中增加的数据流。具体而言，本公开的示例性方面提供了能藉以在单个USB电缆上启用两个超高速通道的技术。在一示例性的非限定性方面，该USB电缆是Type-C电缆。在进一步非限定性方面，即使在USB电缆的D+/D-引脚上不存在USB 2.0通道，这些超高速通道也可以存在。使用第二超高速通道增大了数据吞吐量。消除将D+/D-引脚用于USB 2.0数据的要求允许在使用USB连接时有更大的灵活性，这是因为可通过D+/D-引脚来发送音频或视频数据(而非USB 2.0数据)。此外，使用两个超高速通道允许单个计算元件在一个通道上作为主机来操作并且在第二通道上作为设备来操作。这种分叉指定可有助于调试操作或类似操作。
就此而言，图1A解说了常规USB Type-C连接器10(有时称为插头)。USB Type-C连接器10包括顶排导电引脚12和底排导电引脚14。顶排导电引脚12和底排导电引脚14是彼此的镜像，以使得USB Type-C连接器10可以按任一取向插入并且仍与USB插槽20中的相应导电引脚相接合，这如图1B中所解说的是很好理解的。USB插槽20同样包括顶排导电引脚22和底排导电引脚24。如下再现的表1解释了USB Type-C连接器10和USB插槽20的引脚分配。
表1：USB Type-C连接器引脚分配
图2中解说了常规USB Type-C系统30。USB Type-C系统30包括由USB Type-C电缆36耦合的第一元件32和第二元件34。应领会，元件32和元件34可以是计算元件，诸如移动终端、台式计算机、相机、显示器、打印机、扫描仪、鼠标、指示笔等。第一元件32包括在控制器42的控制下的USB 2.0物理层(PHY)38和超高速PHY 40。第二元件34包括在控制器48的控制下的USB 2.0 PHY 44和超高速PHY 46。在正常操作中，根据当前USB标准，USB Type-C系统30一次仅将一个差分对用于超高速通信并且要求D+/D-引脚上存在USB 2.0信号。即，要么使用A2、A3、B10和B11，要么使用A10、A11、B2和B3(或者，如果Type-C连接器已被插入到旧式插槽中，则使用A2、A3、A10和A11，或B2、B3、B10和B11)。
本公开的示例性方面允许将两组超高速通道并发地用于超高速通信。使用这两个超高速通道增大了USB Type-C电缆的数据吞吐量。另外，本公开的示例性方面允许在连接器10和插槽20的D+/D-引脚上不存在USB 2.0信号的情况下操作这些超高速通道。通过移除对于D+/D-引脚携带USB 2.0数据的要求，如此所释放的引脚现在可根据不同协议来携带其他数据，诸如视频或音频数据。此外，通过具有两个可用的超高速通道，每个元件可以是主机和设备，这在调试情形中可以是有用的。还有其他优点是可能的，如以下所解释的。
就此而言，图3解说了根据本公开的示例性方面的示例性USB系统50。具体而言，USB系统50包括由USB Type-C电缆56耦合的第一计算元件52和第二计算元件54。第一计算元件52包括USB 3.1PHY 58和控制器60。第二计算元件54包括USB 3.1PHY 62和控制器64。第一计算元件52仅使用USB Type-C电缆56上的超高速数据通道来与第二计算元件54通信，而不需要USB 2.0信号。如以下参照图12所解释的，从第一计算元件52向第二计算元件54作出能力查询，第二计算元件54对该能力查询作出响应，从而指示第二计算元件54被配置成在不具有USB 2.0通道的情况下操作。后续USB兼容通信发生在超高速通道上。
虽然消除对具有USB 2.0信号的需求释放了D+/D-引脚以重用于另一协议(其示例在以下参照图5和6解说)，但是显著增加的带宽是通过允许第二超高速通道与第一超高速通道并发地操作来达成的。就此而言，图4解说了USB系统70，其包括由USB Type-C电缆76耦合的第一计算元件72和第二计算元件74。第一计算元件72包括USB 2.0 PHY 78、第一超高速PHY 80和第二超高速PHY 82。第一计算元件72还包括控制器84。控制器84可包括第一子控制器86和第二子控制器88。第一子控制器86被配置成处置USB 2.0信令和超高速信令，并且可以控制USB 2.0 PHY 78以及第一超高速PHY 80或第二超高速PHY 82。第二子控制器88被配置成处置超高速信令，并且可以控制第一超高速PHY 80或第二超高速PHY 82。
继续参照图4，第二计算元件74包括USB 2.0 PHY 90、第一超高速PHY 92和第二超高速PHY 94。第二计算元件74还包括控制器96。控制器96可包括第一子控制器98和第二子控制器100。第一子控制器98被配置成处置USB 2.0信令和超高速信令，并且可以控制USB2.0 PHY 90以及第一超高速PHY 92或第二超高速PHY 94。第二子控制器100被配置成处置超高速信令，并且可以控制第一超高速PHY 92或第二超高速PHY 94。
继续参照图4和表1，第一超高速PHY 80与第一超高速PHY 92之间的第一超高速通道可以使用引脚A2、A3、B10和B11。第二超高速PHY 82与第二超高速PHY 94之间的第二超高速通道可以使用引脚A10、A11、B2和B3。如上所述，使用两个超高速通道有效地增大了可用于第一计算元件72和第二计算元件74之间的通信的带宽。应领会，第一代USB 3.1支持5Gbps的正常带宽，并且第二代USB 3.1支持10Gbps的正常带宽。本公开的示例性方面将这些速率分别加倍至10Gbps和20Gbps。
即使在没有使用两个超高速通道的情况下，消除将USB 3.1通道耦合至USB 2.0通道的要求也允许将D+/D-引脚重用于另一信号。就此而言，图5和6解说了两种示例性重用场景。具体地，图5解说了被配置成在D+/D-引脚上发送视频信号的USB系统110，并且图6解说了被配置成在D+/D-引脚上发送音频信号的USB系统140。
参照图5，USB系统110包括由USB Type-C电缆116耦合的第一计算元件112和第二计算元件114。第一计算元件112包括视频PHY 118和超高速PHY 120。第一计算元件112还包括控制器122。第二计算元件114包括视频PHY 124和超高速PHY 126。第二计算元件114还包括控制器128。视频信号可通过D+/D-引脚来发送。超高速通道可通过A2、A3、B10和B11引脚或通过A10、A11、B2和B3引脚来发送。注意，虽然未解说，但是USB系统110中可以存在两个超高速通道以及视频通道，在该情形中这两个超高速通道可以使用TX1/RX1通道以及TX2/RX2通道两者。
类似地，参照图6，USB系统140包括由USB Type-C电缆146耦合的第一计算元件142和第二计算元件144。第一计算元件142包括音频PHY 148和超高速PHY 150。第一计算元件142还包括控制器152。第二计算元件144包括音频PHY 154和超高速PHY 156。第二计算元件144还包括控制器158。音频信号(诸如移动高清链路(MHL))可通过D+/D-引脚来发送。超高速通道可通过A2、A3、B10和B11引脚或通过A10、A11、B2和B3引脚来发送。注意，虽然未解说，但是USB系统140中可以存在两个超高速通道以及音频通道，在该情形中这两个超高速通道可以使用TX1/RX1通道以及TX2/RX2通道两者。
虽然图3-6的各方面提供了灵活性以及增大的速度，但是可以达成进一步的灵活性。在一示例性方面，这两个计算元件均可在第一超高速通道上作为主机来操作并且在第二超高速通道上作为设备来操作。此类安排在调试操作或其中两个主机需要进行通信的其他场景中可以是有用的。就此而言，图7解说了USB系统160，其包括由USB Type-C电缆166耦合的第一计算元件162和第二计算元件164。第一计算元件162包括USB 2.0 PHY 168、第一超高速PHY 170和第二超高速PHY 172。第一计算元件162还包括控制器174。控制器174包括第一子控制器176(其可以是主机控制器)和第二子控制器178(其可以是客户端控制器)。
类似地，继续参照图7，第二计算元件164包括USB 2.0 PHY 180、第一超高速PHY182和第二超高速PHY 184。第二计算元件164还包括控制器186。控制器186包括第一子控制器188(其可以是客户端控制器)和第二子控制器190(其可以是主机控制器)。第一子控制器176可使第一计算元件162在第一超高速通道(例如，TX1/RX1)上相对于第二计算元件164作为主机来操作，并且第一子控制器188可使第二计算元件164在第一超高速通道上相对于第一计算元件162作为客户端来操作。第二子控制器178可使第一计算元件162在第二超高速通道(例如，TX2/RX2)上相对于第二计算元件164作为客户端来操作，并且第二子控制器190可使第二计算元件164在第二超高速通道上相对于第一计算元件162作为主机来操作。
虽然本公开的一些示例性方面构想了消除USB 2.0通道，但是本公开并不被限定于此，并且实际上这两个超高速通道中的每一者可具有与其相关联的相应USB 2.0通道，如图8中更好地解说的。具体而言，图8解说了USB系统200，其包括由USB Type-C电缆206耦合的第一计算元件202和第二计算元件204。第一计算元件202包括与第一超高速PHY 210相关联的第一USB 2.0 PHY 208。第一计算元件202可进一步包括第二USB 2.0 PHY 212和第二超高速PHY 214。第一USB 2.0 PHY 208可使用D+/D-引脚来形成第一USB 2.0通道，并且第一超高速PHY 210可使用TX1/RX1引脚来形成第一超高速通道。第二USB 2.0 PHY 212可使用引脚A8和B8作为D+/D-引脚来形成第二USB 2.0通道。第二超高速PHY 214可使用TX2/RX2引脚来形成第二超高速通道。第一计算元件202进一步包括控制器216，其包括控制第一USB2.0通道和第一超高速通道的第一子控制器218。控制器216进一步包括第二子控制器220，其控制第二USB 2.0通道和第二超高速通道。作为使用引脚A8和B8的替换方案，USB Type-C电缆206可被修改成支持引脚B6和B7上的D+/D-通道。在此类情形(未解说)中，引脚A8和B8可被用来传递视频或音频，如以上参照图5和6所描述的。
继续参照图8，第二计算元件204包括与第一超高速PHY 224相关联的第一USB 2.0PHY 222。第二计算元件204可进一步包括第二USB 2.0 PHY 226和第二超高速PHY 228。第二计算元件204进一步包括控制器230，其包括控制第一USB 2.0通道和第一超高速通道的第一子控制器232。控制器230进一步包括第二子控制器234，其控制第二USB 2.0通道和第二超高速通道。
虽然以上方面针对每个超高速通道构想了单独的PHY，但是本公开并不被限定于此。图9中解说的USB系统240包括由USB Type-C电缆246耦合的第一计算元件242和第二计算元件244。第一计算元件242包括USB 2.0 PHY 248和为两个超高速通道提供物理层的单体超高速PHY 250。第一计算元件242可进一步包括具有第一子控制器254和第二子控制器256的控制器252。子控制器254和256控制这两个超高速通道中的不同超高速通道。如所解说的，第二计算元件244可基本上类似于图4的第二计算元件74。替换地，虽然未解说，但是第二计算元件244可与第一计算元件242一样被构造成具有单个超高速PHY。以此方式使用单个PHY节省了这些计算元件内的面积，并且可以减少对于重复功耗组件(诸如锁相环(PLL))的需求。
虽然以上方面针对每个超高速通道构想了单独的控制器或子控制器，但是本公开并不被限定于此。图10中解说的USB系统260包括由USB Type-C电缆266耦合的第一计算元件262和第二计算元件264。第一计算元件262包括USB 2.0 PHY 268和为两个超高速通道提供物理层的单体超高速PHY 270。第一计算元件262可进一步包括控制这两个超高速通道的单体控制器272。如所解说的，第二计算元件264可基本上类似于图4的第二计算元件74。替换地，虽然未解说，但是第二计算元件264可与第一计算元件262一样被构造成具有单个超高速PHY。
虽然以上描述假定两个计算元件均具有USB Type-C插槽，但是本公开并不被限定于此。在一示例性方面，USB Type-C电缆的一端可以是专有插头(例如，APPLE LIGHTNINGTM)并且容适在互补插槽内。替换地，可结合非USB插槽使用适配器。就此而言，图11解说了具有由USB Type-C电缆286和适配器288耦合的第一计算元件282和第二计算元件284的USB系统280。适配器288将USB Type-C引脚布局转换成非Type-C引脚布局(例如，USB Type-C至APPLE LIGHTNINGTM)。虽然第二计算元件284上的插槽可能不遵循USB Type-C标准，但是在其他方面，第一计算元件282和第二计算元件284可类似于本文描述的其他计算元件。
虽然本公开专注于USB Type-C电缆，但是应领会，USB的将来演进可能移至不同命名法但保留USB Type-C格式的功能性。相应地，本公开可被应用于其他USB电缆。
以上讨论专注于可存在于各种配置中的硬件元件，其中一般地假定两个计算元件均被设计成支持本公开的两个超高速通道。然而，本公开构想了与旧式设备的后向兼容性。就此而言，图12解说了过程300的流程图。过程300始于检测USB插头插入到图4的第一计算元件72的USB插槽中(框302)。第一计算元件72(具体是控制器84)在与该USB插头相关联的USB Type-C电缆76上发起能力查询(框304)。第一计算元件72接收来自第二计算元件74的响应。基于该响应，控制器84确定第二计算元件74是否能支持两个超高速通道(框308)。如果该响应指示第二计算元件74能够在USB Type-C电缆76上支持两个超高速通道，则第一计算元件72开始使用两个超高速通道来在第一计算元件72和第二计算元件74之间进行通信(框310)。如果对框308的回答为否，则该响应指示第二计算元件74不能够支持两个超高速通道，那么计算元件72和74在旧式模式中操作(框312)。
根据本文所公开的各方面的用于USB电缆中增加的数据流的技术可与包括USB插槽的任何基于处理器的设备相关联地使用。不构成限定的示例包括：机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、智能电话、平板设备、平板手机、计算机、便携式计算机、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频碟(DVD)播放器、便携式数字视频播放器、以及汽车。
就此而言，图13解说了可被认为是计算元件(诸如图4中解说的第一计算元件72)的基于处理器的系统330的示例。应领会，基于处理器的系统330可以是本文描述的其他计算元件中的任一者。在该示例中，基于处理器的系统330包括一个或多个中央处理单元(CPU)332，每个中央处理单元包括一个或多个处理器334。(诸)CPU 332可以是主控设备336。(诸)CPU 332可具有耦合至(诸)处理器334以用于对临时存储的数据进行快速访问的高速缓存存储器338。(诸)CPU 332被耦合至系统总线340，且可交互耦合被包括在基于处理器的系统330中的主设备和从设备。如众所周知的，(诸)CPU 332通过在系统总线340上交换地址、控制、以及数据信息来与这些其他设备通信。
其他主设备和从设备可被连接到系统总线340。如图13中所解说的，作为示例，这些设备可包括存储器系统342、一个或多个输入设备344、一个或多个输出设备346、一个或多个网络接口设备348、以及一个或多个显示器控制器350。(诸)输入设备344可以包括任何类型的输入设备，包括但不限于输入键、开关、语音处理器等。(诸)输出设备346可以包括任何类型的输出设备，包括但不限于音频、视频、其他视觉指示器等。虽然未解说，但是应领会，系统总线340可以用恰适的USB控制器和PHY来耦合至USB插槽，并且通过此类USB插槽经由USB电缆耦合至(诸)输入设备344和(诸)输出设备346。(诸)网络接口设备348可以是被配置成允许往来于网络352的数据交换的任何设备。网络352可以是任何类型的网络，包括但不限于有线或无线网络、私有或公共网络、局域网(LAN)、无线局域网(WLAN)、广域网(WAN)、蓝牙TM网络、以及因特网。(诸)网络接口设备348可以被配置成支持所期望的任何类型的通信协议。存储器系统342可以包括一个或多个存储器单元354(0-N)以及存储器控制器356。
(诸)CPU 332还可被配置成在系统总线340上访问(诸)显示器控制器350以控制发送给一个或多个显示器358的信息。(诸)显示器控制器350经由一个或多个视频处理器360向(诸)显示器358发送要显示的信息，该视频处理器360将要显示的信息处理成适于(诸)显示器358的格式。(诸)显示器358可包括任何类型的显示器，包括但不限于阴极射线管(CRT)、液晶显示器(LCD)、等离子显示器、发光二极管(LED)显示器等。
本领域技术人员将进一步领会，结合本文所公开的诸方面描述的各种解说性逻辑块、模块、电路和算法可被实现为电子硬件、存储在存储器中或另一计算机可读介质中并由处理器或其他处理设备执行的指令、或这两者的组合。作为示例，本文中描述的设备可在任何电路、硬件组件、集成电路(IC)、或IC芯片中采用。本文所公开的存储器可以是任何类型和大小的存储器，且可配置成存储所需的任何类型的信息。为清楚地解说这种可互换性，各种解说性组件、框、模块、电路和步骤在上文已经以其功能性的形式一般性地作了描述。此类功能性如何被实现取决于具体应用、设计选择、和/或加诸于整体系统上的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文中公开的诸方面描述的各种解说性逻辑块、模块、以及电路可用设计成执行本文中描述的功能的处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。处理器可以是微处理器，但在替换方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合(例如DSP与微处理器的组合、多个微处理器、与DSP核协作的一个或多个微处理器、或任何其他此类配置)。
本文所公开的各方面可被体现为硬件和存储在硬件中的指令，并且可驻留在例如随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦可编程ROM(EEPROM)、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其它形式的计算机可读介质中。示例性存储介质被耦合到处理器，以使得处理器能从/向该存储介质读取和写入信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在远程站中。在替换方案中，处理器和存储介质可作为分立组件驻留在远程站、基站或服务器中。
还注意到，本文任何示例性方面中描述的操作步骤是为了提供示例和讨论而被描述的。所描述的操作可按除了所解说的顺序之外的众多不同顺序来执行。此外，在单个操作步骤中描述的操作实际上可在多个不同步骤中执行。另外，示例性方面中讨论的一个或多个操作步骤可被组合。应理解，如对本领域技术人员显而易见地，在流程图中解说的操作步骤可进行众多不同的修改。本领域技术人员还将理解，可使用各种不同技术和技艺中的任何一种来表示信息和信号。例如，贯穿上面说明始终可能被述及的数据、指令、命令、信息、信号、比特、码元和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员而言将容易是显而易见的，并且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖特征一致的最广义的范围。

Claims (20)

1.一种元件，包括：
通用串行总线(USB)电缆插槽，其包括第一组引脚和第二组引脚；
控制器，其被配置成：
将第一USB超高速信号置于所述USB电缆插槽中的所述第一组引脚上；以及
将第二USB超高速信号置于所述USB电缆插槽中的所述第二组引脚上。
2.如权利要求1所述的元件，其特征在于，所述USB电缆插槽包括USB Type-C电缆插槽。
3.如权利要求1所述的元件，其特征在于，所述第一组引脚包括四个引脚。
4.如权利要求3所述的元件，其特征在于，所述第二组引脚包括四个引脚。
5.如权利要求3所述的元件，其特征在于，所述第一组引脚包括TX1+、TX1-、RX1+、和RX1-引脚。
6.如权利要求1所述的元件，其特征在于，所述控制器包括与所述第一组引脚相关联的第一子控制器和与所述第二组引脚相关联的第二子控制器。
7.如权利要求6所述的元件，其特征在于，所述第一子控制器被配置成充当USB主机。
8.如权利要求7所述的元件，其特征在于，所述第二子控制器被配置成充当USB主机。
9.如权利要求7所述的元件，其特征在于，所述第二子控制器被配置成充当USB设备。
10.如权利要求6所述的元件，其特征在于，所述第一子控制器被配置成充当USB设备。
11.如权利要求10所述的元件，其特征在于，所述第二子控制器被配置成充当USB设备。
12.如权利要求1所述的元件，其特征在于，所述USB插槽进一步包括第三组引脚。
13.如权利要求12所述的元件，其特征在于，所述控制器被配置成将视频或音频信号置于所述第三组引脚上。
14.如权利要求1所述的元件，其特征在于，所述控制器被配置成在没有USB 2.0信号传递通过所述USB电缆插槽的引脚的情况下操作这两个USB超高速信号。
15.如权利要求1所述的元件，其特征在于，所述元件被集成到选自包括以下各项的组的设备中：机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、智能电话、平板设备、平板手机、计算机、便携式计算机、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频碟(DVD)播放器、便携式数字视频播放器、以及汽车。
16.一种将两个计算元件耦合在一起的方法，包括：
检测通用串行总线(USB)插头插入到第一计算元件处的USB插槽中；
在与所述USB插头相关联的USB电缆上发起能力查询；以及
如果接收到指示第二计算元件能够在所述USB电缆上支持两个超高速通道的响应，则使用所述两个超高速通道来在所述第一计算元件和所述第二计算元件之间进行通信。
17.如权利要求16所述的方法，其特征在于，进一步包括在接收到指示所述第二计算元件不能够支持所述两个超高速通道的响应的情况下在旧式模式中操作。
18.如权利要求16所述的方法，其特征在于，进一步包括在所述USB电缆的D+/D-通道上发送音频或视频信号。
19.如权利要求16所述的方法，其特征在于，进一步包括作为主机来操作所述两个超高速通道中的第一超高速通道并且作为设备来操作所述两个超高速通道中的第二超高速通道。
20.一种计算系统，包括：
第一元件，其包括第一通用串行总线(USB)插槽；
第二元件，其包括第二USB插槽；以及
USB电缆，其在第一端耦合至所述第一USB插槽并且在第二端耦合至所述第二USB插槽；
其中所述第一元件被配置成使用所述USB电缆上的两个超高速通道来与所述第二元件通信。
CN201680070318.4A 2015-12-04 2016-11-04 通用串行总线(usb)电缆中增加的数据流 Pending CN108369567A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/959,006 2015-12-04
US14/959,006 US9990328B2 (en) 2015-12-04 2015-12-04 Increased data flow in universal serial bus (USB) cables
PCT/US2016/060543 WO2017095593A1 (en) 2015-12-04 2016-11-04 Increased data flow in universal serial bus (usb) cables

Publications (1)

Publication Number Publication Date
CN108369567A true CN108369567A (zh) 2018-08-03

Family

ID=57517972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680070318.4A Pending CN108369567A (zh) 2015-12-04 2016-11-04 通用串行总线(usb)电缆中增加的数据流

Country Status (5)

Country Link
US (1) US9990328B2 (zh)
EP (1) EP3384397A1 (zh)
JP (1) JP2018536239A (zh)
CN (1) CN108369567A (zh)
WO (1) WO2017095593A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102328803B1 (ko) * 2014-12-16 2021-11-22 삼성전자주식회사 전자 장치 및 전자 장치 접속부의 이상 여부 판단 방법
KR20180002462A (ko) * 2016-06-29 2018-01-08 삼성전자주식회사 전자 장치의 역할을 결정하는 방법 및 그 전자 장치
GB2552559A (en) 2016-07-25 2018-01-31 Cirrus Logic Int Semiconductor Ltd Connectors for data transfer
KR102430757B1 (ko) 2017-09-27 2022-08-10 삼성전자주식회사 안테나 연결이 가능한 커넥터 및 이를 구비한 전자 장치
US10762018B1 (en) * 2018-02-06 2020-09-01 Synopsys, Inc. Method and apparatus for increasing the number of USB root hub ports
US10353853B1 (en) 2018-04-11 2019-07-16 Cypress Semiconductor Corporation USB type-C sideband signal interface circuit
KR102595229B1 (ko) * 2018-12-28 2023-10-30 삼성전자주식회사 도전성 부재에 관한 검출 회로를 포함하는 전자 장치
CN115190260A (zh) * 2021-04-02 2022-10-14 瑞昱半导体股份有限公司 影音传输系统
US11513575B1 (en) * 2021-06-14 2022-11-29 Dell Products L.P. Dynamic USB-C mode configuration

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202797544U (zh) * 2010-06-30 2013-03-13 苹果公司 有源电缆、电缆组件和电子设备
CN104067251A (zh) * 2012-01-23 2014-09-24 高通股份有限公司 在通用串行总线（usb）接口上操作m-phy通信协议，以及相关设备、系统和方法
US20140329416A1 (en) * 2011-11-30 2014-11-06 Apple Inc. Connectors for electronic devices
US20150137861A1 (en) * 2013-10-23 2015-05-21 Apple Inc. Unified connector for multiple interfaces

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130217274A1 (en) 2011-12-06 2013-08-22 Transwitch Corporation Connector for achieving complete interoperability between different types of data and multimedia interfaces
US20140095578A1 (en) * 2012-09-28 2014-04-03 Venkatesh Rajendran Systems and methods for capability sharing over a communicative link
US10133695B2 (en) * 2013-12-08 2018-11-20 Crossport Network Solutions Inc. Link system for establishing high speed network communications and file transfer between hosts using I/O device links
US9606953B2 (en) 2014-03-13 2017-03-28 Nokia Technologies Oy Method, apparatus, and computer program product for entering accessory docking mode in USB type C
US9952996B2 (en) * 2014-10-15 2018-04-24 Icron Technologies Corporation Devices and methods for providing concurrent superspeed communication and four-lane displayport communication via a USB type-C receptacle
WO2016061683A1 (en) * 2014-10-21 2016-04-28 Icron Technologies Corporation Devices and methods for providing reduced bandwidth displayport communication
US9959239B2 (en) 2015-10-16 2018-05-01 Dell Products L.P. Secondary data channel communication system
US10339089B2 (en) * 2015-10-28 2019-07-02 Qualcomm Incorporated Enhanced communications over a universal serial bus (USB) type-C cable

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202797544U (zh) * 2010-06-30 2013-03-13 苹果公司 有源电缆、电缆组件和电子设备
US20140329416A1 (en) * 2011-11-30 2014-11-06 Apple Inc. Connectors for electronic devices
CN104067251A (zh) * 2012-01-23 2014-09-24 高通股份有限公司 在通用串行总线（usb）接口上操作m-phy通信协议，以及相关设备、系统和方法
US20150137861A1 (en) * 2013-10-23 2015-05-21 Apple Inc. Unified connector for multiple interfaces

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
2014 USB 3.0 PROMOTER GROUP: ""Universal Serial Bus Type-C Cable and Connector Specification，Revision1.0"", 《USB TYPE-C CABLE AND CONNECTOR SPECIFICATION》 *

Also Published As

Publication number Publication date
JP2018536239A (ja) 2018-12-06
WO2017095593A1 (en) 2017-06-08
EP3384397A1 (en) 2018-10-10
US9990328B2 (en) 2018-06-05
US20170161226A1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
CN108369567A (zh) 通用串行总线(usb)电缆中增加的数据流
CN108140001A (zh) 通用串行总线(usb)分叉电缆
CN108351852A (zh) 通用串行总线(usb)type-c电缆上的增强型通信
US6334793B1 (en) Enhanced universal serial bus
CN109155494B (zh) 用于计算设备的可分离部分的两用连接器
CN107315556B (zh) 显示装置
CN108235129A (zh) 一种电视机usb-c接口连接外部设备的控制方法及电视机
US20110302357A1 (en) Systems and methods for dynamic multi-link compilation partitioning
WO2017113683A1 (zh) 包含扩展接口的usb数据线及其控制方法
US9148001B1 (en) Intelligent cable mechanism
WO2011038211A1 (en) Dual-mode data transfer of uncompressed multimedia contents or data communications
CN107391419B (zh) 支持多主机的通用序列汇流排集线设备及车用主机
CN108107975B (zh) 一种便携式扩展坞
WO2024022195A1 (zh) 电子设备、快充方法、装置、系统及可读存储介质
CN103399649A (zh) 一种基于kvm的数据处理方法和kvm发送装置
EP3637270A1 (en) External electrical connector and computer system
CN218825507U (zh) 双接口装置和投影设备
US20090185559A1 (en) Integration module for universal serial bus
CN113904401A (zh) 供电终端和可穿戴系统
CN112713460B (zh) Usb连接器设备
CN217182570U (zh) 接口转接装置
US20240146005A1 (en) Dynamic lane reallocation based on bandwidth needs
CN219997567U (zh) 一种支持多主机连接的Type-C拓展坞及其系统
CN208753671U (zh) 一种usb有线同屏镜像数据线
WO2023065162A1 (zh) 移动存储装置的数据传输方法、装置和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180803

WD01 Invention patent application deemed withdrawn after publication