CN108352704A - 一种静电保护电路 - Google Patents

一种静电保护电路 Download PDF

Info

Publication number
CN108352704A
CN108352704A CN201680059126.3A CN201680059126A CN108352704A CN 108352704 A CN108352704 A CN 108352704A CN 201680059126 A CN201680059126 A CN 201680059126A CN 108352704 A CN108352704 A CN 108352704A
Authority
CN
China
Prior art keywords
pin
electrically connected
switch
control unit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680059126.3A
Other languages
English (en)
Other versions
CN108352704B (zh
Inventor
张海潮
熊膺
肖知
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN108352704A publication Critical patent/CN108352704A/zh
Application granted granted Critical
Publication of CN108352704B publication Critical patent/CN108352704B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025—Current limitation using field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
    • H02H9/004—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off in connection with live-insertion of plug-in units
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0067—Devices for protecting against damage from electrostatic discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种静电保护电路，包括：保护单元，所述保护单元的第一端与目标接口的第一管脚电连接，所述保护单元的第二端与被保护电路的第二管脚电连接，用于抑制ESD电流或者EOS电流；所述第一管脚为所述目标接口中的任意一个管脚；开关单元，与所述保护单元并联；开关控制单元，所述开关控制单元的输入端与所述被保护电路的电源管脚或控制信号管脚电连接，所述开关控制单元的输出端与所述开关单元的控制端电连接，用于控制所述开关单元断开或闭合。

Description

一种静电保护电路 技术领域
本申请涉及静电保护技术领域，尤其涉及一种静电保护电路。
背景技术
随着超大规模集成电路工艺技术的不断提高，MOS(Metal Oxide Semiconductor，金属氧化物半导体)器件的尺寸不断缩小，MOS器件栅氧化层的厚度也随之越来越薄，导致MOS器件耐压能力显著下降，从而使得静电放电(Electrostatic Discharge，ESD)对由集成电路构成的芯片的危害变得越来越显著。而目前，每个终端中都存在至少一块芯片，如果不注意静电防护，终端中的芯片很容易被静电造成的放电所击毁。
为了加强对静电的防护能力，大都在芯片的输入输出接口端连接静电保护电路，静电保护电路为芯片中的内部电路提供静电电流的放电路径，以避免静电将内部电路击穿。
现有的静电保护电路，主要是在被保护的电路的端口线路上串联一个电阻器等器件，从而实现对静电或EOS(Electrical Over Stress，电气过应力)的抑制。但是这种静电保护电路，会在传输线上引入一个负载电阻，从而影响线路中数据的传输速率。
发明内容
本申请实施例提供一种静电保护电路，用于提供一种不影响传输线传输速率的静电保护电路。
本申请实施例提供一种静电保护电路，包括：
保护单元，所述保护单元的第一端与目标接口的第一管脚电连接，所述保护单元的第二端与被保护电路的第二管脚电连接，用于抑制静电放电ESD电流或者电气过应力EOS电流；所述第一管脚为所述目标接口中的任意一个 管脚；所述第二管脚为被保护电路中需要和所述第一管脚电连接的管脚；
开关单元，与所述保护单元并联；
开关控制单元，所述开关控制单元的输入端与所述被保护电路的电源管脚或控制信号管脚电连接，所述开关控制单元的输出端与所述开关单元的控制端电连接，用于控制所述开关单元断开或闭合。
根据本申请实施例提供的电路，外设与目标接口电连接的瞬间，可以通过保护单元对静电电荷进行泻放，从而抑制ESD电流或者EOS电流，从而实现对被保护电路的静电防护功能。同时，保护单元对静电电荷进行泻放之后，开关控制单元控制开关单元将保护单元短路，从而实现在被保护电路正常工作时将保护单元隔离，从而不影响第一管脚与第二管脚之间的传输线的传输速率。
可选的，所述保护单元包括一个电阻器；
其中，所述电阻器的第一端为所述保护单元的第一端，所述电阻器的第二端为所述保护单元的第二端。
可选的，所述开关单元中包括第一P沟道金属氧化物半导体PMOS管和第二PMOS管；
其中，所述第一PMOS管的源极与所述第二PMOS管的源极电连接，所述第一PMOS管的栅极与所述第二PMOS管的栅极电连接形成所述开关单元的控制端，所述第一PMOS管的漏极与所述电阻器的第一端电连接，所述第二PMOS管的漏极与所述电阻器的第二端电连接。
可选的，所述开关控制单元包括N沟道金属氧化物半导体NMOS管；
其中，所述NMOS管的漏极作为所述开关控制单元的输出端与所述控制端电连接，所述NMOS管的源极接地，所述NMOS管的栅极作为所述开关控制单元的输入端与所述被保护电路的电源管脚或控制信号管脚电连接。
可选的，所述开关单元中包括一个模拟开关；
其中，所述模拟开关的第一端与所述电阻器的第一端电连接，所述模拟开关的第二端与所述电阻器的第二端电连接。
可选的，所述开关控制单元包括电压检测器；
其中，所述电压检测器的输出端作为所述开关控制单元的输出端与所述控制端电连接，所述电压检测器的接地端接地，所述电压检测器的输入端作为所述开关控制单元的输入端与所述被保护电路的电源管脚或控制信号管脚电连接。
可选的，所述目标接口为以下任意一种接口：
通用串行总线USB接口；
板对板连接器BTB接口；
耳机接口；
用户识别模块SIM卡接口；
安全数码SD卡接口。
可选的，所述目标接口与外设电连接时，所述开关控制单元根据所述开关控制单元的输入端接收到的电源管脚或控制信号管脚输出的电平控制所述开关单元闭合，将所述保护单元短路。
本申请实施例提供一种静电保护电路，该电路包括：
保护单元，所述保护单元的第一端与目标接口的第一管脚电连接，所述保护单元的第二端接地，用于抑制静电放电ESD电流或者电气过应力EOS电流；所述第一管脚为所述目标接口中的任意一个管脚；所述第二管脚为被保护电路中需要和所述第一管脚电连接的管脚；
开关单元，所述开关单元的第一端与所述第一管脚电连接，所述开关单元的第二端与被保护电路的第二管脚电连接；所述第二管脚为被保护电路中需要和所述第一管脚电连接的管脚；
开关控制单元，所述开关控制单元的输入端与所述被保护电路的电源管脚或控制信号管脚电连接，所述开关控制单元的输出端与所述开关单元的控制端电连接，用于控制所述开关单元断开或闭合。
根据本申请实施例提供的电路，外设与目标接口电连接的瞬间，可以通过保护单元对静电电荷进行泻放，从而抑制ESD电流或者EOS电流，从而实 现对被保护电路的静电防护功能。同时，保护单元对静电电荷进行泻放之后，开关控制单元控制开关单元将保护单元短路，从而实现在被保护电路正常工作时将保护单元隔离，从而不影响第一管脚与第二管脚之间的传输线的传输速率。
可选的，所述保护单元包括一个电阻器；
其中，所述电阻器的第一端为所述保护单元的第一端，所述电阻器的第二端为所述保护单元的第二端。
可选的，所述开关单元中包括第一P沟道金属氧化物半导体PMOS管和第二PMOS管；
其中，所述第一PMOS管的源极与所述第二PMOS管的源极电连接，所述第一PMOS管的栅极与所述第二PMOS管的栅极电连接形成所述开关单元的控制端，所述第一PMOS管的漏极与所述第一管脚电连接，所述第二PMOS管的漏极与所述第二管脚电连接。
根据上述电路，由于PMOS管在导通时有几毫秒的延迟，因此在第一PMOS管和第二PMOS管导通之后，电阻器已经完成对静电电荷的泻放，从而可以在实现静电保护的同时，避免对传输线路的影响。
可选的，所述开关控制单元包括N沟道金属氧化物半导体NMOS管；
其中，所述NMOS管的漏极作为所述开关控制单元的输出端与所述控制端电连接，所述NMOS管的源极接地，所述NMOS管的栅极作为所述开关控制单元的输入端与所述被保护电路的电源管脚或控制信号管脚电连接。
可选的，所述开关单元中包括一个模拟开关；
其中，所述模拟开关的第一端与所述第一管脚电连接，所述模拟开关的第二端与所述第二管脚电连接。
可选的，所述开关控制单元包括电压检测器；
其中，所述电压检测器的输出端作为所述开关控制单元的输出端与所述控制端电连接，所述电压检测器的接地端接地，所述电压检测器的输入端作为所述开关控制单元的输入端与所述被保护电路的电源管脚或控制信号管脚 电连接。
可选的，所述目标接口为以下任意一种接口：
通用串行总线USB接口；
板对板连接器BTB接口；
耳机接口；
用户识别模块SIM卡接口；
安全数码SD卡接口。
可选的，所述目标接口与外设电连接时，所述开关控制单元根据所述开关控制单元的输入端接收到的电源管脚或控制信号管脚输出的电平控制所述开关单元闭合，将所述保护单元短路。
本申请实施例提供一种静电保护电路，该电路包括：
保护单元，所述保护单元的第一端与双路选通器的第一端电连接，所述保护单元的第二端接地，用于抑制ESD电流或者EOS电流。
所述双路选通器，所述双路选通器的第二端与被保护电路的第二管脚电连接，所述双路选通器的公共端与目标接口的第一管脚电连接；所述第一管脚为所述目标接口中的任意一个管脚；所述第二管脚为被保护电路中需要和所述第一管脚电连接的管脚。
开关控制单元，所述开关控制单元的输入端与所述被保护电路的电源管脚或控制信号管脚电连接，所述开关控制单元的输出端与所述双路选通器的控制端电连接，用于在输出端输出高电平时控制所述双路选通器的第二端与所述双路选通器的公共端电连接或在输出端输出低电平时控制所述双路选通器的第一端与所述双路选通器的公共端电连接。
附图说明
图1为本申请实施例一提供的一种静电保护电路结构示意图；
图2为本申请实施例一提供的一种静电保护电路结构示意图；
图3为本申请实施例一提供的一种静电保护电路结构示意图；
图4为本申请实施例二提供的一种静电保护电路结构示意图；
图5为本申请实施例二提供的一种静电保护电路结构示意图；
图6为本申请实施例二提供的一种静电保护电路结构示意图；
图7为本申请实施例三提供的一种静电保护电路结构示意图；
图8为本申请实施例三提供的一种静电保护电路结构示意图。
具体实施方式
下面结合说明书附图对本申请实施例做详细描述。
终端的外设一般通过终端中的接口连接。例如鼠标、键盘等外设可以通过USB(Universal Serial Bus，通用串行总线)接口与终端连接。再例如，SIM(Subscriber Identification Module用户识别模块)卡可以通过SIM卡接口与终端连接。像这种支持热插拔的终端在插拔外设的过程中很容易产生静电，如果不做好防护措施，产生的静电有可能损害终端内部中与终端的接口连接的接口芯片。相应的，接口芯片内部产生的静电也会对终端的外设造成损害。
需要说明的是，本申请实施例中的终端，可以是指无线终端，也可以是指有线终端。例如可以是指计算机、移动电话、平板电脑等。
为此，需要提供一种静电保护电路对终端内的接口芯片以及终端的外设进行静电保护。
基于上述论述，如图1所示，本申请实施例一提供的一种静电保护电路结构示意图。
如图1所示，该电路具体包括：
保护单元101，所述保护单元101的第一端与目标接口104的第一管脚电连接，所述保护单元101的第二端与被保护电路105的第二管脚电连接，用于抑制ESD电流或者EOS电流；所述第一管脚为所述目标接口104中的任意一个管脚。所述第二管脚为被保护电路105中需要和所述第一管脚电连接的管脚。
开关单元102，与所述保护单元101并联。
开关控制单元103，所述开关控制单元103的输入端与所述被保护电路105的电源管脚或控制信号管脚电连接，所述开关控制单元103的输出端与所述开关单元102的控制端电连接，用于控制所述开关单元102断开或闭合。
需要说明的是，当外设与目标接口104电连接的瞬间，所述开关控制单元103的输入端可以通过电源管脚接收到高电平，或通过控制信号管脚接收到高电平。
需要说明的是，本申请实施例中，若目标接口104中每个管脚都需要抑制ESD电流或者EOS电流，则可以为每个管脚配置图1所示的保护电路，具体可以根据实际情况确定目标接口104中需要配置保护电路的管脚，本申请实施例对此并不限定。
本申请实施例中，目标接口104未与外设连接时，开关单元102保持断开状态；同时，开关控制单元104未上电，无法控制开关单元102。
本申请实施例中，当外设与目标接口104电连接的瞬间，外设与被保护电路105之间形成通路，被保护电路105的电源管脚输出高电平，从而可以为外设进行供电。或者，当外设与目标接口104电连接的瞬间，外设与被保护电路105之间形成通路，被保护电路105的控制信号管脚由于检测到外设，从而输出高电平。
结合上面的描述，外设与目标接口104电连接的瞬间，开关控制单元103的输入端通过电源管脚或控制信号管脚接收到高电平，同时保护单元101通过第一管脚与外设电连接。此时可以通过保护单元101对静电电荷进行泻放，从而抑制ESD电流或者EOS电流，从而实现对终端内部的被保护电路的静电防护功能。这个过程大概持续几毫秒。
同时，由于从外设与目标接口104电连接的瞬间至开关控制单元103控制开关单元102闭合之间，存在几毫秒的延迟，因此在保护单元101对静电电荷进行泻放期间，开关单元102还保持断开状态，从而在第一管脚、保护单元101、第二管脚之间形成通路。当开关控制单元103控制所述开关单元102闭合，从而将保护单元101短路，从而在第一管脚、开关单元102、第二 管脚之间形成通路，实现将第一管脚和第二管脚电连接。由于开关单元102的导通电阻很小，电阻一般为毫欧级别(几毫欧到几十毫欧之间)，所以不会对第一管脚与第二管脚之间传输的信号产生影响。
需要说明的是，本申请实施例中，目标接口104可以为以下任意一种接口：
USB接口；
BTB(board to board connector，板对板连接器)接口；其中BTB接口可以为任意一种BTB接口，例如camera上的BTB接口、指纹识别模组上的BTB接口等。
耳机接口；
SIM卡接口；
SD(Secure Digital，安全数码)卡接口。
相应的，被保护电路105可以根据实际情况确定，例如，被保护电路105可以为电源管理芯片、CPU(Central Processing Unit，中央处理器)、存储芯片等，在此不再逐一举例说明。
本申请实施例中，所述保护单元101中可以包括一个电阻器；其中，所述电阻器的第一端为所述保护单元101的第一端，所述电阻器的第二端为所述保护单元101的第二端。
需要说明的是，电阻器的阻值可以根据实际情况确定，在此不再赘述。
当外设和目标接口104相连的瞬间，所述保护单元101中的电阻器可以限制静电泻放时最大的电流峰值，从而实现对终端内部的被保护电路105的静电防护功能。
本申请实施例中，开关单元102可以有多种实现方式，一种可能的实现方式中，所述开关单元102中包括第一PMOS(P-channel Metal Oxide Semiconductor，P沟道金属氧化物半导体)管和第二PMOS管。
其中，所述第一PMOS管的源极与所述第二PMOS管的源极电连接，所述第一PMOS管的栅极与所述第二PMOS管的栅极电连接形成所述开关单元 的控制端，所述第一PMOS管的漏极与所述电阻器的第一端电连接，所述第二PMOS管的漏极与所述电阻器的第二端电连接。
需要说明的是，由于所述第一PMOS管的源极与所述第二PMOS管的源极电连接，从而实现将第一PMOS管与第二PMOS管中的的寄生的体二极管反向串联，防止左右两边的电流倒灌。
相应的，本申请实施例中，开关控制单元103可以有多种实现方式，一种可能的实现方式中，所述开关控制单元103包括NMOS(N-channel Metal Oxide Semiconductor，N沟道金属氧化物半导体)管；其中，所述NMOS管的漏极作为所述开关控制单元103的输出端与所述控制端电连接，所述NMOS管的源极接地，所述NMOS管的栅极作为所述开关控制单元103的输入端与所述被保护电路105的电源管脚或控制信号管脚电连接。
结合上面的描述，如图2所示，为本申请实施例一提供的一种静电保护电路结构示意图。图2中，保护单元101中可以包括一个电阻器201；开关单元102中包括第一PMOS管202和第二PMOS管203；开关控制单元103中包括NMOS管204。上述器件的连接关系可以参考前面的描述，在此不再赘述。图2中，当外设与目标接口104电连接的瞬间，NMOS管204的输入端通过被保护电路105的电源管脚或控制信号管脚接收高电平，同时电阻器201通过第一管脚与外设电连接。此时可以通过电阻器201对静电电荷进行泻放，从而抑制ESD电流或者EOS电流。在电阻器201对静电电荷进行泻放的同时，由于NMOS管204的输入端接收高电平、所述NMOS管204的源极接地，此时所述NMOS管204的源极与漏极之间导通，从而使得第一PMOS管202和第二PMOS管203的栅极同时接地，从而将第一PMOS管202和第二PMOS管203同时导通，从而在第一管脚、第一PMOS管202、第二PMOS管203、第二管脚之间形成通路，并将电阻器201短路，实现将第一管脚和第二管脚电连接。由于NMOS管以及PMOS管在导通时有几毫秒的延迟，因此在NMOS管204、第一PMOS管202和第二PMOS管203依次导通之后，电阻器201已经完成对静电电荷的泻放。通过上述电路，可以在实现静电保护的同时， 避免对传输线路的影响。
同时上述电路中，外设和目标接口104相连的瞬间，当第一管脚上存在暂态电压时，由于第一PMOS管202和第二PMOS管203并未导通，从而可以实现在电阻器201上产生电压降，从而使得暂态电压被衰减。
另一种可能的实现方式中，所述开关单元102中包括一个模拟开关；其中，所述模拟开关的第一端与所述电阻器的第一端电连接，所述模拟开关的第二端与所述电阻器的第二端电连接。
另一种可能的实现方式中，所述开关控制单元103包括电压检测器；其中，所述电压检测器的输出端作为所述开关控制单元103的输出端与开关单元102的控制端电连接，所述电压检测器的接地端接地，所述电压检测器的输入端作为所述开关控制单元103的输入端与所述被保护电路105的电源管脚或控制信号管脚电连接。
可选的，电源管脚或者控制信号管脚中还包括延时电路，比如RC延时电路。
需要说明的是，电压检测器的选择可以根据实际情况确定，例如可以选择CN1185 TSSOP16型号的电压检测器、HT7133-1型号的电压检测器等，在此不再逐一举例说明。
结合上面的描述，如图3所示，为本申请实施例一提供的一种静电保护电路结构示意图。图3中，保护单元101中可以包括一个电阻器201；开关单元102中包括一个模拟开关301；开关控制单元103中包括电压检测器302。上述器件的连接关系可以参考前面的描述，在此不再赘述。图3中，当外设与目标接口104电连接的瞬间，电压检测器302的输入端通过被保护电路的电源管脚或控制信号管脚接收高电平，同时电阻器201通过第一管脚与外设电连接。此时可以通过电阻器201对静电电荷进行泻放，从而抑制ESD电流或者EOS电流。在电阻器201对静电电荷进行泻放的同时，电压检测器302的输入端接收高电平，此时电压检测器302的输入端检测到电压，从而通过电压检测器302的输出端输出检测到电压的高电平信号。电压检测器302的 输出端输出的高电平信号可以使得模拟开关301闭合，从而在第一管脚、模拟开关301、第二管脚之间形成通路，并将电阻器201短路。由于电压检测器302在检测到电压时输出的高电平信号有几毫秒的延迟，因此在模拟开关301闭合之后，电阻器201已经完成对静电电荷的泻放。通过上述电路，可以在实现静电保护的同时，避免对传输线路的影响。
如图4所示，本申请实施例二提供的一种静电保护电路结构示意图。
如图4所示，该电路具体包括：
保护单元401，所述保护单元401的第一端与目标接口404的第一管脚电连接，所述保护单元401的第二端接地，用于抑制ESD电流或者EOS电流；所述第一管脚为所述目标接口404中的任意一个管脚。
开关单元402，所述开关单元402的第一端与所述第一管脚电连接，所述开关单元402的第二端与被保护电路405的第二管脚电连接。所述第二管脚为被保护电路405中需要和所述第一管脚电连接的管脚。
开关控制单元403，所述开关控制单元403的输入端与所述被保护电路405的电源管脚或控制信号管脚电连接，所述开关控制单元403的输出端与所述开关单元402的控制端电连接，用于控制所述开关单元402断开或闭合。
可选的，电源管脚或者控制信号管脚中还包括延时电路，比如RC延时电路。
需要说明的是，本申请实施例中，若目标接口404中每个管脚都需要抑制ESD电流或者EOS电流，则可以为每个管脚配置图4所示的保护电路，具体可以根据实际情况确定目标接口404中需要配置保护电路的管脚，本申请实施例对此并不限定。
本申请实施例中，目标接口404未与外设连接时，开关单元402保持断开状态；同时，开关控制单元403未上电，无法控制开关单元402。
本申请实施例中，被保护电路405的电源管脚输出高电平，从而可以为外设进行供电。或者，被保护电路405检测到外设时，通过控制信号管脚输出高电平。
结合上面的描述，外设与目标接口404电连接的瞬间，若外设向目标接口404引入静电时，可以通过保护单元401将静电电荷对地进行泻放。同时，由于从外设与目标接口404电连接的瞬间至开关控制单元403控制开关单元402闭合之间，存在几毫秒的延迟，因此在保护单元401对静电电荷进行泻放期间，开关单元402还保持断开状态，从而在第一管脚与第二管脚之间形成断路，从而实现对终端内部的被保护电路的静电防护功能。当开关控制单元403控制所述开关单元402闭合之后，将保护单元401短路，从而在第一管脚、开关单元402、第二管脚之间形成通路，实现将第一管脚和第二管脚电连接。由于开关单元402的导通电阻很小，电阻一般为毫欧级别(几毫欧到几十毫欧之间)，所以不会对第一管脚与第二管脚之间传输的信号产生影响。
需要说明的是，本申请实施例中，目标接口404可以为以下任意一种接口：
USB接口；
BTB接口；其中BTB接口可以为任意一种BTB接口，例如camera上的BTB接口、指纹识别模组上的BTB接口等。
耳机接口；
SIM卡接口；
SD卡接口。
相应的，被保护电路可以根据实际情况确定，例如，被保护电路可以为电源管理芯片、CPU、存储芯片等，在此不再逐一举例说明。
本申请实施例中，所述保护单元401中可以包括一个电阻器；其中，所述电阻器的第一端为所述保护单元401的第一端，所述电阻器的第二端为所述保护单元401的第二端。
需要说明的是，电阻器的阻值可以根据实际情况确定，在此不再赘述。
本申请实施例中，开关单元402可以有多种实现方式，一种可能的实现方式中，所述开关单元402中包括第一PMOS管和第二PMOS管。
其中，所述第一PMOS管的源极与所述第二PMOS管的源极电连接，所 述第一PMOS管的栅极与所述第二PMOS管的栅极电连接形成所述开关单元的控制端，所述第一PMOS管的漏极与所述第一管脚电连接，所述第二PMOS管的漏极与所述第二管脚电连接。
需要说明的是，由于所述第一PMOS管的源极与所述第二PMOS管的源极电连接，从而实现将第一PMOS管与第二PMOS管中的的寄生的体二极管反向串联，防止左右两边的电流倒灌。
相应的，本申请实施例中，开关控制单元403可以有多种实现方式，一种可能的实现方式中，所述开关控制单元403包括NMOS管；其中，所述NMOS管的漏极作为所述开关控制单元的输出端与所述控制端电连接，所述NMOS管的源极接地，所述NMOS管的栅极作为所述开关控制单元的输入端与所述被保护电路的电源管脚或控制信号管脚电连接。
结合上面的描述，如图5所示，为本申请实施例二提供的一种静电保护电路结构示意图。图5中，保护单元401中可以包括一个电阻器501；开关单元402中包括第一PMOS管502和第二PMOS管503；开关控制单元403中包括NMOS管504。上述器件的连接关系可以参考前面的描述，在此不再赘述。图5中，当外设与目标接口404电连接的瞬间，电阻器501通过第一管脚与外设电连接。此时可以通过电阻器501将静电电荷对地进行泻放，从而抑制ESD电流或者EOS电流。在电阻器501对静电电荷进行泻放的同时，NMOS管504的输入端通过电源管脚或控制信号管脚接收高电平、所述NMOS管504的源极接地，此时所述NMOS管504的源极与漏极之间导通。由于第一PMOS管502和第二PMOS管503的栅极同时接地，从而将第一PMOS管502和第二PMOS管503同时导通，从而在第一管脚、第一PMOS管502、第二PMOS管503、第二管脚之间形成通路，实现将第一管脚和第二管脚电连接。由于NMOS管以及PMOS管在导通时有几毫秒的延迟，因此在NMOS管504、第一PMOS管502和第二PMOS管503依次导通之后，电阻器501已经完成对静电电荷的泻放。通过上述电路，可以在实现静电保护的同时，避免对传输线路的影响。
同时上述电路中，外设和目标接口404相连的瞬间，当第一管脚上存在暂态电压时，由于第一PMOS管502和第二PMOS管503并未导通，从而可以实现在电阻器501上产生电压降，从而使得暂态电压被衰减。
另一种可能的实现方式中，所述开关单元402中包括一个模拟开关；其中，所述模拟开关的第一端与所述第一管脚电连接，所述模拟开关的第二端与所述第二管脚电连接。
另一种可能的实现方式中，所述开关控制单元403包括电压检测器；其中，所述电压检测器的输出端作为所述开关控制单元的输出端与所述控制端电连接，所述电压检测器的接地端接地，所述电压检测器的输入端作为所述开关控制单元的输入端与所述被保护电路的电源管脚或控制信号管脚电连接。
需要说明的是，电压检测器的选择可以根据实际情况确定，例如可以选择CN1185 TSSOP16型号的电压检测器、HT7133-1型号的电压检测器等，在此不再逐一举例说明。
结合上面的描述，如图6所示，为本申请实施例二提供的一种静电保护电路结构示意图。图6中，保护单元401中可以包括一个电阻器501；开关单元402中包括一个模拟开关601；开关控制单元403中包括电压检测器602。上述器件的连接关系可以参考前面的描述，在此不再赘述。图3中，当外设与目标接口404电连接的瞬间，电阻器501通过第一管脚与外设电连接。此时可以通过电阻器501对静电电荷进行泻放，从而抑制ESD电流或者EOS电流。在电阻器501对静电电荷进行泻放的同时，电压检测器602的输入端通过电源管脚或控制信号管脚接收高电平，此时电压检测器602的输入端检测到电压，从而通过电压检测器602的输出端输出检测到电压的高电平信号。电压检测器602的输出端输出的高电平信号可以使得模拟开关601闭合，从而在第一管脚、模拟开关601、第二管脚之间形成通路。由于电压检测器602在检测到电压时输出的高电平信号有几毫秒的延迟，因此在模拟开关601闭合之后，电阻器501已经完成对静电电荷的泻放。通过上述电路，可以在实现静电保护的同时，避免对传输线路的影响。
如图7所示，本申请实施例提供三的一种静电保护电路结构示意图。
如图7所示，该电路具体包括：
保护单元701，所述保护单元701的第一端与开关单元702的第一端电连接，所述保护单元702的第二端接地，用于抑制ESD电流或者EOS电流。
开关单元702，所述开关单元702的第二端与被保护电路705的第二管脚电连接，所述开关单元702的第三端与目标接口704的第一管脚电连接；所述第一管脚为所述目标接口704中的任意一个管脚；所述第二管脚为被保护电路705中需要和所述第一管脚电连接的管脚。
开关控制单元703，所述开关控制单元703的输入端与所述被保护电路705的电源管脚或控制信号管脚电连接，所述开关控制单元703的输出端与所述开关单元702的控制端电连接，用于在输出端输出高电平时控制所述开关单元702的第二端与所述开关单元702的第三端电连接或在输出端输出低电平时控制所述开关单元702的第一端与所述开关单元702的第三端电连接。
本申请实施例中，目标接口704未与外设连接时，开关控制单元703未上电，开关控制单元703的输出端相当于输出低电平，此时开关单元702的第一端与所述开关单元702的第三端电连接，在第一管脚、开关单元702以及保护单元之间形成通路。被保护电路705的电源管脚输出高电平，从而可以为外设进行供电。或者，被保护电路705检测到外设时，通过控制信号管脚输出高电平。
结合上面的描述，外设与目标接口704电连接的瞬间，由于从外设与目标接口704电连接的瞬间至开关控制单元703控制开关单元702的第二端与所述开关单元702的第三端电连接之间，存在几毫秒的延迟，因此外设向目标接口704引入的静电，可以通过第一管脚、所述开关单元702、所述保护单元701之间的通路对地进行泻放。在保护单元701对静电电荷进行泻放的同时，开关控制单元703的输入端通过电源管脚或者控制信号管脚上电，此时开关控制单元703的输出端输出高电平，从而控制所述开关单元702的第二端与所述开关单元702的第三端电连接，从而在第一管脚、开关单元702、第 二管脚之间形成通路，并在所述第一管脚、所述开关单元702、所述保护单元701之间形成断路。由于开关单元702的导通电阻很小，一般只有几毫欧至十几毫欧，所以不会对数据的传输产生影响。
需要说明的是，本申请实施例中，目标接口704可以为以下任意一种接口：
USB接口；
BTB接口；其中BTB接口可以为任意一种BTB接口，例如camera上的BTB接口、指纹识别模组上的BTB接口等。
耳机接口；
SIM卡接口；
SD卡接口。
相应的，被保护电路可以根据实际情况确定，例如，被保护电路可以为电源管理芯片、CPU、存储芯片等，在此不再逐一举例说明。
本申请实施例中，所述保护单元701中可以包括一个电阻器；其中，所述电阻器的第一端为所述保护单元701的第一端，所述电阻器的第二端为所述保护单元701的第二端。
需要说明的是，电阻器的阻值可以根据实际情况确定，在此不再赘述。
本申请实施例中，开关单元702可以包括一个双路选通器。其中，所述双路选通器的第一端与所述保护单元701的第一端电连接，所述双路选通器的第二端与所述第二管脚电连接，所述双路选通器的公共端与所述第一管脚电连接；所述双路选通器的选通端作为所述开关单元702的控制端与所述开关控制单元703的输出端电连接。所述双路选通器的第一端为所述双路选通器的选通端接收到低电平时被选通的一端，所述双路选通器的第二端为所述双路选通器的选通端接收到高电平时被选通的一端。
本申请实施例中，所述开关控制单元703中可以包括电压检测器；其中，所述电压检测器的输出端作为所述开关控制单元的输出端与所述控制端电连接，所述电压检测器的接地端接地，所述电压检测器的输入端作为所述开关 控制单元的输入端与所述被保护电路的电源管脚或控制信号管脚电连接。
需要说明的是，电压检测器的选择可以根据实际情况确定，例如可以选择CN1185 TSSOP16型号的电压检测器、HT7133-1型号的电压检测器等，在此不再逐一举例说明。
结合上面的描述，如图8所示，为本申请实施例三提供的一种静电保护电路结构示意图。图8中，保护单元701中可以包括一个电阻器801；开关单元702中包括双路选通器802；开关控制单元703中包括电压检测器803。上述器件的连接关系可以参考前面的描述，在此不再赘述。图8中，当外设与目标接口704电连接的瞬间，电压检测器803的输入端通过电源管脚或控制信号管脚与电源电连接，同时电阻器801通过第一管脚与外设电连接。由于电压检测器803在检测到电压后输出高电平有几毫秒的延迟，此时电压检测器803在静电泄放期间的输出端输出低电平，从而控制双路选通器802的第一端与双路选通器802的公共端电连接，从而在所述第一管脚、双路选通器802、电阻器801之间形成通路，从而可以通过电阻器801将静电电荷对地进行泻放，从而抑制ESD电流或者EOS电流。电压检测器803在检测到电压并输出高电平后，控制所述双路选通器802的第二端与所述双路选通器802的公共端电连接，从而在第一管脚、双路选通器802、第二管脚之间形成通路，并在所述第一管脚、双路选通器802、电阻器801之间形成断路，从而实现将第一管脚与第二管脚电连接。
需要说明的是，电压检测器的选择可以根据实际情况确定，例如可以选择CN1185 TSSOP16型号的电压检测器、HT7133-1型号的电压检测器等，在此不再逐一举例说明。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (17)

  1. 一种静电保护电路，其特征在于，该电路包括：
    保护单元，所述保护单元的第一端与目标接口的第一管脚电连接，所述保护单元的第二端与被保护电路的第二管脚电连接，用于抑制静电放电ESD电流或者电气过应力EOS电流；所述第一管脚为所述目标接口中的任意一个管脚；所述第二管脚为被保护电路中需要和所述第一管脚电连接的管脚；
    开关单元，与所述保护单元并联；
    开关控制单元，所述开关控制单元的输入端与所述被保护电路的电源管脚或控制信号管脚电连接，所述开关控制单元的输出端与所述开关单元的控制端电连接，用于控制所述开关单元断开或闭合。
  2. 根据权利要求1所述的电路，其特征在于，所述保护单元包括一个电阻器；
    其中，所述电阻器的第一端为所述保护单元的第一端，所述电阻器的第二端为所述保护单元的第二端。
  3. 根据权利要求2所述的电路，其特征在于，所述开关单元中包括第一P沟道金属氧化物半导体PMOS管和第二PMOS管；
    其中，所述第一PMOS管的源极与所述第二PMOS管的源极电连接，所述第一PMOS管的栅极与所述第二PMOS管的栅极电连接形成所述开关单元的控制端，所述第一PMOS管的漏极与所述电阻器的第一端电连接，所述第二PMOS管的漏极与所述电阻器的第二端电连接。
  4. 根据权利要求3所述的电路，其特征在于，所述开关控制单元包括N沟道金属氧化物半导体NMOS管；
    其中，所述NMOS管的漏极作为所述开关控制单元的输出端与所述控制端电连接，所述NMOS管的源极接地，所述NMOS管的栅极作为所述开关控制单元的输入端与所述被保护电路的电源管脚或控制信号管脚电连接。
  5. 根据权利要求2所述的电路，其特征在于，所述开关单元中包括一个 模拟开关；
    其中，所述模拟开关的第一端与所述电阻器的第一端电连接，所述模拟开关的第二端与所述电阻器的第二端电连接。
  6. 根据权利要求5所述的电路，其特征在于，所述开关控制单元包括电压检测器；
    其中，所述电压检测器的输出端作为所述开关控制单元的输出端与所述控制端电连接，所述电压检测器的接地端接地，所述电压检测器的输入端作为所述开关控制单元的输入端与所述被保护电路的电源管脚或控制信号管脚电连接。
  7. 根据权利要求1至6任一所述的电路，其特征在于，所述目标接口为以下任意一种接口：
    通用串行总线USB接口；
    板对板连接器BTB接口；
    耳机接口；
    用户识别模块SIM卡接口；
    安全数码SD卡接口。
  8. 根据权利要求1至7任一所述的电路，其特征在于，所述目标接口与外设电连接时，所述开关控制单元根据所述开关控制单元的输入端接收到的电源管脚或控制信号管脚输出的电平控制所述开关单元闭合，将所述保护单元短路。
  9. 一种静电保护电路，其特征在于，该电路包括：
    保护单元，所述保护单元的第一端与目标接口的第一管脚电连接，所述保护单元的第二端接地，用于抑制静电放电ESD电流或者电气过应力EOS电流；所述第一管脚为所述目标接口中的任意一个管脚；
    开关单元，所述开关单元的第一端与所述第一管脚电连接，所述开关单元的第二端与被保护电路的第二管脚电连接；所述第二管脚为被保护电路中需要和所述第一管脚电连接的管脚；
    开关控制单元，所述开关控制单元的输入端与所述被保护电路的电源管脚或控制信号管脚电连接，所述开关控制单元的输出端与所述开关单元的控制端电连接，用于控制所述开关单元断开或闭合。
  10. 根据权利要求9所述的电路，其特征在于，所述保护单元包括一个电阻器；
    其中，所述电阻器的第一端为所述保护单元的第一端，所述电阻器的第二端为所述保护单元的第二端。
  11. 根据权利要求10所述的电路，其特征在于，所述开关单元中包括第一P沟道金属氧化物半导体PMOS管和第二PMOS管；
    其中，所述第一PMOS管的源极与所述第二PMOS管的源极电连接，所述第一PMOS管的栅极与所述第二PMOS管的栅极电连接形成所述开关单元的控制端，所述第一PMOS管的漏极与所述第一管脚电连接，所述第二PMOS管的漏极与所述第二管脚电连接。
  12. 根据权利要求11所述的电路，其特征在于，所述开关控制单元包括N沟道金属氧化物半导体NMOS管；
    其中，所述NMOS管的漏极作为所述开关控制单元的输出端与所述控制端电连接，所述NMOS管的源极接地，所述NMOS管的栅极作为所述开关控制单元的输入端与所述被保护电路的电源管脚或控制信号管脚电连接。
  13. 根据权利要求10所述的电路，其特征在于，所述开关单元中包括一个模拟开关；
    其中，所述模拟开关的第一端与所述第一管脚电连接，所述模拟开关的第二端与所述第二管脚电连接。
  14. 根据权利要求13所述的电路，其特征在于，所述开关控制单元包括电压检测器；
    其中，所述电压检测器的输出端作为所述开关控制单元的输出端与所述控制端电连接，所述电压检测器的接地端接地，所述电压检测器的输入端作为所述开关控制单元的输入端与所述被保护电路的电源管脚或控制信号管脚 电连接。
  15. 根据权利要求9至14任一所述的电路，其特征在于，所述目标接口为以下任意一种接口：
    通用串行总线USB接口；
    板对板连接器BTB接口；
    耳机接口；
    用户识别模块SIM卡接口；
    安全数码SD卡接口。
  16. 根据权利要求9至15任一所述的电路，其特征在于，所述目标接口与外设电连接时，所述开关控制单元根据所述开关控制单元的输入端接收到的电源管脚或控制信号管脚输出的电平控制所述开关单元闭合，将所述保护单元短路。
  17. 一种静电保护电路，其特征在于，该电路包括：
    保护单元，所述保护单元的第一端与双路选通器的第一端电连接，所述保护单元的第二端接地，用于抑制ESD电流或者EOS电流。
    所述双路选通器，所述双路选通器的第二端与被保护电路的第二管脚电连接，所述双路选通器的公共端与目标接口的第一管脚电连接；所述第一管脚为所述目标接口中的任意一个管脚；所述第二管脚为被保护电路中需要和所述第一管脚电连接的管脚。
    开关控制单元，所述开关控制单元的输入端与所述被保护电路的电源管脚或控制信号管脚电连接，所述开关控制单元的输出端与所述双路选通器的控制端电连接，用于在输出端输出高电平时控制所述双路选通器的第二端与所述双路选通器的公共端电连接或在输出端输出低电平时控制所述双路选通器的第一端与所述双路选通器的公共端电连接。
CN201680059126.3A 2016-07-26 2016-07-26 一种静电保护电路 Active CN108352704B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/091806 WO2018018436A1 (zh) 2016-07-26 2016-07-26 一种静电保护电路

Publications (2)

Publication Number Publication Date
CN108352704A true CN108352704A (zh) 2018-07-31
CN108352704B CN108352704B (zh) 2019-10-25

Family

ID=61015359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680059126.3A Active CN108352704B (zh) 2016-07-26 2016-07-26 一种静电保护电路

Country Status (4)

Country Link
US (1) US10903646B2 (zh)
EP (1) EP3484002B1 (zh)
CN (1) CN108352704B (zh)
WO (1) WO2018018436A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110825682A (zh) * 2019-11-05 2020-02-21 维沃移动通信有限公司 一种usb控制方法和电子设备
CN111130085A (zh) * 2019-11-18 2020-05-08 华勤通讯技术有限公司 接口eos保护电路、电子设备及控制方法
CN113541121A (zh) * 2021-07-13 2021-10-22 创维光电科技(深圳)有限公司 一种热插拔保护电路、插接装置、电子设备
CN114204523A (zh) * 2021-12-09 2022-03-18 北京奕斯伟计算技术有限公司 芯片的防护电路、系统及方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11296499B2 (en) 2018-10-31 2022-04-05 Nxp B.V. Discharge protection circuit and method for operating a discharge protection circuit
CN111404562A (zh) * 2019-01-03 2020-07-10 瑞昱半导体股份有限公司 用于接收器的静电放电防护的方法、以及接收器
CN114123146B (zh) * 2020-08-31 2023-08-22 华为技术有限公司 一种音频端口处理电路及浪涌防护方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1455453A (zh) * 2002-04-29 2003-11-12 联华电子股份有限公司 静电放电保护电路的结构与制造方法
CN101854058A (zh) * 2009-04-01 2010-10-06 苏州芯美微电子科技有限公司 一种工作电压可高于vdd的静电保护电路及其应用
CN102082430A (zh) * 2011-01-27 2011-06-01 广州金升阳科技有限公司 一种浪涌抑制电路
CN102437563A (zh) * 2011-12-20 2012-05-02 上海丽恒光微电子科技有限公司 单电源电路和多电源电路
US20130182356A1 (en) * 2012-01-13 2013-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. ESD Clamp with Novel RC Triggered Circuit

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4245270A (en) * 1978-12-26 1981-01-13 Rockwell International Corporation Circuit card with soft power switch
US5991134A (en) 1997-06-19 1999-11-23 Advanced Micro Devices, Inc. Switchable ESD protective shunting circuit for semiconductor devices
CN100337501C (zh) 2004-04-21 2007-09-12 华为技术有限公司 一种usb接口防护系统
US7359173B2 (en) * 2005-07-26 2008-04-15 Texas Instruments Incorporated System and method for protecting IC components
US7671630B2 (en) 2005-07-29 2010-03-02 Synopsys, Inc. USB 2.0 HS voltage-mode transmitter with tuned termination resistance
TWI285428B (en) * 2005-09-02 2007-08-11 Novatek Microelectronics Corp Electrostatic discharge (ESD) protection apparatus for programmable device
US7449800B2 (en) 2006-06-27 2008-11-11 Inventec Corporation Power control system
US7597572B2 (en) 2006-09-28 2009-10-06 Lenovo Singapore Pte. Ltd Method and apparatus for improved universal serial bus connectivity having electrostatic discharge protection ground element
WO2008068552A1 (en) * 2006-12-08 2008-06-12 Nokia Corporation Multiple connections to a single serial interface
CN101364731B (zh) 2007-08-06 2010-10-06 北京中电华大电子设计有限责任公司 用于usb接口芯片的静电放电保护电路
US7872840B1 (en) * 2007-08-17 2011-01-18 National Semiconductor Corporation Erase pin protection in EEPROM using active snapback ESD device with positive feedback and shutdown
GB2468995B (en) * 2008-01-22 2012-11-07 Hewlett Packard Development Co Delay circuit with reset feature
CN102545192B (zh) * 2011-12-09 2015-04-22 惠州Tcl移动通信有限公司 一种基带信号处理芯片
US20140376134A1 (en) * 2013-06-19 2014-12-25 Texas Instruments Incorporated Voltage Protection Circuit
CN104252437A (zh) 2013-06-26 2014-12-31 天津赛思科技发展有限公司 Usb接口电路
CN103532117B (zh) * 2013-10-22 2017-02-22 小米科技有限责任公司 一种usb静电保护装置和终端设备
US20150188312A1 (en) * 2013-12-27 2015-07-02 Cambridge Silicon Radio Limited Electrostatic discharge protection
TW201533880A (zh) * 2014-02-24 2015-09-01 Nuvoton Technology Corp 靜電放電保護電路及半導體元件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1455453A (zh) * 2002-04-29 2003-11-12 联华电子股份有限公司 静电放电保护电路的结构与制造方法
CN101854058A (zh) * 2009-04-01 2010-10-06 苏州芯美微电子科技有限公司 一种工作电压可高于vdd的静电保护电路及其应用
CN102082430A (zh) * 2011-01-27 2011-06-01 广州金升阳科技有限公司 一种浪涌抑制电路
CN102437563A (zh) * 2011-12-20 2012-05-02 上海丽恒光微电子科技有限公司 单电源电路和多电源电路
US20130182356A1 (en) * 2012-01-13 2013-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. ESD Clamp with Novel RC Triggered Circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110825682A (zh) * 2019-11-05 2020-02-21 维沃移动通信有限公司 一种usb控制方法和电子设备
CN111130085A (zh) * 2019-11-18 2020-05-08 华勤通讯技术有限公司 接口eos保护电路、电子设备及控制方法
CN111130085B (zh) * 2019-11-18 2022-09-30 华勤技术股份有限公司 接口eos保护电路、电子设备及控制方法
CN113541121A (zh) * 2021-07-13 2021-10-22 创维光电科技(深圳)有限公司 一种热插拔保护电路、插接装置、电子设备
CN113541121B (zh) * 2021-07-13 2023-12-01 创维光电科技(深圳)有限公司 一种热插拔保护电路、插接装置、电子设备
CN114204523A (zh) * 2021-12-09 2022-03-18 北京奕斯伟计算技术有限公司 芯片的防护电路、系统及方法

Also Published As

Publication number Publication date
CN108352704B (zh) 2019-10-25
EP3484002B1 (en) 2021-09-01
US20190165570A1 (en) 2019-05-30
US10903646B2 (en) 2021-01-26
WO2018018436A1 (zh) 2018-02-01
EP3484002A1 (en) 2019-05-15
EP3484002A4 (en) 2019-07-31

Similar Documents

Publication Publication Date Title
CN108352704A (zh) 一种静电保护电路
KR102310121B1 (ko) Esd 보호 기능을 갖는 집적 회로와 이를 포함하는 전자 시스템
US11416054B2 (en) USB type-C signal interface circuit
US11791624B2 (en) Overvoltage protection circuit and device
CN102202117A (zh) 一种具有usb接口的电子设备及其usb通信启动方法
CN208423381U (zh) Usb电缆、电子标记电路及用于usb连接器的电子标记电路
US20150194802A1 (en) Surge protection for differential input/output interfaces
CN105514942A (zh) 用于电子装置的的保护方法及保护装置
CN110518561A (zh) 一种电源钳位esd保护电路及集成电路结构
CN107240913B (zh) 静电放电保护
US20230275423A1 (en) Systems and methods to cable shield fault detection and protection
CN109473426B (zh) 静电放电电路及电子设备
CN101989739B (zh) 保护电路
US11689012B2 (en) Systems and methods to cable shield fault detection and protection
US20120002335A1 (en) Protection circuit and electronic device using the same
US20120250235A1 (en) Interface module with protection circuit and electronic device
US20240118320A1 (en) Boosting Circuits and Methods for Comparator Circuits
US10998897B2 (en) Power switch over current protection system
US20240162718A1 (en) Negative Transient Voltage Suppression in a Wireless Communication Device
CN110323727B (zh) 一种电气过应力防护电路及终端
CN109347082B (zh) 一种防静电装置、终端及方法
CN104901347A (zh) 对电池充放电的芯片及免于过度充放电伤害的保护电路
CN105474130A (zh) 包括开关特征的装置
US20120033336A1 (en) Debug interface circuit and electronic device using the same
Lee et al. Suppressing Electrical Transients Using Smart Control of the Impedance to Ground

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant