CN108351381A - 高精度时间测量装置 - Google Patents

高精度时间测量装置 Download PDF

Info

Publication number
CN108351381A
CN108351381A CN201680059398.3A CN201680059398A CN108351381A CN 108351381 A CN108351381 A CN 108351381A CN 201680059398 A CN201680059398 A CN 201680059398A CN 108351381 A CN108351381 A CN 108351381A
Authority
CN
China
Prior art keywords
measurement
counter
transformation
delay unit
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680059398.3A
Other languages
English (en)
Other versions
CN108351381B (zh
Inventor
托尔·斯韦勒·朗德
哈孔·安德烈·约尔特兰德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Norweda Co
Original Assignee
Norweda Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Norweda Co filed Critical Norweda Co
Publication of CN108351381A publication Critical patent/CN108351381A/zh
Application granted granted Critical
Publication of CN108351381B publication Critical patent/CN108351381B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Abstract

一种用于测量延时单元的延时测量装置，包括：时钟：时钟计数器，对时钟循环进行计数；数字信号源，与所述时钟不相关；第一检测器，被安排成检测数字信号的进入所述延时单元的转变；第一累加器，被安排成基于所述第一检测器的输出来累加当前时钟计数器值；第二检测器，被安排成检测数字信号的退出所述延时单元的转变；第二累加器，被安排成基于所述第二检测器的输出来累加当前时钟计数器值；测量计数器，被安排成对数字信号的通过所述延时单元的转变的数量进行计数；以及计算设备，被安排成基于所述第一累加器、所述第二累加器和所述测量计数器来计算在所述数字信号的转变通过所述延时单元时流逝的时钟循环的平均数量。假设所述数字信号源与所述时钟充分地不相关，重复测量将会造成相差一个时钟循环的测量，即，一定比例的测量将会是N个时钟循环，而剩余部分将会是N+1个时钟循环。经过大量重复且不相关的测量，这些测量中的每个测量的比例将会准确地反映在平均输出中，从而提供对延时单元的延时的更加准确的测量。

Description

高精度时间测量装置
技术领域
本发明涉及用于高精度时间测量的方法和装置。具体地说，本发明涉及用于芯片集成的时间测量电路。
背景技术
延时元件经常用在电路(数字及模拟两者)上以延时通过电路的信号传播。取决于电路的目的，在多种情况下，延时元件的准确度是足够的。然而，为了高精度定时，延时元件的产生速度(即，制造公差)可能导致不可预测的操作或需要改正或补偿的操作。这些问题在将延时元件降到最小可能延时的非常高的速度时变得尤其相关。例如，串联的多个逆变器可以用作简单的延时单元并且每个逆变器引入大约10皮秒的延时。此类延时元件可用于延时线，其中从延时线的每个分接表示原始信号的延时版本。需要此类延时线和延时单元来处理千兆赫/太赫兹的信号。
在产生速度引发显著的定时不准确时，有必要准确地测量延时单元的延时时间。一旦准确地已知了延时时间，可应用其它改正或补偿技术来减轻时间变化。
用于较大延时元件的传统延时测量技术对在测试信号通过延时元件时流逝的时钟循环数进行测量。在非常高的频率下且在具有非常短的延时的情况下，定时测量因为延时靠近时钟循环的长度(或降到所述时钟循环的长度以下)而变得困难。定时准确度则非常有限。
发明内容
根据本发明的第一方面，提供了一种用于测量延时单元的延时测量装置，包括：时钟；时钟计数器，对时钟循环进行计数；数字信号源，与所述时钟不相关；第一检测器，被安排成检测数字信号的进入所述延时单元的转变；第一累加器，被安排成基于所述第一检测器的输出来累加当前时钟计数器值；第二检测器，被安排成检测数字信号的退出所述延时单元的转变；第二累加器，被安排成基于所述第二检测器的输出来累加当前时钟计数器值；测量计数器，被安排成对数字信号的通过所述延时单元的转变的数量进行计数；以及计算设备，被安排成基于所述第一累加器、所述第二累加器和所述测量计数器来计算在所述数字信号的转变通过所述延时单元时流逝的时钟循环的平均数量。
在每个转变通过延时单元时，所述转变触发仅在所述转变进入延时单元之前在第一累加器上加上当前时钟值并且所述转变触发仅在所述转变退出延时单元之后在第二累加器上加上当前时钟值。因此，第一累加器与第二累加器之间的差表示通过延时单元所要花费的时间。在多个转变已经通过之后，第一累加器和第二累加器将会已经累加了若干个时间戳的和，并且其之间的差表示延时测量的累加，每个测量应当是最近的时钟循环。同时，测量计数器保持追踪已经通过的转变的数量，并且因此，累加差除以转变数提供了平均转变时间。测量通过延时单元的单个转变将会仅对于最近时钟循环而言是准确的。然而，假设数字信号源(即，转变的定时)与时钟充分地不相关，重复测量将会造成相差一个时钟循环的测量，即，一定比例的测量将会是N个时钟循环，而剩余部分将会是N+1个时钟循环。经过大量重复且不相关的测量，这些测量中的每个测量的比例将会准确地反映在平均输出中，从而提供对延时单元的延时的更加准确的测量。
数字信号源在值上(即，在幅值上)是数字的，使得其提供精确且可靠地限定了进入的时间和从延时单元退出的时间的急剧转变。数字信号源优选地在时间上是连续的，使得转变可以在任何时间发生，而不仅仅是在可以与时钟相关的离散时间点发生。
延时单元可以是单个延时电路或者其可以是一系列较小的延时电路，比如串联的一串转换器(或其它短延时)。
延时单元可以是可控制或可调整的延时单元。测量此类单元的延时可以用于反馈机制中以实现调整的高准确度。
所述第一累加器可以被安排成在其当前存储值上加上接收到的时钟计数器值，并且所述第二累加器可以被安排成在其当前存储值上加上接收到的时钟计数器值。所述计算设备可以包括减法器，所述减法器被安排成从所述第二累加器值中减去所述第一累加器值。
所述测量计数器可以被安排成对所述第一或第二检测器检测到的转变的数量进行计数。此计数器的目的是保持追踪所采取的测量的数量并且可以在待测量延时之前或之后感测到。
如果与转变之间的间距相比，延时单元具有长延时，在给定时间可以存在通过延时单元的若干个转变。为了确保准确测量，有必要确保每个转变都花费了进入和退出时间两者，即，对于已经将进入时间考虑在内的每个转变，必须将退出时间考虑在内。这可以通过确保测量开始之前延时单元中没有转变并且在测量结束之前所有转变已经退出延时单元来完成。这样可以通过停止或断开连接数字信号源并且等待长于延时单元的延时的时间来实现。可替代地，可以对进入和退出的转变的数量进行计数并且可以做出检验以确保计数相同。
如果可以在正常使用期间在没有不中断操作和使用延时单元的情况下做出测量，则优选地是有利的。在没有不中断操作的情况下，难以保证在测量开始时没有转变通过延时单元。
所述延时测量装置因此优选地进一步包括：输入转变计数器，被安排成对进入所述延时单元的所述转变进行计数；以及输出转变计数器，被安排成对退出所述延时单元的所述转变进行计数。
通过对第一检测器和第二检测器量均检测到的转变进行计数，所述装置可以保持追踪延时单元中有多少个转变。只要一启动(在延时单元中没有转变时)就执行复位操作，这两个转变计数器此后就可以保持追踪进入延时单元的转变的数量和退出延时单元的转变的数量。
所述测量计数器优选地包括第一测量计数器和第二测量计数器，所述第一测量计数器被安排成对从进入所述延时单元的转变采取的测量的数量进行计数，所述第二测量计数器被安排成对从退出所述延时单元采取的测量的数量进行计数。这些测量计数器与转变计数器是分开的并且保持追踪在特定测量期间已经采取的测量的数量，同时转变计数器对自上一复位操作以来的所有转变进行计数。
所述延时测量装置优选地进一步包括：控制器，被安排成比较所述输入转变计数器与所述输出转变计数器并且用所述比较来控制所述第二测量计数器和所述第二累加器的操作。所述控制器可以被安排成触发所述输入转变计数器的当前值在存储设备中的存储、比较所述输出转变计数器的当前值与所述存储设备中的所述存储值、以及在所述值相等时使能所述第二测量计数器。通过由此比较转变计数器的值，控制器可以确保对相同的转变采取测量。一发起测量，就可以开始对进入延时单元的转变进行测量。然而，对退出延时单元的转变的测量必须与在进入时已经测得的那些转变相匹配。在转变计数器将会已经保持追踪所有转变时，仅一旦输出转变计数器已达到输入转变计数器在开始测量时具有的值，就应当采取对退出的测量。第二测量计数器和累加器因此被控制，使得仅对与延时单元之前已经计数和测得的转变相同的转变进行计数和测量。
在一些优选的实施例中，所述或每个计数器被安排成从预设值进行递减计数。所述预设可以通过控制器来设定(并且可由用户通过软件可调整)，或者其可以被构建在电路中。优选地，所述或每个测量计数器被安排成在其计数达到零时发出零检测信号。使计数器递减计数到零是尤其高效的设置，因为这样避免了与目标值进行比较。与目标值进行比较是计算密集的。通过对比，零检测可以仅通过将逻辑运算或应用到计数器的所有位而非常简单且快速地做出。或运算将会仅在计数器达到零时输出零。
速度对于测量在时间上紧挨着的转变而言非常重要。
数字信号源可以是与时钟不相关的任何适合的转变源。然而，假设充分地移除了相关，则可以使用时钟信号。因此，数字信号源可以是具有加性噪声的时钟。将足量的噪声(在时域上)添加到时钟信号破坏了相关，从而使得测量将不会受到影响。
在一些特别优选的实施例中，数字信号源可以从低功率雷达(例如，超宽带(UWB)雷达)的发送或接收信号获得。低功率雷达通常发出大量在被接收和组合时提供可检测信号的低功率脉冲(即，组合用于处理增益)。虽然这些脉冲用系统时钟生成，但是噪声经常被添加到信号中并且此噪声充分地移除了相关以便用信号来测量延时单元。另外，噪声将会通过反向散射对象的表面及其它噪声源而被引入到所反映的信号中。所散射的信号一般受到对象的表面纹理的很大影响并且还与来自其它周围表面(例如，邻近的壁等)的反射混合。
根据另一方面，本发明提供了一种低功率雷达，包括一个或多个延时单元和一个或多个根据以上所述的延时测量装置，所述低功率雷达可选地包括也在上文描述的优选特征中的任何优选特征。
根据进一步方面，本发明提供了一种测量延时单元的延时的方法，包括：对时钟计数器中的时钟的时钟循环进行计数；使数字信号通过所述延时单元，所述数字信号与所述时钟不相关；检测进入所述延时单元的转变；基于所述进入转变检测，在第一累加器上加上当前时钟计数器值；检测退出所述延时单元的转变；基于所述退出转变检测，在第二累加器上加上当前时钟计数器值；对检测到的已经通过所述延时单元的转变的数量进行计数；基于所述第一累加器中的所述值、所述第二累加器中的所述值和已经通过所述延时单元的转变的所述计数数量来计算在所述数字信号的转变通过所述延时单元时流逝的时钟循环的平均数量。
上文中关于所述装置描述的优选特征同等地应用到所述方法中。
测量方法可以在延时单元在使用中时(即，在转变通过延时单元(即，在进入与退出之间)时)启动。
所述第一累加器可以在其当前存储值上加上所述时钟计数器值。所述第二累加器可以在其当前存储值上加上所述时钟计数器值。所述计算设备可以包括减法器，所述减法器从所述第二累加器值中减去所述第一累加器值所述测量计数器可以对所述第一检测器检测到的转变的数量进行计数。所述方法优选地进一步包括：对进入所述延时单元的所述转变进行计数；以及对退出所述延时单元的所述转变进行计数。
所述测量计数器可以包括第一测量计数器和第二测量计数器，所述第一测量计数器对从进入所述延时单元的转变采取的测量的数量进行计数，所述第二测量计数器对从退出所述延时单元采取的测量的数量进行计数。所述方法可以进一步包括：比较所述输入转变计数与所述输出转变计数并且用所述比较来控制所述第二测量计数器和所述第二累加器的操作。所述方法可以包括：存储所述输入转变计数的当前值；比较所述输出转变计数的当前值与所述存储值；以及在所述值相等时使能所述第二测量计数器。
所述或每个测量计数器可以从预设值进行递减计数。所述或每个测量计数器可以在其计数达到零时发出零检测信号。
所述数字信号源可以是具有加性噪声的时钟。所述数字源可以是从低功率雷达的发送或接收信号获得的。
附图说明
现在将仅通过举例的方式且参考附图来描述本发明的优选实施例，在附图中：
图1示出了时间测量装置的第一实施例。
图2示出了时间测量装置的第二实施例。
具体实施方式
图1示出了示出根据本发明的第一实施例的延时单元100的时间测量的示意性电路图。
时钟110提供装置的主要定时机构。将了解，在一些实施例中，可以使用多个不同的时钟，但是为了功率效率起见，优选使用单个时钟用于所有功能。时钟110优选地是快速时钟(如对应用所实用的那样快速)，因为时钟110是用于操作逻辑元件(像下文中所讨论的累加器和减法器)中的一些逻辑元件的限制因素。
时钟110直接馈送到每个时钟循环仅连续计数一次的时钟计数器120中。取决于所需的操作速度，计数器可以采取任何形式，例如，二进制计数器或环形计数器或这两者的组合。
信号源130产生信号，所述信号将用于测量信号传播通过延时元件100所花费的时间。信号源130可以是用于产生测试信号的专用源或者其可以是装置的一部分，例如，外部信号接收器(比如天线)(并且可选地相关联的放大器)的输出端。无论哪种方式，信号源130必须与时钟110不相关。如果信号源130以某种方式与时钟110相关联，例如，如果信号源130被时钟110驱动，则其仍可以使用，条件是存在足以使来自信号源130的信号与时钟110基本上不相关的噪声。如果需要，可以有目的地将噪声引入到信号上以用于此目的。
信号S(t)是数字信号，所述数字信号具有在通过延时单元100之前和之后均可以被可靠地检测到的良好地限定的转变。
信号S(t)被馈送到延时单元100中。信号S(t)恰好在延时单元100之前在141处分接并且被馈送到时钟域桥140中。时钟域桥140检测时钟S(t)上的转变。此转变可以是上升的转变或下降的转变。虽然在理论上，上升转变和下降转变都可以使用，但是在实践中，对这些转变的处理典型地将会是不对称的，这样会削弱可靠性，所以优选单个转变类型。当时钟域桥140在延时单元100之前在分接141处检测到S(t)上的转变时，其锁存和激活第一累加器150上的使能输入端151。类似地，当时钟域桥140在延时单元100之后在分接142处检测到S(t)上的转变时，其锁存和激活第二累加器160上的使能输入端161。时钟域桥140锁存其针对时钟循环的输出，即，长得足够累加器150、160执行其功能。
计数器120的输出端121连接至第一和第二累加器150、160的输入端152、162。在被使能时，一接收到时钟信号，累加器150、160就在其当前存储的值上加上其总线输入端152、162上的值。当前存储的值在第一累加器总线输出端153和第二累加器总线输出端163上可获得。这些总线输出端153、163连接至第一减法器输入端171和第二减法器输入端172。一接收到时钟信号，减法器170就从输入端172上的值A中减去输入端171上的值B。输出x＝A-B可在减法器输出端173上获得。
在第一累加器150保持追踪从延时元件100之前接收到的计数器值的和并且第二累加器160保持追踪从延时单元100之后接收到的计数器值的和时，第一累加器150和第二累加器160一起保持追踪延时单元100的进入计数器值与退出计数器值之间的累加的差。对于任何单次测量(即，传播通过延时单元100的单个转变)，仅在整个流逝的时钟循环中测得所述差。然而，在对经过多次测量获得的累加的差求平均时，准确度提高到时钟循环的几分之一。因此，通过执行多次测量并且对结果求平均，可以比时钟110单独将会允许的准确得多地测量延时单元100的延时。
为了执行平均，还有必要保持追踪被求平均的测量的数量。这个数量等于已经通过延时单元100的转变的数量。假设延时单元100内没有转变损失，可以使这个数量等于进入延时单元的转变的数量(即，在分接141上检测到的转变的数量)和退出延时单元100的转变的数量(即，在分接142上检测到的转变的数量)两者。图1中的测量计数器180是在其使能输入端181高时将其计数增加一的简单计数器。使能输入端181便利地连接至时钟域桥140的输出端145，输出端145在进入延时单元100之前在分接141上检测到S(t)的转变之后被锁存。
计数器120、时钟域桥140、第一累加器150、第二累加器160和测量计数器180各自具有将值复位为零并且清除任何锁存的输入和输出的复位输入端(分别为122、147、154、164、182)。需要在进行任何测量之前且在任何相继的测量之间采取完全复位。还应在复位操作期间阻止信号源130通过延时单元100传输任何信号，使得在复位正在进行时其可以确保并无转变仍传播通过延时单元100。
因此，可以用集成到芯片上的时间测量电路来实现对连续时间延时单元的高精度测量。
测量程序基本上在延时单元100之前和之后随着数字周期性或非周期性信号(S(t))传播通过延时单元100而生成所述信号的时间戳，所述时间戳与数字信号边缘(转变)相对应。传播时间通过从彼此中减去时间戳进行计算。
在常规解决方案中，测量精度由clk的周期来限制。然而，通过建设性地使用抖动噪声和/或不相关信号，重复测量将会给出更高的精度。
在多种情况下，可以通过属于整体电路设计的一部分的重复来获得重复信号(即，重复转变)，要求所述重复信号获得足够的测量以供过程提供可靠测量。例如，多个应用使用了重复信号以进行处理增益。这一情况的一个特定示例可以是以低功率(例如，低得足以满足规定)发送同一信号很多次的低功率雷达(例如，超宽带雷达)，使得接收器可以累加多个接收到的信号(所述多个接收到的信号各自可以低于噪声水平)并且由此生成从噪声突出的累加接收信号。所重复的测量中的每个测量均可以通过延时单元100进行并且提供对其延时的单次测量。
测量程序是利用标准数字块的时域方案，从而考虑标准数字技术(诸如CMOS)中的简单集成。装置用作时间-数字转换器(TDC)。然而，不像之前的解决方案，噪声结合处理增益建设性地使用以进行高精度测量。显著特征在于，延时单元100的任何持续时间均可以用这个装置测得；长延时、短延时、一直下降到零延时(例如，基本上没有延时单元100)。进一步优点在于，可以测量任一方向上的信号，条件是使用双向延时线。
为了确保这里描述的实施例的适当操作，应满足以下条件：
1.S(t)信号的信号触发转变之间的时间差(即，脉冲重复频率)必须大于clk周期。这是因为累加器是时钟控制的设备。因此，如果两个转变在单个时钟循环的空间内到达延时单元100，第一累加器150将会仅为所述转变中的一个转变添加时间戳。
2.S(t)和clk应当是不相关的和/或与clk基本上不相关的S(t)信号中必须存在足够的抖动噪声。S(t)必须是重复信号(即，S(t)信号中必须有统计学上显著数量的进来转变以触发对延时单元100的统计学上显著数量的测量)。然而，S(t)不必是周期性的，即，其不需要定期地或甚至半定期地产生转变。连续转变之间的时间段可以变化很大。
3.累加器和减法器应具有多个与期望测量质量x所期望的分辨率相匹配的位。
例如，虽然第一和第二累加器150、160中的值的环绕并不影响结果，但是每个累加器中的位数必须足以使第一累加器150和第二累加器160的值之间的差对于测量而言是唯一的。如果位数太小，将会产生混叠效应，混淆减去的值x。
4.延时元件中应无转变损失。转变损失将会造成第一累加器150为进入时间添加时间戳，但是第二累加器160不会为退出时间添加相应的时间戳，从而导致测量结果产生误差。
使用更宽(即，更大量的位)的累加器和计数器，时间测量装置的基本原理将会有所提高。如上文中所提及的，环绕是可容忍的并且将不会影响测量精度，只要位数高于目标分辨率即可。累加器/计数器中的位数必须足够用于测量通过待测量延时元件的连贯边沿之间的距离。这是由实际应用所期望的时钟速度和最大瞬时距离确定的。除了测量计数器(N)无法容忍环绕之外，所有累加器和计数器在不损失测量质量的情况下都容忍环绕。
假设时钟clk在fc所指代的频率下运行。用于这个实施例的适合的测量程序可被描述如下：
1.禁用S(t)信号。
2.复位计数器120、180、累加器150、160和时钟域桥140。
步骤1和步骤2提供了初始同步并且不一定是随后的测量所需要的。
3.重复地应用S(t)信号给出期望的测量准确度的测量时间。可替代地，可以针对预定数量的测量(N)完成测量程序。在前一种情况下，可以在时钟计数器120达到指定值时采取测量。在后一种情况下，可以在测量计数器180达到指定值时采取测量。
4.读出二进制字x(来自减法器输出端173)和N(来自测量计数器输出端183)作为结果。所测得的延时时间然后被计算为：
在高数字信号频率下，动态噪声(抖动)出现。然而，这个抖动噪声可用于提高的测量精度。在多次测量中，将会重复S(t)信号(尽管S(t)信号并不一定是周期性的)以用于处理增益提高。假设高斯噪声分布，处理增益因此可以利用与N是重复的次数成比例的因数来提高定时精度。
虽然优选时钟与测量信号S(t)之间真的缺乏相关，但是在本发明的其它实施例中，仍可以实现提高的测量准确度，其中信号是相关的但关于彼此充分地分散。信号之间缺乏相关或不同步程度导致测量分散。换言之，S(t)的转变与时钟边沿之间的相对定时跨时钟循环分布(分散)。例如，如果测量信号的频率是f(S(t))并且时钟频率是fc，f(S(t))：fc的比值应为使得在这两个信号的相对相位重复的实例之间在S(t)上发生大量转变。这样确保了对延时单元100的测量将会关于时钟信号在时间上分散，并且因此，每次单独的测量将会潜在地测量不同数量的时钟循环，从而经过多次测量提供整体更好的准确度。为了最好的测量质量，clk信号与S(t)信号之间的相位应当是歪斜的。通过将clk与S(t)信号之间的频率比选择为确保所述比值的减小的分数(fc/f(S(t)))的大分子和分母两者(例如，优选地，>100)，实现了提高的测量性能。对于更小的分子/分母值(<100)，在fc仅略大于信号频率的情况下仍可以得到好的结果，假设这与其它噪声一起提供了S(t)和clk的充分分散的话。
工作比的典型示例可以是fc＝2.11*f(S(t))。这可以表述为如211/100一样的分数，即，其中分子和分母两者均>100。根据相同的参考生成S(t)和clk通常将不起作用，除非S(t)信号存在严重抖动，因为否则在这两个信号之间将不会存在充分分散和/或去相关。优选地，这两个信号(clk和S(t))从分开的源(例如，从分开的晶体振荡器)生成。因此，在可能的情况下，为了提高的准确度，仍优选S(t)信号上的抖动噪声。
一些延时元件可以允许在任一方向上的信号传播。应注意，信号可以在任一方向上传播通过图1的延时单元100。延时元件因此可以是双向的或者其甚至可以具有未知的传播方向。改变信号通过延时元件100的方向仅更改了减法结果的符号。
阴影时间测量
现在将参照图2描述本发明的第二实施例。
关于图1所描述的时间测量程序的第一实施例需要控制信号路径(即，启动/停止S(t))。在一些关键应用中，信号中断可能是不期望的或甚至不可接受的。然而，在一些附加电路系统中，用于不间断时间测量的完全透明的测量程序是可行的。在此文献中，这被称为阴影时间测量。为了做到这一点，需要保持追踪待测量延时之前和之后的信号转变的数量。实际时间测量通过对预设数量的转变进行计数来实施。
图2中示出了完整的阴影时间测量。第一转变计数器210和第二转变计数器220紧接着布置在用于对通过待测试延时单元100的转变的数量进行计数的时钟域桥140之后。第一转变计数器210对已经进入延时单元100的转变的数量进行计数并且第二转变计数器220对已经退出延时单元100的转变的数量进行计数。
转变计数器210、220在上电时经由复位输入端211、221启动。这在上电时完成，以保证延时单元100中没有转变。
任何随后的复位都必须确保，在复位转变计数器210、220两者时延时单元100内没有转变。同时，时钟域桥140也被复位，以清除其输出端145、146的锁存/未锁存状态并且适当地设定任何内部存储器元件(所述internal memory element在上电事件之后可以处于任意状态)的状态。正如第一实施例，为了进行适当操作，延时单元100中不应损失转变。转变计数器210、220的主要目的是找到预(下文中进一步描述的)延时测量递减计数器250与后延时测量递减计数器260之间在时间上的适当初始偏移。这个偏移是通过将预延时计数器210的值锁存在寄存器215中并且等待直到比较器225使这个值与后延时计数器220的值相匹配而发现的。控制逻辑块230经由连接至寄存器215的“存储”输出端235来发起这一锁存。比较器220将匹配用信号通知到输入端234上的控制逻辑230。
测量递减计数器250、260用预设值268所提供的预设测量计数(N)(这可以是硬件编码的值)启动或者可以是存储元件，比如具有可以例如经由软件设定的可变值的存储器单元。预设应根据期望的测量准确度来设定。较高的N值将会产生更好的准确度。在测量开始时，控制逻辑块230通过经由连接至预设引脚251、261的输出端231触发来自预设268的加载动作来启动递减计数器250、260。由控制逻辑块230经由连接至第一测量计数器250的“开始计数1”输出端232和连接至第二测量计数器260的“开始计数2”输出端233使测量递减计数器250、260以适当的时间偏移开始向下计数。
只要递减计数器具有大于零的值，时钟计数器值(来自时钟计数器120)就分别累加在第一累加器150和第二累加器160中，并且所测得的实际时间可以通过如上文中关于第一实施例所描述的同一计算程序找到。
用于这个第二实施例的适合的测量程序可被描述如下：
1.将预设值加载在第一测量计数器250和第二测量计数器260中并且复位时钟计数器120以及第一累加器150和第二累加器160。
2.锁存第一转变计数器210，从而将其值存储在寄存器215中，并且启动第一测量寄存器250。
3.在第二转变计数器260达到所存储的值(即，存储在寄存器215中的来自第一转变计数器210的值)时，启动测量计数器2。
4.在对第一测量计数器250和第二测量计数器260进行递减计数时且在其还未达到零时，通过累加对应的第一累加器150和第二累加器160中的时钟计数器值来继续测量转变。在每个测量累加器的对应测量计数器达到零时，停止所述测量累加器。
5.读出二进制字x和N作为结果。
所测得的延时时间然后如早先那样进行计算：
待测量数量被预设为处于预设值268并且是测量时间与测量准确度之间的折衷。预设值268可以被用户设定在软件中或基于所需要的测量的类型/准确度来设定。如果出于某个原因，转变计数器210、220摆脱同步，可以使其复位，条件是通过待测量延时单元100的信号传播暂时停止。另外，定时测量可以在没有信号中断的情况下实施。
在用相同值启动测量递减计数器250、260时，其必定测得了相同数量的转变。在转变计数器在上电时启动并且保持追踪已经通过延时单元100的所有转变时，使用寄存器215和比较器225确保了由第一测量计数器250测得的转变与由第二测量计数器260测得的那些转变相同。
取代递减计数器，测量计数器250、260可以是递增计数器。取代预加载有预设值且比较计数器与零，每个计数器将会被预置为零并且与预设值进行比较。然而，与预设值进行比较通常在计算上较慢。这里优选递减计数器，因为与零的比较可以例如通过对寄存器的所有位进行或运算来快速且高效地完成。此类定时问题在高时钟速率下对于测量非常短的延时而言变得非常重要。
在以上两个实施例中，延时单元100是“数字的”，即，提供了在任一方向上传播通过的信号转变。可以测量任何种类的延时。典型的延时单元是数字门，像转换器或与非门。在需要经校准的时间常数的应用中，测量程序可以与可调谐的延时单元组合用于校准。可以使用反馈程序，由此使用以上程序中的任一程序来测量可调谐延时单元的延时，然后调谐延时单元，以便朝着期望值调整延时。可以重复这些步骤，直到实现期望的延时。
可以使用各种可调谐元件，比如：
·基于多路复用器的数字门
·电容器加载的数字延时线
·电阻器加载的数字门
·数字门的背栅(本体偏置的)调谐
·缺乏电流的数字门
·LC调谐的延时线以用于高度操作
·慢波共平面波导
可以使用这些类型的延时元件中的任何或所有延时元件，条件是急剧转变由延时元件生成。
时钟域桥是电路用于确保适当操作的重要元件。其主要功能是针对行驶通过延时元件的每个正或负(但通常并非两者)边沿/转变生成适合的脉冲。这个功能的若干选项是可能的，包括：
·待采样的边沿/转变可以通过使用边沿触发的一次发射来生成脉冲。
·边沿/转变可以触发边沿触发的反转触发器。
·边沿/转变可以触发时钟控制的D触发器。
可以使用任何设计，只要保持使能输出端，直到测量/累加器动作完成即可。
CDB的边沿-脉冲转换必须确保针对信号的每个边沿生成脉冲，暗示生成的脉冲宽度禁止超过待测量边沿之间的时间。
时钟域桥通常不监测正和负转变两者，因为这些一般是不对称的并且因此难以确保对向前处理的一致处置。
累加器被选择具有足够长度以用于期望的准确度并且在指定时钟速度下工作。累加器的若干选项是可能的，包括：
·保持最后的锁存值(LLV)的并行寄存器、将当前输入值与LLV相加到单独的输出寄存器中并且其中在时钟循环之后，所述和(输出寄存器的值)被转移到LLV寄存器的并行加法器。一从时钟域桥140接收到脉冲，就触发这个安排。在这个安排下，时钟域桥不需要提供持久的(锁存的)输出，因为累加器承担了这个功能，从而锁存相加的值，直到时钟脉冲将新的值移到LLV寄存器中。进来转变和离开转变的分开结构向减法器提供输入，从而测量离开边沿的输出端EN上待读取的边沿之间的计数差。
·加法/减法块可以与连接至加法输入端的进来边沿的EN信号以及连接至减法输入端的离开边沿的EN信号一起使用。一从离开边沿接收到EN信号，值就是有效的。
减法器是完全并行的双补数加法器、具有对进来边沿进行补充或转换输入端。这两个输入端(来自这两个累加器150、160)和减法器输出端173(x)具有相同的位数。允许每个输入端溢流/环绕并且减法器170因此也可以溢流/环绕。因此，溢流/环绕在减法器170中是可接受的并且可以忽略。
所有计数器可以被实现为具有系统时钟clk的操作速度的基本增量器。
将理解，上述实施例仅是示例并且可以在不脱离权利要求书所限定的本发明的范围的情况下做出修改。

Claims (24)

1.一种用于测量延时单元的延时测量装置，包括：时钟；
时钟计数器，对时钟循环进行计数；数字信号源，与所述时钟不相关；
第一检测器，被安排成检测所述[连续时间]数字信号的进入所述延时单元的转变；
第一累加器，被安排成基于所述第一检测器的输出来累加当前时钟计数器值；
第二检测器，被安排成检测数字信号的退出所述延时单元的转变；
第二累加器，被安排成基于所述第二检测器的输出来累加当前时钟计数器值；
测量计数器，被安排成对数字信号的通过所述延时单元的转变的数量进行计数；以及
计算设备，被安排成基于所述第一累加器、所述第二累加器和所述测量计数器来计算在所述数字信号的转变通过所述延时单元时流逝的时钟循环的平均数量。
2.根据权利要求1所述的延时测量装置，其中所述第一累加器被安排成在其当前存储值上加上接收到的时钟计数器值，其中所述第二累加器被安排成在其当前存储值上加上接收到的时钟计数器值，并且其中所述计算设备包括减法器，所述减法器被安排成从所述第二累加器值中减去所述第一累加器值。
3.根据权利要求1或2所述的延时测量装置，其中所述测量计数器被安排成对所述第一检测器检测到的转变的数量进行计数。
4.根据权利要求1、2或3所述的延时测量装置，进一步包括：
输入转变计数器，被安排成对进入所述延时单元的所述转变进行计数；以及
输出转变计数器，被安排成对退出所述延时单元的所述转变进行计数。
5.根据权利要求4所述的延时测量装置，其中所述测量计数器包括第一测量计数器和第二测量计数器，所述第一测量计数器被安排成对从进入所述延时单元的转变采取的测量的数量进行计数，所述第二测量计数器被安排成对从退出所述延时单元采取的测量的数量进行计数。
6.根据权利要求5所述的延时测量装置，进一步包括：
控制器，被安排成比较所述输入转变计数器与所述输出转变计数器并且用所述比较来控制所述第二测量计数器和所述第二累加器的操作。
7.根据权利要求6所述的延时测量装置，其中所述控制器被安排成触发所述输入转变计数器的当前值在存储设备中的存储、比较所述输出转变计数器的当前值与所述存储设备中的所述存储值、以及在所述值相等时使能所述第二测量计数器。
8.根据任一前述权利要求所述的延时测量装置，其中所述或每个测量计数器被安排成从预设值进行递减计数。
9.根据权利要求8所述的延时测量装置，其中所述或每个测量计数器被安排成在其计数达到零时发出零检测信号。
10.根据任一前述权利要求所述的延时测量装置，其中所述数字信号源是具有加性噪声的时钟。
11.根据权利要求1至9中任一项所述的延时测量装置，其中所述数字信号源是从低功率雷达的发送或接收信号获得的。
12.一种低功率雷达，包括一个或多个延时单元和一个或多个根据任一前述权利要求所述的延时测量装置。
13.一种测量延时单元的延时的方法，包括：在时钟计数器中对时钟的时钟循环进行计数；
使数字信号通过所述延时单元，所述数字信号与所述时钟不相关；
检测进入所述延时单元的转变；
基于所述进入转变检测，在第一累加器上加上当前时钟计数器值；
检测退出所述延时单元的转变；
基于所述退出转变检测，在第二累加器上加上当前时钟计数器值；
对检测到的已经通过所述延时单元的转变的数量进行计数；
基于所述第一累加器中的所述值、所述第二累加器中的所述值和已经通过所述延时单元的转变的所述计数数量来计算在所述数字信号的转变通过所述延时单元时流逝的时钟循环的平均数量。
14.根据权利要求13所述的方法，其中所述测量方法在所述延时单元在使用中时发起。
15.根据权利要求13或14所述的方法，其中所述第一累加器在其当前存储值上加上所述时钟计数器值，其中所述第二累加器在其当前存储值上加上所述时钟计数器值，并且其中所述计算设备包括减法器，所述减法器从所述第二累加器值中减去所述第一累加器值。
16.根据权利要求13、14或15所述的方法，其中所述测量计数器对所述第一检测器检测到的转变的数量进行计数。
17.根据权利要求13至16中任一项所述的方法，进一步包括：对进入所述延时单元的所述转变进行计数；以及
对退出所述延时单元的所述转变进行计数。
18.根据权利要求17所述的方法，其中所述测量计数器包括第一测量计数器和第二测量计数器，所述第一测量计数器对从进入所述延时单元的转变采取的测量的数量进行计数，所述第二测量计数器对从退出所述延时单元采取的测量的数量进行计数。
19.根据权利要求18所述的方法，进一步包括：
比较所述输入转变计数与所述输出转变计数并且用所述比较来控制所述第二测量计数器和所述第二累加器的操作。
20.根据权利要求19所述的方法，包括：存储所述输入转变计数的当前值，
比较所述输出转变计数的当前值与所述存储的值；以及
在所述值相等时使能所述第二测量计数器。
21.根据权利要求13至20中任一项所述的方法，其中所述或每个测量计数器从预设值进行递减计数。
22.根据权利要求21所述的方法，其中所述或每个测量计数器在其计数达到零时发出零检测信号。
23.根据权利要求13至22中任一项所述的方法，其中所述数字信号源是具有加性噪声的时钟。
24.根据权利要求13至22中任一项所述的方法，其中所述数字信号源是从低功率雷达的发送或接收信号获得的。
CN201680059398.3A 2015-08-14 2016-08-12 高精度时间测量装置 Active CN108351381B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1514522.0 2015-08-14
GBGB1514522.0A GB201514522D0 (en) 2015-08-14 2015-08-14 High precision time measurement apparatus
PCT/GB2016/052520 WO2017029484A1 (en) 2015-08-14 2016-08-12 High precision time measurement apparatus

Publications (2)

Publication Number Publication Date
CN108351381A true CN108351381A (zh) 2018-07-31
CN108351381B CN108351381B (zh) 2020-10-16

Family

ID=54258682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680059398.3A Active CN108351381B (zh) 2015-08-14 2016-08-12 高精度时间测量装置

Country Status (6)

Country Link
US (1) US10969430B2 (zh)
EP (1) EP3335053B1 (zh)
CN (1) CN108351381B (zh)
GB (1) GB201514522D0 (zh)
TW (1) TWI705259B (zh)
WO (1) WO2017029484A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112816858A (zh) * 2020-12-31 2021-05-18 成都华微电子科技有限公司 数字电路延时测试方法、测试电路和集成电路芯片
CN113256869A (zh) * 2021-04-16 2021-08-13 深圳市华讯方舟光电技术有限公司 一种纸币的检测方法与太赫兹光谱仪

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022104613A1 (zh) * 2020-11-18 2022-05-27 华为技术有限公司 电压监测电路和芯片

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867693A (en) * 1997-07-03 1999-02-02 Modern Video Technology, Inc. Extended resolution phase measurement
US5890100A (en) * 1997-08-19 1999-03-30 Advanced Micro Devices, Inc. Chip temperature monitor using delay lines
US20020060328A1 (en) * 2000-11-22 2002-05-23 Nec Corporation Semiconductor device
CN1798980A (zh) * 2003-06-03 2006-07-05 皇家飞利浦电子股份有限公司 延迟故障测试方法、相关系统和电路
CN102246415A (zh) * 2008-12-08 2011-11-16 通用电气公司 用于确定信号的频率或周期的方法
CN102937889A (zh) * 2011-04-07 2013-02-20 威盛电子股份有限公司 控制寄存器对应于异质指令集架构处理器
US20130188766A1 (en) * 2012-01-24 2013-07-25 Voxtel, Inc. Method and device for measuring duration of a time interval
CN105659938B (zh) * 2013-01-31 2015-04-01 北京理工大学 基于高精度延时外放技术的通用化测控信道模拟方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069849A (en) 1996-09-17 2000-05-30 Xilinx, Inc. Method and system for measuring signal propagation delays using the duty cycle of a ring oscillator
US5860100A (en) 1996-10-07 1999-01-12 International Business Machines Corporation Pipelined flushing of a high level cache and invalidation of lower level caches
US7187599B2 (en) * 2005-05-25 2007-03-06 Infineon Technologies North America Corp. Integrated circuit chip having a first delay circuit trimmed via a second delay circuit
US8907681B2 (en) * 2011-03-11 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Timing skew characterization apparatus and method
US8638151B2 (en) * 2011-09-29 2014-01-28 Microchip Technology Incorporated Variable frequency ratiometric multiphase pulse width modulation generation
WO2013076799A1 (ja) * 2011-11-21 2013-05-30 富士通株式会社 電子回路の遅延測定装置、方法、プログラム及び媒体
US9448281B2 (en) * 2013-12-19 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. In situ on the fly on-chip variation measurement

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867693A (en) * 1997-07-03 1999-02-02 Modern Video Technology, Inc. Extended resolution phase measurement
US5890100A (en) * 1997-08-19 1999-03-30 Advanced Micro Devices, Inc. Chip temperature monitor using delay lines
US20020060328A1 (en) * 2000-11-22 2002-05-23 Nec Corporation Semiconductor device
CN1798980A (zh) * 2003-06-03 2006-07-05 皇家飞利浦电子股份有限公司 延迟故障测试方法、相关系统和电路
CN102246415A (zh) * 2008-12-08 2011-11-16 通用电气公司 用于确定信号的频率或周期的方法
CN102937889A (zh) * 2011-04-07 2013-02-20 威盛电子股份有限公司 控制寄存器对应于异质指令集架构处理器
US20130188766A1 (en) * 2012-01-24 2013-07-25 Voxtel, Inc. Method and device for measuring duration of a time interval
CN105659938B (zh) * 2013-01-31 2015-04-01 北京理工大学 基于高精度延时外放技术的通用化测控信道模拟方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112816858A (zh) * 2020-12-31 2021-05-18 成都华微电子科技有限公司 数字电路延时测试方法、测试电路和集成电路芯片
CN112816858B (zh) * 2020-12-31 2022-09-16 成都华微电子科技股份有限公司 数字电路延时测试方法、测试电路和集成电路芯片
CN113256869A (zh) * 2021-04-16 2021-08-13 深圳市华讯方舟光电技术有限公司 一种纸币的检测方法与太赫兹光谱仪

Also Published As

Publication number Publication date
GB201514522D0 (en) 2015-09-30
CN108351381B (zh) 2020-10-16
US10969430B2 (en) 2021-04-06
WO2017029484A1 (en) 2017-02-23
TWI705259B (zh) 2020-09-21
EP3335053B1 (en) 2019-10-09
EP3335053A1 (en) 2018-06-20
TW201721164A (zh) 2017-06-16
US20180246168A1 (en) 2018-08-30

Similar Documents

Publication Publication Date Title
TWI533607B (zh) 連續時間計數器
US8583712B2 (en) Multi-bit sampling of oscillator jitter for random number generation
US8081013B1 (en) Digital phase and frequency detector
US20120134403A1 (en) Circuit and method for on-chip jitter measurement
US9843437B2 (en) Probabilistic digital delay measurement device
KR101019833B1 (ko) 타이밍 비교기, 데이터 샘플링 장치, 및 시험 장치
CN108351381A (zh) 高精度时间测量装置
Mitra et al. An FPGA-based phase measurement system
CN109219758A (zh) 光传感器、电子设备
CN110635800B (zh) 一种应用于锁相环的基于频率比较的锁定指示电路及方法
CN116155265A (zh) 延迟锁定环电路以及测量延迟锁定环电路的延迟的方法
US20120229185A1 (en) Time-to-Digital Converter with Successive Measurements
EP2359199B1 (en) Noise shaping time to digital converter
Caram et al. Harmonic ring oscillator time-to-digital converter
WO2023033103A1 (ja) 逐次比較型ａ／ｄコンバータ
CN112098962A (zh) 检测装置、检测方法和雷达系统
GB2608396A (en) Sampling signals
Doughty et al. Asynchronous inputs and flip-flop metastability in the CLAS trigger at CEBAF
TW201825923A (zh) 時脈抖動的內建自我測試電路
Xie et al. Estimates of impact of frequency source noise in THz moving objection detection system
Pasini et al. Design, implementation and performance evaluation of a fully programmable twin-channel time interval generator
JP2007325165A (ja) インパルス無線装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant