CN108337800B - 一种静电抑制器模组的制备方法 - Google Patents

一种静电抑制器模组的制备方法 Download PDF

Info

Publication number
CN108337800B
CN108337800B CN201810151859.0A CN201810151859A CN108337800B CN 108337800 B CN108337800 B CN 108337800B CN 201810151859 A CN201810151859 A CN 201810151859A CN 108337800 B CN108337800 B CN 108337800B
Authority
CN
China
Prior art keywords
substrate
electrostatic
static
preparing
curing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810151859.0A
Other languages
English (en)
Other versions
CN108337800A (zh
Inventor
南式荣
其他发明人请求不公开姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Sart Science and Technology Development Co Ltd
Original Assignee
Nanjing Sart Science and Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Sart Science and Technology Development Co Ltd filed Critical Nanjing Sart Science and Technology Development Co Ltd
Priority to CN201810151859.0A priority Critical patent/CN108337800B/zh
Publication of CN108337800A publication Critical patent/CN108337800A/zh
Application granted granted Critical
Publication of CN108337800B publication Critical patent/CN108337800B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/073—High voltage adaptations

Abstract

本发明公开了一种静电抑制器模组的制备方法，包括步骤：(1)先提供基板，并设计基板表面图形；(2)制备抗静电材料；(3)按照设计的基板表面图形，涂布金属浆料或者导电胶，并烘干、固化成型；(4)在步骤(3)成型的基板表面图形上刻蚀凹槽；(5)在凹槽内填充抗静电材料，并烘干固化成型；(6)在基板上涂布保护层，并包覆基板表面图形以及抗静电材料，然后固化成型；(7)将经过上述步骤的基板经分条、溅射、分粒形成满足尺寸规格的芯片，即得。与现有技术相比，与现有技术相比该方法制得的静电抑制器模组可以显著减少静电保护线路占用PCB板的位置，使得电路板上的静电保护线路更加简单，方便电路的设计和维护。

Description

一种静电抑制器模组的制备方法
技术领域
本发明属于静电保护技术领域，具体涉及一种静电抑制器模组的制备方法。
背景技术
随着HDMI、USB3.0等高频信号传输接口的普及，并且通信、网络信号传输速率日益增高，较高的电容会造成在高速信号传输过程中信号的衰减及失真，因此在对电路进行ESD防护时都会采用小电容的静电抑制器。
而在同一个电路板上往往需要进行静电保护的接口位置很多，多个接口采用多个单独的片式静电抑制器时，常会因为占用线路面积过大，导致电路复杂，带来电路设计、维护方面的隐患。
发明内容
发明目的：为了克服现有技术的缺陷，本发明提供一种静电抑制器模组的制备方法。该方法能够制备集成多个静电抑制器的、适用于PCB布线的、小型的静电抑制器模组。
为达到上述目的，本发明的一种静电抑制器模组的制备方法可采用如下技术方案；
包括下述步骤：
(1)先提供基板，并设计基板表面图形：包括多个内电极，所述内电极包括向基板外侧延伸的外连接部以及向基板内侧延伸的内连接部，所述内连接部设置有两个内连接端口；相邻的两个内电极的相邻内连接端口之间连接有用于静电防护的静电抑制模块；所述内连接部和所述静电抑制模块依次间隔排布连接并首尾相连形成周向封闭结构；
(2)制备抗静电材料；
(3)按照步骤(1)设计的基板表面图形，涂布金属浆料或者导电胶，并烘干、固化成型；
(4)按照设计的静电抑制器模块的位置，在步骤(3)成型的基板表面图形上刻蚀凹槽；
(5)在凹槽内填充抗静电材料，并烘干固化成型；
(6)在基板上采用环氧树脂或者酚醛树脂或者硅树脂涂布保护层，并包覆基板表面图形以及抗静电材料，然后固化成型；
(7)将经过上述步骤的基板经分条、溅射、分粒形成满足尺寸规格的芯片，即得。
本发明通过在基板表面采用金属浆料或者导电胶印刷电极图案，并在图案上蚀刻凹槽，在凹槽内填充抗静电材料，采用导电材料和抗静电材料配合形成静电抑制器单元，可以显著减小静电抑制器的线路面积，根据基板上设计的图案不同，可以制备结构不同的集成多个静电抑制器的、适用于PCB布线的、小型的静电抑制器模组。使得电路板上的静电保护线路更加简单，方便电路的设计和维护。
其中，所述步骤(2)中制备抗静电材料，包括下述步骤：
(2.1)将绝缘隔离粉、溶剂以及分散剂均匀混合，球磨制得一次混合浆料；其中绝缘隔离粉占总重量的49～70％，溶剂占总重量的29～50％，分散剂占总重量的0.1～1％；
(2.2)取制得的一次混合浆料100重量份，依次添加绝缘包覆材料10～30重量份和导电金属粉40～70重量份，混合均匀轧磨，调配浆料即得。
优选的，所述步骤(1)中，周向封闭结构呈正多边形，所述静电抑制模块位于正多边形各边的中间位置。
为达到上述发明目的，本发明的静电抑制器模组的制备方法也可采用如下技术方案：该方法包括下述步骤：
(1)先提供基板，并设计基板表面图形：包括内电极环，所述内电极环上设置有多个用于静电防护的静电抑制模块，相邻的静电抑制模块之间的内电极环上设置有向基板外侧延伸的外连接部；
(2)制备抗静电材料；
(3)按照步骤(1)设计的基板表面图形，涂布金属浆料或者导电胶，并烘干、固化成型；
(4)按照设计的静电抑制器模块的位置，在步骤(3)成型的基板表面图形上刻蚀凹槽；
(5)在凹槽内填充抗静电材料，并烘干固化成型；
(6)在基板上采用环氧树脂或者酚醛树脂或者硅树脂涂布保护层，并包覆基板表面图形以及抗静电材料，然后固化成型；
(7)将经过上述步骤的基板经分条、溅射、分粒形成满足尺寸规格的芯片，即得。
其中，所述步骤(1)中内电极环呈正多边形结构，所述静电抑制模块设置在正多边形各边的中间位置。
附图说明
图1为本发明具有三个外连接部的静电抑制器模组的结构示意图；
图2为本发明具有四个外连接部的静电抑制器模组的结构示意图；
图3为本发明具有六个外连接部的静电抑制器模组的结构示意图；
图4为本发明具有八个外连接部的静电抑制器模组的结构示意图。
具体实施方式
下面，结合附图对本发明做进一步详细说明。
参照图1至图4，本发明提供一种集成多个静电抑制器的、适用于PCB布线的、小型的静电抑制器模组。该静电抑制器模组包括基板1，以及设置在基板1表面的多个内电极2，所述内电极2包括向基板1外侧延伸的外连接部4以及向基板内侧延伸的内连接部，亦即，所述外连接部4向基板1侧边缘延伸，内连接部朝向基板1中心方向。所述内连接部包括两个内连接端口，相邻的两个内电极2的相邻内连接端口之间连接有用于ESD静电防护的静电抑制模块3，所述内连接部和所述静电抑制模块3依次间隔排布连接并首尾相连形成周向封闭结构。作为优选，所述内连接部和所述静电抑制模块3连接排布呈正多边形结构，所述静电抑制模块位于正多边形各边的中间位置。从而使得各静电抑制器单元的电容及抗静电性能保持一致。
也或是，该静电抑制器模组包括基板1以及设置在基板1表面的内电极环，内电极环为周向封闭的结构，实施时，可以设置成环形、正多边形等结构，为了实现将多个静电抑制器集成模块化，所述内电极环上设置多个静电抑制模块3，相邻的静电抑制模块3之间的内电极环上设置有向基板1外侧延伸的外连接部4。通过在基板1上设置不同形状的内电极环，并在内电极环上设置多个用于ESD静电防护的静电抑制模块3，将多个静电抑制器单元集成在一个基板上，且不同外连接部之间可以形成各静电抑制器单元的串并联，可以显著减少占用PCB板的空间，为电路板的静电保护线路设计带来便利。同样，作为优选，所述内电极环呈正多边形结构，所述静电抑制模块3设置在正多边形各边的中间位置。从而能够保证各静电抑制器单元的电容及抗静电性能的一致性。
为了实现每个静电抑制器单元的超低电容与高静电冲击寿命，满足高速传输信号线路的要求，静电抑制模块3可以采用抗静电材料制作而成。所述抗静电材料包括导电金属粉、隔离绝缘粉、绝缘包覆材料、分散剂和溶剂。在常态时，亦即无静电释放时，导电金属粉的金属导电粒子间由绝缘材料隔开，呈现GΩ级别的高阻状态；在遭受瞬态静电的情况下，相邻金属导电粒子之间尖端放电，当达到绝缘材料的击穿电压时，瞬间导通，其导通电阻很小，将回路产生的电流泄放至大地，并将电压嵌位到低值，从而对原件起到保护作用。通过采用该抗静电材料，并且合理控制凹槽间距，亦即合理控制静电抑制器模块在相邻内电极之间的跨度，可以实现每个静电抑制器单元的超低电容与高静电冲击寿命，满足高速传输信号线路的要求。而作为优选，所述凹槽的沿电极侧边纵长方向的宽度为20～100μm。
制备该静电抑制器模组，包括下述步骤：
先提供基板1，并设计基板表面图形，亦即设计上述静电抑制器模组的基板表面所呈现的图形。
制备抗静电材料，即是：将绝缘隔离粉、溶剂以及分散剂均匀混合，球磨制得一次混合浆料；其中绝缘隔离粉占总重量的49～70％，溶剂占总重量的29～50％，分散剂占总重量的0.1～1％；然后取一次混合浆料100重量份，依次添加绝缘包覆材料10～30重量份和导电金属粉40～70重量份，混合均匀轧磨，调配浆料粘度在2万～6万Pa·S，得抗静电材料。其中，绝缘隔离粉可以使用粒度D50为1.0～4.0μm、1MHZ下相对介电常数为3.88的球形二氧化硅粉；溶剂是松油醇与乙二醇丁醚混合物，其中松油醇占总质量的20～60％，乙二醇丁醚占总质量的40～80％；分散剂为拥有较长溶剂链和吸附能力强的大豆卵磷脂；导电金属粉可选用粒度D50为0.2～1.0μm的球形镍粉、银粉或铝粉；绝缘包覆材料可选用介电常数较低的酚醛树脂、环氧树脂或者硅树脂，其既可以保证抗静电材料印刷固化后可以附着在基板上，也可以保证完全包裹住绝缘隔离粉颗粒与导电金属粉颗粒并固定它们之间的相对位置，同时保证静电在导电金属粉颗粒之间进行尖端放电释放能量，从而实现静电保护功能。
印刷基板表面图形，采用带有设计好的基板表面图形的丝网，在基板1表面印刷金属浆料或者导电胶，然后烘干并固化成型，固化后形成的电极的厚度在20±3μm。对于印刷金属浆料的，可以选用银钯、铜中的一种或者多种混合浆料高温烧结；而对于印刷导电胶的，低温烘干成型即可。本实施例中，印刷金属浆料时，将其放置与150℃箱式炉中烘干20分钟，然后在最高为850℃左右的温度下烧结15～20分钟固化成型；导电胶则直接在150℃烘箱中烘干成型。其中，所述基板1可以选用高频，亦即≥1MHz下相对介电常数小于6、绝缘电阻大于500MΩ、击穿电压大于1000V/μm的材料。例如，氧化铝陶瓷、氮化铝陶瓷或者FR-4环氧玻璃纤维板。
刻蚀凹槽，使用激光在上一步骤成型的电极图形上刻蚀出用于填充抗静电材料的凹槽，将电极切断分隔。作为优选，凹槽的宽度控制在20～100μm。刻蚀后清理干净凹槽内部的材料残渣。
填充抗静电材料，采用丝网在上一步刻蚀的所有凹槽中印刷填充制备的抗静电材料，然后固化成型，固化后的抗静电材料的厚度为20±2μm，形成静电抑制模块。本实施例中，对抗静电材料采用先在120℃的烘箱中烘干12小时，再在150℃烘箱中烘烤1小时的方式固化成型，以保证抗静电材料内的溶剂可以完全挥发出去。
制作保护层，在基板上印刷环氧树脂或者酚醛树脂或者硅树脂，并包覆基板1表面的电极图案和抗静电材料，亦即包覆所述内电极和所述静电抑制模块，也或者包覆所述内电极环、所述静电抑制模块以及所述外连接部。然后固化成型，形成对电极与静电抑制模块的保护。本实施例中，采用在120℃烘箱中烘烤1小时的方式固化保护层，保证成型后的树脂表面无裂纹与微孔，从而能够提高产品在不同温湿度环境下的可靠性；同时，也能够与基板1结合的更加牢固。
然后分条、分粒，完成上述五个步骤后，将基板1经分条、溅射、分粒形成满足尺寸规格的芯片，即得。
采用上述方法，制备五组抗静电材料，先制备一次混合浆料，所用原材料质量配比如表1所示：
表1一次混合浆料中各原料质量配比表
Figure BDA0001579460690000061
再采用制备好的一次混合浆料制备抗静电材料,所用原材料质量配比如表2所示：
表2抗静电材料中各原料质量配比表
Figure BDA0001579460690000062
上述制作完成的五组抗静电材料L1～L5，其浆料的粘度分别为2万Pa·S、3万Pa·S、4万Pa·S、5万Pa·S和6万Pa·S。采用所述静电抑制器模组的制备方法，并以上述五组抗静电材料分别制备具有三个外连接部、四个外连接部、六个外连接部和八个外连接部的静电抑制器模组，并检测各静电抑制器模组的具体性能。实验中各静电抑制器模组的内电极环呈正多边形设置，从而保证各静电抑制器单元的电容及抗静电性能保持一致。
并且，为了保证实验数据的准确性，每组抗静电材料均制备多个具有同样数量外连接部的静电抑制器模组。然后分别测量这些具有同样数量外连接部的静电抑制器模组的各静电抑制器单元的电容以及其抗静电性能，得到各静电抑制器单元的电容的大量数据，并且将数据汇总得表3～表6。
参照图1，对于具有三个外连接部的静电抑制器模组，凹槽蚀刻宽度为20μm，各静电抑制器单元的电容以及该静电抑制器模组的具体性能参数如表3所示：
表3三个外连接部的静电抑制器模组的性能参数
Figure BDA0001579460690000071
参照图2，对于四个外连接部的静电抑制器模组，凹槽蚀刻宽度为40μm，各静电抑制器单元的电容以及该静电抑制器模组的具体性能参数如表4所示：
表4四个外连接部的静电抑制器模组的性能参数
Figure BDA0001579460690000072
参照图3，对于六个外连接部的静电抑制器模组，凹槽蚀刻宽度为80μm，各静电抑制器单元的电容以及该静电抑制器模组的具体性能参数如表5所示：
表5六个外连接部的静电抑制器模组的性能参数
Figure BDA0001579460690000073
Figure BDA0001579460690000081
参照图4，对于八个外连接部的静电抑制器模组，凹槽蚀刻宽度为100μm，各静电抑制器单元的电容以及该静电抑制器模组的具体性能参数如表6所示：
表6八个外连接部的静电抑制器模组的性能参数
Figure BDA0001579460690000082
Figure BDA0001579460690000091
从表3～表6的实验数据可得结论，本发明中抗静电材料的制备方法能够制备性能稳定并且性能基本一致的抗静电材料。也就是说，抗静电材料制备时，只要严格按照制备方法中的原材料以及原材料配比的要求，所制得的抗静电材料用于本发明静电抑制器模组，其得到的静电抑制器模组均能够保持稳定的性能，且性能也基本一致。
另外，从上述大量的实验中，也能够得出结论，所述静电抑制器模组可以实现每个静电抑制器单元的超低电容与高静电冲击寿命，满足高速传输信号线路的要求。
当然，在满足本发明所述静电抑制器模组的构造的前提下，也可以采用现有的抗静电材料或者市面上销售的静电抑制器，替换掉本发明的抗静电材料，作为静电抑制模块来具体实施本发明所述的静电抑制器模组。这样也能够实现将多个静电抑制器集成在一个小型模块上的发明目的。只需要其具备在常态时，亦即无静电释放时，能够呈现GΩ级别的高阻状态；而在遭受瞬态静电的情况下，能够放电并瞬间导通，将回路产生的电流泄放至大地，并将电压嵌位到低值，从而对原件起到保护作用的功能即可。
以上所述仅是本发明的优选实施方式，应当指出在不脱离本发明的构思的前提下，还可以做出若干推演或替代，这些推演或替代都应视为本发明的保护范围。

Claims (8)

1.一种静电抑制器模组的制备方法，其特征在于，包括下述步骤：
(1)先提供基板，并设计基板表面图形：包括多个内电极，所述内电极包括向基板外侧延伸的外连接部以及向基板内侧延伸的内连接部，所述内连接部设置有两个内连接端口；相邻的两个内电极的相邻内连接端口之间连接有用于静电防护的静电抑制模块；所述内连接部和所述静电抑制模块依次间隔排布连接并首尾相连形成周向封闭结构；所述周向封闭结构呈正多边形，所述静电抑制模块位于正多边形各边的中间位置；
(2)制备抗静电材料；
(3)按照步骤(1)设计的基板表面图形，涂布金属浆料或者导电胶，并烘干、固化成型；
(4)按照设计的静电抑制器模块的位置，在步骤(3)成型的基板表面图形上刻蚀凹槽；
(5)在凹槽内填充抗静电材料，并烘干固化成型；
(6)在基板上采用环氧树脂或者酚醛树脂或者硅树脂涂布保护层，并包覆基板表面图形以及抗静电材料，然后固化成型；
(7)将经过上述步骤的基板经分条、溅射、分粒形成满足尺寸规格的芯片，即得。
2.根据权利要求1所述的静电抑制器模组的制备方法，其特征在于，所述步骤(2)中制备抗静电材料，包括下述步骤：
(2.1)将绝缘隔离粉、溶剂以及分散剂均匀混合，球磨制得一次混合浆料；其中绝缘隔离粉占总重量的49～70％，溶剂占总重量的29～50％，分散剂占总重量的0.1～1％；
(2.2)取制得的一次混合浆料100重量份，依次添加绝缘包覆材料10～30重量份和导电金属粉40～70重量份，混合均匀轧磨调配浆料，即得。
3.根据权利要求2所述的静电抑制器模组的制备方法，其特征在于，所述步骤(2.2)中，混合均匀轧磨调配浆料的粘度为2万～6万Pa·S。
4.根据权利要求1所述的静电抑制器模组的制备方法，其特征在于，所述步骤(4)中刻蚀的凹槽的宽度为20～100μm。
5.一种静电抑制器模组的制备方法，其特征在于，包括下述步骤：
(1)先提供基板，并设计基板表面图形：包括内电极环，所述内电极环上设置有多个用于静电防护的静电抑制模块，相邻的静电抑制模块之间的内电极环上设置有向基板外侧延伸的外连接部；所述内电极环呈正多边形结构，所述静电抑制模块设置在正多边形各边的中间位置；
(2)制备抗静电材料；
(3)按照步骤(1)设计的基板表面图形，涂布金属浆料或者导电胶，并烘干、固化成型；
(4)按照设计的静电抑制器模块的位置，在步骤(3)成型的基板表面图形上刻蚀凹槽；
(5)在凹槽内填充抗静电材料，并烘干固化成型；
(6)在基板上采用环氧树脂或者酚醛树脂或者硅树脂涂布保护层，并包覆基板表面图形以及抗静电材料，然后固化成型；
(7)将经过上述步骤的基板经分条、溅射、分粒形成满足尺寸规格的芯片，即得。
6.根据权利要求5所述的静电抑制器模组的制备方法，其特征在于，所述步骤(2)中制备抗静电材料，包括下述步骤：
(2.1)将绝缘隔离粉、溶剂以及分散剂均匀混合，球磨制得一次混合浆料；其中绝缘隔离粉占总重量的49～70％，溶剂占总重量的29～50％，分散剂占总重量的0.1～1％；
(2.2)取制得的一次混合浆料100重量份，依次添加绝缘包覆材料10～30重量份和导电金属粉40～70重量份，混合均匀轧磨调配浆料，即得。
7.根据权利要求6所述的静电抑制器模组的制备方法，其特征在于，所述步骤(2.2)中，混合均匀轧磨调配浆料的粘度为2万～6万Pa·S。
8.根据权利要求5所述的静电抑制器模组的制备方法，其特征在于，所述步骤(4)中刻蚀的凹槽的宽度为20～100μm。
CN201810151859.0A 2018-02-13 2018-02-13 一种静电抑制器模组的制备方法 Active CN108337800B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810151859.0A CN108337800B (zh) 2018-02-13 2018-02-13 一种静电抑制器模组的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810151859.0A CN108337800B (zh) 2018-02-13 2018-02-13 一种静电抑制器模组的制备方法

Publications (2)

Publication Number Publication Date
CN108337800A CN108337800A (zh) 2018-07-27
CN108337800B true CN108337800B (zh) 2020-04-07

Family

ID=62929539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810151859.0A Active CN108337800B (zh) 2018-02-13 2018-02-13 一种静电抑制器模组的制备方法

Country Status (1)

Country Link
CN (1) CN108337800B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878082B (zh) * 2018-06-13 2020-10-23 南京萨特科技发展有限公司 一种超低电容静电抑制器及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221847B (zh) * 2007-12-13 2011-11-16 上海长园维安电子线路保护股份有限公司 贴片式高分子基esd防护器件及其制造方法
TW201614800A (en) * 2014-10-09 2016-04-16 Advanced Analog Technology Inc Integrated circuit device and electrostatic protection device thereof
CN107507896A (zh) * 2017-09-25 2017-12-22 广东工业大学 一种紫外led光源倒装结构

Also Published As

Publication number Publication date
CN108337800A (zh) 2018-07-27

Similar Documents

Publication Publication Date Title
CN101542856B (zh) 静电放电保护装置
KR101439398B1 (ko) Ｅｓｄ 보호장치의 제조방법 및 ｅｓｄ 보호장치
JP5093345B2 (ja) Ｅｓｄ保護機能内蔵基板
US8934205B2 (en) ESD protection device
CN102142430B (zh) 一种贴片式高分子静电放电保护元件及其制造方法
CN108337800B (zh) 一种静电抑制器模组的制备方法
KR20070103870A (ko) 회로 보호 소자
KR20100101225A (ko) 회로 보호 소자
CN104098271A (zh) 黑色标记组合物和使用其的电子部件
CN109194299B (zh) 一种超微型ltcc低通滤波器
CN108878082B (zh) 一种超低电容静电抑制器及其制备方法
JP2008294325A (ja) 静電気保護素子とその製造方法
CN207883690U (zh) 一种静电抑制器模组
KR101775921B1 (ko) 서지 보호 디바이스, 그 제조방법 및 그것을 포함하는 전자부품
WO2016178537A2 (ko) 바리스터 세라믹 및 이의 제조방법
KR101655747B1 (ko) 정전기 대책 소자
CN108565258A (zh) 一种静电抑制器模组
JP4847918B2 (ja) 静電気保護素子
JP6406450B2 (ja) Ｅｓｄ保護装置およびｅｓｄ保護装置の製造方法
WO2013137032A1 (ja) 静電気対策素子
WO2018124492A1 (ko) 복합 소자 및 이를 구비하는 전자기기
KR20090030140A (ko) 서지 흡수기 및 그의 제조방법
KR101301475B1 (ko) 바리스터 제조방법 및 바리스터
JP2004288663A (ja) セラミック配線基板およびその製造方法
JP2004319527A (ja) セラミック配線基板およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant