CN108288629A - 显示面板 - Google Patents
显示面板 Download PDFInfo
- Publication number
- CN108288629A CN108288629A CN201710017418.7A CN201710017418A CN108288629A CN 108288629 A CN108288629 A CN 108288629A CN 201710017418 A CN201710017418 A CN 201710017418A CN 108288629 A CN108288629 A CN 108288629A
- Authority
- CN
- China
- Prior art keywords
- connection pad
- electrode
- electrical connection
- micro
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010410 layer Substances 0.000 claims description 149
- 239000004065 semiconductor Substances 0.000 claims description 66
- 230000005611 electricity Effects 0.000 claims description 15
- 230000003760 hair shine Effects 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 239000000758 substrate Substances 0.000 description 8
- 230000003321 amplification Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- -1 CMOS) circuit board Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种显示面板。该显示面板包括背板以及多个微型发光二极管。背板包括多个子像素区域。每一子像素区域具有N组接垫组。每一接垫组包括第一电性接垫与X个第二电性接垫。N为1～3的整数、X为2～4的整数。这些微型发光二极管个别设置于这些子像素区域中且一微型发光二极管与N组接垫组中的一相对应的接垫组电性连接以接受第一电性载子与第二电性载子而发光。
Description
技术领域
本发明涉及一种显示面板。
背景技术
微型发光二极管(Micro LED,μLED)具有自发光显示特性。相较于同为自发光显示的有机发光二极管(Organic Light Emitting Diode,OLED)技术，微型发光二极管不仅效率高、寿命较长、材料不易受到环境影响而相对稳定。因此微型发光二极管有望超越有机发光二极管显示技术而成为未来显示技术的主流。
然而，在将微型发光二极管接合(Bonding)在显示面板的基板上时常常衍生出以下的问题。由于微型发光二极管的尺寸较小，当要使微型发光二极管接合在显示面板的基板时，较不容易对准。接着，将微型发光二极管与基板上的接垫(Pad)对准后，还要再进行接合的步骤。在一般的状况下，微型发光二极管上的P型电极与N型电极的宽度会设计为相同的大小，并且基板上的接垫(Pad)通常选用较软以及熔点较低的金属(例如是铟、锡或其合金)。在接合的过程中，需要对基板上的接垫稍微加热，以使接垫变成熔融态，并且将微型发光二极管往接垫的方向下压以完成接合的步骤。然而，经受压以及加热后的接垫会往其两侧的方向扩张，而容易使得相邻的接垫之间彼此接触，造成短路(Short Circuit)的现象。
为了解决短路的问题，一种解决的方式是将微型发光二极管上的P型电极与N型电极的宽度两者等比例缩小，以使两个电极之间的距离变大。如此一来，当微型发光二极管下压的过程中，相邻的接垫彼此接触的机率大幅降低，可以解决短路的问题。然而，由于P型电极与N型电极过小的关系，当将微型发光二极管下压时，容易使得微型发光二极管产生裂纹(Crack)。
上述所提到的问题都会使得显示面板产生坏点(Defect Pixel)，降低显示面板的制造良率或者是使显示面板的图像质量恶化。综合以上，如何解决上述问题，实为目前本领域研发人员研发的重点之一。
发明内容
本发明提供一种显示面板，其大幅降低对准的难度，且具有良好的制造良率以及影像品质。
本发明提供一种显示面板，包括背板以及多个微型发光二极管。背板包括多个子像素区域。每一子像素区域具有N组接垫组。每一接垫组包括第一电性接垫与X个第二电性接垫。N为1～3的整数、X为2～4的整数。这些微型发光二极管个别设置在这些子像素区域中且一微型发光二极管与N组接垫组中的一相对应的接垫组电性连接以接受第一电性载子与第二电性载子而发光。
在本发明的一实施例中，上述的每一微型发光二极管包括第一型掺杂半导体层、第二型掺杂半导体层、发光层、第一电极以及第二电极。发光层位于第一型掺杂半导体层与第二型掺杂半导体层之间。第一电极电性连接第一型掺杂半导体层与其中相对应的接垫组的第一电性接垫。第二电极电性连接第二型掺杂半导体层与相对应的接垫组的这些第二电性接垫中的至少其中之一。
在本发明的一实施例中，上述的这些微型发光二极管是以覆晶(Flip-Chip)方式设置在所述背板上。
在本发明的一实施例中，上述的第一电性载子经由第一电性接垫、第一电极传递至发光层。第二电性载子经由其中一第二电性接垫、第二电极传递至发光层。
在本发明的一实施例中，上述的第一电性载子经由相对应的接垫组的第一电性接垫、第一电极传递至发光层。第二电性载子经由相对应的接垫组的其中一第二电性接垫、第二电极传递至发光层。
在本发明的一实施例中，上述的每一微型发光二极管在背板形成投影区域。与微型发光二极管电性连接的第一电性接垫位于此投影区域中。与微型发光二极管的第二电极连接的第二电性接垫与此投影区域至少部分重叠。
在本发明的一实施例中，在一子像素区域中，第一电性接垫与电性连接第二电极的第二电性接垫之间的距离为第一距离。电性连接第二电极的第二电性接垫与相邻的另一第二电性接垫之间的距离为第二距离。第一距离大于第二距离。
在本发明的一实施例中，在每一子像素区域中还包括导电层配置在第二型掺杂半导体层上，并电性连接第二型掺杂半导体层与相对应的接垫组中不与第二电极连接的第二电性接垫。
在本发明的一实施例中，上述导电层以金属打线方式与第二电性接垫电性连接。
在本发明的一实施例中，上述每一微型发光二极管在背板形成投影区域。与微型发光二极管电性连接的第一电性接垫位于所述投影区域中。与微型发光二极管的第二电极连接的第二电性接垫与投影区域至少部分重叠，与导电层连接的第二电性接垫位于投影区域之外。
在本发明的一实施例中，上述第一电性载子经由第一电性接垫、第一电极传递至发光层。第二电性载子通过这些第二电性接垫并经由第二电极与导电层传递至发光层。
在本发明的一实施例中，上述第二电极与所述导电层分别位于所述第二型掺杂半导体层的两相对侧。
在本发明的一实施例中，在每一子像素区域中，第一电性接垫与电性连接第二电极的第二电性接垫之间的距离与微型发光二极管的最大宽度的比例介于0.1～0.6。
在本发明的一实施例中，在每一子像素区域中，第一电极的最大宽度与微型发光二极管的最大宽度的比例介于0.4～0.9。
在本发明的一实施例中，在每一子像素区域中，第二电极的最大宽度与所述微型发光二极管的最大宽度的比例介于0.1～0.4。
在本发明的一实施例中，上述第一型掺杂半导体层为P型掺杂半导体层，且第二型掺杂半导体层为N型掺杂半导体层。
在本发明的一实施例中，上述每一微型发光二极管具有贯孔与绝缘层。贯孔贯穿第一型掺杂半导体层、发光层以及部分第二型掺杂半导体层。绝缘层设置早贯孔的侧壁以及第一型掺杂半导体层的一部分表面。第二电极设置在贯孔内以与第二型掺杂半导体层电性连接。绝缘层位在第二电极与第一型掺杂半导体层间以及第二电极与发光层间。
基于上述，在本发明上述实施例的显示面板的每一子像素区域中，微型发光二极管通过对应的子像素区域中的N组接垫组中相对应的一接垫组电性连接以接受第一电性载子与第二电性载子而发光。详细来说，在接合良好的情况下，显示面板通过第二电性接垫形成第一种载子传递路径(电性载子例如是依序通过第二电性接垫以及第二电极并传递至发光层)。在接合不良的情况下，显示面板通过第二电性接垫以及导电件以形成第二种载子传递路径(电性载子例如是依序通过第二电性接垫、导电层、第二型掺杂半导体层并传递至发光层)。无论是在接合良好的情况或者是接合不良的情况下，每一子像素区域的微型发光二极管都能发出光束。因此，本发明上述实施例的显示面板可以降低坏点产生的机率，具有良好的制造良率以及影像品质。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1为本发明的一实施例的显示面板的上视示意图；
图2为图1中X-X线段的剖面示意图；
图3为图2中区域A的放大剖面示意图；
图4为本发明的另一实施例的显示面板的上视示意图；
图5为图4中Y-Y线段的显示面板剖面示意图；
图6为图5中区域B的放大剖面示意图；
图7为本发明的再一实施例的显示面板的上视示意图；
图8为图7中Z-Z线段的显示面板剖面示意图；
图9为图8中区域C的放大剖面示意图。
附图标记说明：
100、100a、100b：显示面板；
110：背板；
120：接垫组
121：第一电性接垫；
122、122a、122b：第二电性接垫；
150：微型发光二极管；
151：第一型掺杂半导体层；
152：第一电极；
153：第二型掺杂半导体层；
154：第二电极；
155：发光层；
157：绝缘层；
158：保护层；
160：导线；
170：导电层；
A、B、C：区域；
D1：第一距离；
D2：第二距离；
H：贯孔；
LS：下表面；
PR：像素区域；
SPR：子像素区域；
US：上表面；
W1、W2、W：最大宽度；
X-X、Y-Y、Z-Z：线段。
具体实施方式
图1为本发明的一实施例的显示面板的上视示意图。图2为图1中X-X线段的剖面示意图。图3为图2中区域A的放大剖面示意图。
请参照图1、图2以及图3，在本实施例中，显示面板100具体化为微型发光二极管显示面板(Micro LED Display Panel)。显示面板100包括背板110以及多个微型发光二极管150。请参照图1，背板110包括多个以阵列排列的像素区域PR。像素区域PR还包括多个以阵列排列的子像素区域SPR。
举例来说，背板110可以是半导体(Semiconductor)基板、次黏着基台(Submount)、互补式金属氧化物半导体(Complementary Metal-Oxide-Semiconductor,CMOS)电路基板、硅基液晶(Liquid Crystal on Silicon,LCOS)基板、薄膜晶体管(Thin Film Transistor,TFT)基板或者是其他类型的基板，本发明并不以此为限。在本实施例中，背板110具体化为薄膜晶体管基板。微型发光二极管150的尺寸大小例如是微米等级的尺寸大小。详言之，微型发光二极管150的对角线长度大小例如是落在5微米至150微米的范围内。
更详细来说，每一个子像素区域SPR中设置有N组接垫组120以及一个微型发光二极管150，且每一接垫组120是包括一个第一电性接垫121以及X个第二电性接垫122，其中N为1～3的整数，X为2～4的整数。在本实施例中，每一个子像素区域SPR中是以设置一组接垫组120(N＝1)为例，且每一接垫组120具有两个第二电性接垫122为例，但不以此为限。在其他未显示的实施例中，第二电性接垫122的数量也可以是3个(X＝3)或4个(X＝4)，并且，每一个子像素区域SPR中也可以是设置2组接垫组120(N＝2)或3组接垫组120(N＝3)。在一子像素区域SPR中，越多的电性接垫可以让接合良率提升且提高修复率，然而由于尺寸限制，也不适合过多的数量导致解析度下降。
具体而言，请参照图2以及图3，在本实施例中，这些微型发光二极管150是以覆晶(Flip-chip)方式设置在背板110上。详言之，这些第一电性接垫121与第二电性接垫122位于背板110上，微型发光二极管150则通过接垫组120与背板110电性连接。具体而言，一个微型发光二极管150对应一组接垫组120设置。每一微型发光二极管150包括第一型掺杂半导体层151(例如是P型掺杂半导体层，但不以此为限)、第二型掺杂半导体层153(例如是N型掺杂半导体层，但不以此为限)、发光层155、贯孔H、绝缘层157、第一电极152以及第二电极154。发光层155位于第一型掺杂半导体层151与第二型掺杂半导体层153之间。第一电极152电性连接第一型掺杂半导体层151与相对应的接垫组120的第一电性接垫121。第二电极154电性连接第二型掺杂半导体层153与相对应的接垫组120的这些第二电性接垫122a、第二电性接垫122b中的至少其中之一(例如是第二电性接垫122a)。更详细来说，这些第二电性接垫122a、第二电性接垫122b中的第二电性接垫122b不与第二电极154连接。
请再参照图3，在本实施例中，贯孔H贯穿第一型掺杂半导体层151、发光层155以及部分第二型掺杂半导体层153。绝缘层157设置在贯孔H的侧壁以及部分第一型掺杂半导体层151的下表面LS。第二电极154一部分设置在贯孔H内以与第二型掺杂半导体层153电性连接、第二电极154另一部分则在第一型掺杂半导体层151的下表面LS以与背板110上的其中一第二电性接垫122a连接。绝缘层157用以使第二电极154与第一型掺杂半导体层151以及发光层155电性绝缘，绝缘层157的材料例如是无机材料或有机材料组成。在本实施例中，绝缘层157的材料例如是氮化硅与氧化硅，本发明并不以此为限。
此外，在本实施例中，微型发光二极管150还包括保护层158。保护层158覆盖微型发光二极管150的侧壁。保护层158用以避免微型发光二极管150受到外在水气或灰尘影响，以提升微型发光二极管150的寿命。在本实施例中，保护层158的材料例如是有机绝缘材料(如光阻材料)或无机绝缘材料(如氧化硅薄膜)，本发明并不以此为限。
在本实施例中，第一电极152的最大宽度W1大于第二电极154的最大宽度W2。通过上述宽度的设计，当要使微型发光二极管150与背板110上的第一电性接垫121以及第二电性接垫122a对准时，以宽度较大的第一电极152与第一电性接垫121对准，可以大幅地降低对准的难度。
具体来说，在本实施例中，第一电性接垫121与电性连接在第二电极154的第二电性接垫122a之间的第一距离D1与微型发光二极管150的最大宽度W的比例范围为0.1～0.6，较佳地D1/W的值小于0.3，通过此比例(D1/W)的设计，可以在第一电性接垫121与第二电性接垫122a之间具有较大的容置空间，大幅降低在接合过程中因上述处于熔融态的两电性接垫第一电性接垫121、第二电性接垫122a彼此接触而造成短路的机率。
另一方面，第一电极152的最大宽度W1与微型发光二极管150的最大宽度W的比例落在0.4至0.9的范围内。当此比例(W1/W)落在此范围内时，可以降低当微型发光二极管150受压时产生裂纹(Crack)的机率。第二电极154的最大宽度W2与微型发光二极管150的最大宽度W的比例(W2/W)落在0.1至0.4的范围内。
请继续参照图3，在每一子像素区域SPR中，微型发光二极管150在背板110形成一投影区域。与微型发光二极管150电性连接的第一电性接垫121以及第二电性接垫122a都位于此投影区域中。不与微型发光二极管150电性连接的第二电性接垫122b则落在此投影区域之外。此外，在本实施例中，第一电性接垫121与电性连接第二电极154的第二电性接垫122a之间的距离为第一距离D1。电性连接第二电极154的第二电性接垫122a与相邻的另一第二电性接垫122b之间的距离为第二距离D2。第一距离D1大于第二距离D2。
在本实施例中，第一电性接垫121以及这些第二电性接垫122的材料例如是选自铟(In)、锡(Sn)或其合金(In/Sn)，本发明并不以此为限。第一电极152以及第二电极154的材料例如是选自金(Au)、锡(Sn)或其合金(Au/Sn)，本发明不以此为限。
在本实施例中，P型掺杂半导体层的材料例如是P型氮化镓(p-GaN)，N型掺杂半导体层的材料例如是N型氮化镓(n-GaN)，但本发明并不以此为限。另一方面，发光层155的结构例如是多层量子井结构(Multiple Quantum Well,MQW)。多重量子井结构包括以重复的方式交替设置的多个量子井层(Well)和多个量子阻障层(Barrier)。进一步来说，发光层155的材料例如是包括交替堆叠的多层氮化铟镓(InGaN)以及多层氮化镓(GaN)，通过设计发光层155中铟或镓的比例，可使发光层155发出不同的发光波长范围。应注意的是，关于上述所举的发光层155的材料仅为举例，本发明的发光层155的材料并不以氮化铟镓与氮化镓为限。
在本实施例中，微型发光二极管150与相对应的接垫组120电性连接以接收第一电性载子(例如是空穴)与第二电性载子(例如是电子)而发光。具体而言，背板110对这些微型发光二极管150提供第一电性载子以及第二电性载子。第一电性载子经由相对应的接垫组120的第一电性接垫121、第一电极152传递至发光层155。第二电性载子经由相对应的接垫组120的其中一第二电性接垫122a、第二电极154传递至发光层155(第一种载子传递路径)。第一电性载子与第二电性载子在发光层155中复合(Recombination)以放出光束。
承上述，当每一微型发光二极管150的第一电极152与第二电极154与背板110上的第一电性接垫121与第二电性接垫122接合步骤完成时，会经过点测的步骤以测试是否背板110上的这些微型发光二极管150能够被点亮。在图3的状态下，微型发光二极管150例如是与第一电性接垫121以及第二电性接垫122a成功地电性连接，第二电性接垫122b例如是在冗余(Redundant)的状态。
应注意的是，在本实施例中，显示面板100例如是通过驱动单元(未示出)、多条数据线(未示出)、多条扫描线(未示出)以及多个晶体管(未示出)以控制子像素区域SPR中对应的微型发光二极管150是否发出光束，进而控制像素区域PR所显示的图像。显示面板100的操作与实施方式可以由所属技术领域的技术人员获知足够的教示、建议与实施说明，因此不再赘述。
在此必须说明的是，下述实施例沿用前述实施例的部分内容，省略了相同技术内容的说明，关于相同的元件名称可以参考前述实施例的部分内容，下述实施例不再重复赘述。
图4为本发明另一实施例的显示面板的上视示意图。图5为图4中Y-Y线段的剖面示意图。图6为图5中区域B的放大剖面示意图。
请参照图4至图6，在通过子像素区域SPR的线段Y-Y中，每一微型发光二极管150在背板110形成投影区域。与微型发光二极管150电性连接的第一电性接垫121位于此投影区域中。与微型发光二极管150的第二电极154连接的第二电性接垫122a与此投影区域至少部分重叠。详言之，部分的第二电性接垫122a落在此投影区域之外。
图7为本发明的再一实施例的显示面板的上视示意图。图8为图7中Z-Z线段的显示面板剖面示意图。图9为图8中区域C的放大剖面示意图。
请参照图7至图9，再另一些情况下，这些微型发光二极管150经点测的步骤后发现部分为点亮，另一部分为坏点(或者是全部都是坏点)。代表部分(或全部)的微型发光二极管150对应的第二电极154并没有与第二电性接垫122a电性连接。在图7至图9的实施例中，Z-Z线段所通过的子像素区域SPR中的这些微型发光二极管150例如是显示为并未与第二电性接垫122a电性连接。显示面板100b可在每一子像素区域SPR中还包括一导电层170。导电层170配置在第二型掺杂半导体层153上，并通过金属导线160以打线方式(Wire-bonding)与第二电性接垫122b电性连接。
具体而言，导电层170的材料例如是透明导电材料(如氧化铟锡)，或是其他导电金属、合金膜层，但不以此为限。第二电极154与导电层170分别位于第二型掺杂半导体层153的两相对侧。导电层170连接第二电性接垫122b以及第二型掺杂半导体层153的上表面US以使第二型掺杂半导体层153与第二电性接垫122b电性连接。因此，第一电性载子由背板110依序通过第一电性接垫121、第一电极152、第一型掺杂半导体层151传递至发光层155，并且，背板110所提供的第二电性载子依序通过第二电性接垫122b、导电层170以及第二型掺杂半导体层153至发光层155。
换言之，若经点测后发现，部分或全部的微型发光二极管150为坏点，代表第二电极154并没有与第二电性接垫122a电性连接。显示面板100b通过这些导电层170以及冗余的这些第二电性接垫122b的设置，以在每一子像素区域SPR中形成第二种载子传输路径，以使第二电性载子传递至发光层155。具体来说，显示面板100b通过第二电性接垫122b以及导电件170以形成第二种载子传递路径以使第二电性载子传递至发光层155。如此一来，第一电性载子与第二电性载子会在发光层155中进行复合以放出光束。
具体来说，这些导电层170的形成方法例如是当这些微型发光二极管150与背板110上的接垫组120接合后，形成导电层170在这些微型发光二极管150上，形成导电层170的方法例如是通过旋转涂布法或者是蒸镀法，本发明并不以此为限。接着，通过黄光处理，以定义出导电层170的图案，并使导电层170电性连接第二型掺杂半导体层153与第二电性接垫122b，本实施例是以金属打线方式连接，另一实施方式也可例如是点导电胶、或导电层170延伸连接等方式。再者，在另一实施例中，导电层170可以是透明膜层整面覆盖在第二型掺杂半导体层153上，本发明并不以导电层170的形成方法为限。
承上述，在本发明上述实施例的显示面板(100、100a、100b)中，每一子像素区域SPR中的微型发光二极管150与相对应的接垫组120电性连接以接受第一电性载子与第二电性载子而发光。详言之，依据点测后这些微型发光二极管150不同点亮的状况，本发明上述实施例的显示面板提供两种可能的载子传输路径以使第二电性载子传递至发光层155。更详细来说，若子像素区域SPR中的微型发光二极管150的第一电极152以及第二电极154分别与相对应的接垫组120的第一电性接垫121以及这些第二电性接垫122a、第二电性接垫122b的其中一第二电性接垫122a分别形成良好的电性连接，则代表在此子像素区域SPR中的微型发光二极管150经点测后是能够被点亮的。也就是说，背板110所提供的第二电性载子通过第二电性接垫122a、第二电极154以及第二型掺杂半导体层153以传递至发光层155(第一种载子传递路径)。若子像素区域SPR中的微型发光二极管150的第二电极154并未与相对应的接垫组120的第二电性接垫122a形成良好的电性连接，则代表在此子像素区域SPR中的微型发光二极管150经点测后是不能被点亮的，而形成坏点。本发明实施例的显示面板100b可进一步通过导电层170以及原本处于冗余的第二电性接垫122b以形成第二种载子传递路径。背板110所提供的第二电性载子并通过第二电性接垫122b、导电层170以及第二型掺杂半导体层153以传递至发光层155(第二种载子传递路径)。因此，本发明上述实施例的显示面板可以降低产生坏点的机率，具有良好的制造良率以及影像品质。
综上所述，在本发明上述实施例的显示面板的每一子像素区域中，微型发光二极管通过对应的子像素区域中的N组接垫组中相对应的一接垫组电性连接以接受第一电性载子与第二电性载子而发光。详细来说，在接合良好的情况下，显示面板通过第二电性接垫形成第一种载子传递路径(电性载子例如是依序通过第二电性接垫以及第二电极并传递至发光层)。在接合不良的情况下，显示面板通过第二电性接垫以及导电件以形成第二种载子传递路径(电性载子例如是依序通过第二电性接垫、导电层、第二型掺杂半导体层并传递至发光层)。无论是在接合良好的情况或者是接合不良的情况下，每一子像素区域的微型发光二极管都能发出光束。因此，本发明上述实施例的显示面板可以降低坏点产生的机率，具有良好的制造良率以及影像品质。
接着，本发明上述实施例的显示面板通过微型发光二极管中的第一电极的最大宽度大于第二电极的最大宽度的设计，可以大幅地降低对准的难度。第一电性接垫与电性连接在第二电极的第二电性接垫之间的距离与微型发光二极管的最大宽度的比例范围为0.1～0.6，通过此比例的设计可以降低短路的机率。此外，第一电极的最大宽度与微型发光二极管的最大宽度的比例落在0.4～0.9的范围内，可以降低微型发光二极管受压时产生裂纹的机率。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求书所界定的为准。
Claims (16)
1.一种显示面板，其特征在于，包括：
一背板，包括多个子像素区域，每一所述子像素区域具有N组接垫组，每一所述接垫组包括一第一电性接垫与X个第二电性接垫，其中N为1～3的整数、X为2～4的整数；以及
多个微型发光二极管，个别设置在所述多个子像素区域中且一所述微型发光二极管与所述N组接垫组中的一相对应的接垫组电性连接以接受一第一电性载子与一第二电性载子而发光。
2.根据权利要求1所述的显示面板，其特征在于，每一所述微型发光二极管包括：
一第一型掺杂半导体层；
一第二型掺杂半导体层；
一发光层，位于所述第一型掺杂半导体层与所述第二型掺杂半导体层之间；
一第一电极，电性连接所述第一型掺杂半导体层与所述相对应的接垫组的所述第一电性接垫；以及
一第二电极，电性连接所述第二型掺杂半导体层与所述相对应的接垫组的所述多个第二电性接垫中的至少其中之一。
3.根据权利要求2所述的显示面板，其特征在于，所述多个微型发光二极管是以覆晶方式设置在所述背板上。
4.根据权利要求2所述的显示面板，其特征在于，所述第一电性载子经由所述相对应的接垫组的所述第一电性接垫、所述第一电极传递至所述发光层，所述第二电性载子经由所述相对应的接垫组的其中一所述第二电性接垫、所述第二电极传递至所述发光层。
5.根据权利要求2所述的显示面板，其特征在于，每一所述微型发光二极管在所述背板形成一投影区域，与所述微型发光二极管电性连接的所述第一电性接垫位在所述投影区域中，与所述微型发光二极管的所述第二电极连接的所述第二电性接垫与所述投影区域至少部分重叠。
6.根据权利要求2所述的显示面板，其特征在于，在一所述子像素区域中，所述第一电性接垫与电性连接所述第二电极的所述第二电性接垫之间的距离为一第一距离，电性连接所述第二电极的所述第二电性接垫与相邻的另一所述第二电性接垫之间的距离为一第二距离，其中所述第一距离大于所述第二距离。
7.根据权利要求2所述的显示面板，其特征在于，每一子像素中还包括一导电层配置在所述第二型掺杂半导体层上，并电性连接所述第二型掺杂半导体层与所述相对应的接垫组中不与所述第二电极连接的所述第二电性接垫。
8.根据权利要求7所述的显示面板，其特征在于，所述导电层以金属打线方式与所述第二电性接垫电性连接。
9.根据权利要求7所述的显示面板，其特征在于，每一微型发光二极管在所述背板形成一投影区域，与所述微型发光二极管电性连接的所述第一电性接垫位于所述投影区域中，与所述微型发光二极管的所述第二电极连接的所述第二电性接垫与所述投影区域至少部份重叠，与所述导电层连接的所述第二电性接垫位于所述投影区域之外。
10.根据权利要求7所述的显示面板，其特征在于，所述第一电性载子经由所述第一电性接垫、所述第一电极传递至所述发光层，所述第二电性载子经由所述多个第二电性接垫并经由所述第二电极与所述导电层传递至所述发光层。
11.根据权利要求7所述的显示面板，其特征在于，所述第二电极与所述导电层分别位于所述第二型掺杂半导体层的两相对侧。
12.根据权利要求2所述的显示面板，其特征在于，在每一所述子像素区域中，所述第一电性接垫与电性连接所述第二电极的所述第二电性接垫之间的距离与所述微型发光二极管的最大宽度的比例介于0.1～0.6。
13.根据权利要求2所述的显示面板，其特征在于，在每一所述子像素区域中，所述第一电极的最大宽度与所述微型发光二极管的最大宽度的比例介于0.4～0.9。
14.根据权利要求2所述的显示面板，其特征在于，在每一所述子像素区域中，所述第二电极的最大宽度与所述微型发光二极管的最大宽度的比例介于0.1～0.4。
15.根据权利要求2所述的显示面板，其特征在于，所述第一型掺杂半导体层为P型掺杂半导体层，且所述第二型掺杂半导体层为N型掺杂半导体层。
16.根据权利要求2所述的显示面板，其特征在于，每一所述微型发光二极管具有一贯孔与一绝缘层，所述贯孔贯穿所述第一型掺杂半导体层、所述发光层以及部分所述第二型掺杂半导体层，所述绝缘层设置在所述贯孔的侧壁以及所述第一型掺杂半导体层的一部分表面，其中所述第二电极设置在所述贯孔内以与所述第二型掺杂半导体层电性连接，所述绝缘层位在所述第二电极与所述第一型掺杂半导体层间以及所述第二电极与所述发光层间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710017418.7A CN108288629B (zh) | 2017-01-10 | 2017-01-10 | 显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710017418.7A CN108288629B (zh) | 2017-01-10 | 2017-01-10 | 显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108288629A true CN108288629A (zh) | 2018-07-17 |
| CN108288629B CN108288629B (zh) | 2022-01-11 |
Family
ID=62831239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710017418.7A Active CN108288629B (zh) | 2017-01-10 | 2017-01-10 | 显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108288629B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110838500A (zh) * | 2018-08-17 | 2020-02-25 | 英属开曼群岛商镎创科技股份有限公司 | 微型发光二极管显示装置 |
| CN117832111A (zh) * | 2024-03-01 | 2024-04-05 | 上海聚跃检测技术有限公司 | 一种芯片失效分析测试修复方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105047805A (zh) * | 2014-04-23 | 2015-11-11 | 光宝科技股份有限公司 | 芯片级封装的发光二极管结构 |
| TW201620153A (zh) * | 2014-11-18 | 2016-06-01 | 錼創科技股份有限公司 | 發光元件的電極結構 |
| TWI563490B (en) * | 2015-12-04 | 2016-12-21 | Ind Tech Res Inst | Display pixel and display panel |
-
2017
- 2017-01-10 CN CN201710017418.7A patent/CN108288629B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105047805A (zh) * | 2014-04-23 | 2015-11-11 | 光宝科技股份有限公司 | 芯片级封装的发光二极管结构 |
| TW201620153A (zh) * | 2014-11-18 | 2016-06-01 | 錼創科技股份有限公司 | 發光元件的電極結構 |
| TWI563490B (en) * | 2015-12-04 | 2016-12-21 | Ind Tech Res Inst | Display pixel and display panel |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110838500A (zh) * | 2018-08-17 | 2020-02-25 | 英属开曼群岛商镎创科技股份有限公司 | 微型发光二极管显示装置 |
| CN110838500B (zh) * | 2018-08-17 | 2023-02-28 | 英属开曼群岛商镎创科技股份有限公司 | 微型发光二极管显示装置 |
| CN117832111A (zh) * | 2024-03-01 | 2024-04-05 | 上海聚跃检测技术有限公司 | 一种芯片失效分析测试修复方法 |
| CN117832111B (zh) * | 2024-03-01 | 2024-07-30 | 上海聚跃检测技术有限公司 | 一种芯片失效分析测试修复方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108288629B (zh) | 2022-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI607559B (zh) | 顯示面板 | |
| US11031525B2 (en) | Micro light emitting diode chip and display panel having a backplane and a plurality of sub-pixels regions | |
| US10580934B2 (en) | Micro light emitting diode and manufacturing method thereof | |
| US20230197892A1 (en) | Display device using semiconductor light emitting diode | |
| CN109216516A (zh) | 微型发光二极管及显示面板 | |
| CN102903804B (zh) | 发光元件的转移方法以及发光元件阵列 | |
| US8344353B2 (en) | Light emitting diode having a transparent substrate | |
| CN108288661A (zh) | 微型发光二极管晶片以及显示面板 | |
| US6885035B2 (en) | Multi-chip semiconductor LED assembly | |
| CN102332520B (zh) | 发光器件 | |
| US20200235077A1 (en) | Display device using semiconductor light emitting element, and manufacturing method therefor | |
| US12015103B2 (en) | Micro light emitting diode display panel with option of choosing to emit light both or respectively of light-emitting regions | |
| CN103078032A (zh) | 发光器件 | |
| JP2010521807A (ja) | 交流駆動型の発光ダイオード | |
| TW202131006A (zh) | 發光二極體測試電路、發光二極體測試方法及製造方法 | |
| US20220149254A1 (en) | Back Emission Display | |
| CN108155206A (zh) | 有机发光二极管装置 | |
| CN108877538A (zh) | 微型发光二极管装置及显示面板 | |
| CN110504280A (zh) | 显示阵列 | |
| CN108288629A (zh) | 显示面板 | |
| KR20210083681A (ko) | Led 표시장치 | |
| KR101888857B1 (ko) | 발광 소자 및 이를 이용한 표시 장치 | |
| CN102790156A (zh) | 半导体发光结构 | |
| KR102504334B1 (ko) | 발광 소자 | |
| TWI792283B (zh) | 微型發光二極體結構與使用其的微型發光二極體顯示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240511 Address after: 8th Floor, No.13 Kezhong Road, Zhunan Town, Miaoli County, Hsinchu Science Park, Taiwan, China, China Patentee after: PlayNitride Inc. Country or region after: TaiWan, China Address before: Grand Cayman Island, Grand Exhibition Hall Commercial Center, Olander Road, 802 West Bay Road, PO Box 32052, KY1-1208, Cayman Islands Patentee before: PlayNitride Inc. Country or region before: Cayman Islands |
|
| TR01 | Transfer of patent right |