CN108288591B - 一种倒装芯片及其焊接方法 - Google Patents

一种倒装芯片及其焊接方法 Download PDF

Info

Publication number
CN108288591B
CN108288591B CN201711498797.2A CN201711498797A CN108288591B CN 108288591 B CN108288591 B CN 108288591B CN 201711498797 A CN201711498797 A CN 201711498797A CN 108288591 B CN108288591 B CN 108288591B
Authority
CN
China
Prior art keywords
chip
salient point
metal salient
flip
welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711498797.2A
Other languages
English (en)
Other versions
CN108288591A (zh
Inventor
吉祥
徐新华
束方沛
卢海伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN201711498797.2A priority Critical patent/CN108288591B/zh
Publication of CN108288591A publication Critical patent/CN108288591A/zh
Application granted granted Critical
Publication of CN108288591B publication Critical patent/CN108288591B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81222—Induction heating, i.e. eddy currents

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本申请公开了一种倒装芯片及其焊接方法，涉及电子元器件技术领域。所述方法包括：提供设置有金属凸点的芯片，该金属凸点能够在交变磁场作用下产生感应电流；将芯片倒装于基板上；将贴装后的芯片与基板置于交变磁场中，以使金属凸点内产生感应电流，并利用感应电流的热效应使金属凸点融化形成焊接。通过上述方式，本申请焊接过程中，加热升温过程迅速，所用时间短；并且只在预定位置产生电流来加热，节约大量能源。

Description

一种倒装芯片及其焊接方法
技术领域
本申请涉及电子元器件技术领域，特别是涉及一种倒装芯片及其焊接方法。
背景技术
随着集成电路集成度的增加，芯片的封装技术也越来越多样化，因为芯片倒装技术具有缩短封装内的互连长度，进而能够更好地适应高度集成的发展需求，目前已广泛应用于芯片封装领域。芯片倒装技术一般是在芯片的正面制作焊点阵列作为输入、输出端子并以倒扣方式焊接于封装基板上，请参阅图1，图1是现有技术中回流焊接的应用示意图。现有的焊接一般使用热风回流工艺，如图1所示，将芯片11与基板12贴装后，通过电阻丝加热产生的热风14融化焊锡球13，使其芯片11通过焊锡球13与基板12产生电连接。本申请的发明人在长期的研发过程中，发现回流焊接工艺还有一定的问题，如在回流加热过程中，整个基板都会被加热，造成资源的浪费，还有可能损坏其他元件；另还需要较大的回流循环设备，大量的保护性气体等。
发明内容
本申请主要解决的技术问题是提供一种倒装芯片及其焊接方法，能够快速、高效、节能的实现倒装芯片的焊接。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种倒装芯片的焊接方法，该方法包括：提供设置有金属凸点的芯片，该金属凸点能够在交变磁场作用下产生感应电流；将芯片倒装于基板上；将贴装后的芯片与基板置于交变磁场中，以使金属凸点内产生感应电流，并利用感应电流的热效应使金属凸点融化形成焊接。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种倒装芯片，该倒装芯片通过上述的倒装芯片的焊接方法焊接所得。
本申请的有益效果是：区别于现有技术的情况，本申请所提供的倒装芯片的焊接方法，利用电磁感应原理，使芯片上的金属凸点在交变磁场中感应电流，并利用感应电流的热效应使金属凸点融化形成焊接。通过这种方式，焊接过程中，加热升温过程迅速，所用时间短；并且只在预定位置产生电流来加热，节约大量能源。
附图说明
图1是现有技术中回流焊接的应用示意图；
图2是本申请倒装芯片的焊接方法第一实施方式的流程示意图；
图3是本申请倒装芯片的焊接方法第二实施方式的应用示意图；
图4是本申请金属凸点在交变磁场中产生电流的示意图；
图5是本申请倒装芯片第一实施方式的结构示意图。
具体实施方式
为使本申请的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本申请进一步详细说明。
本申请提供一种倒装芯片及其焊接方法，至少可以应用于倒装芯片的焊接工艺中，该方法根据电磁感应原理，利用感应电流的热效应加热使焊点融化形成焊接。请参阅图2，图2是本申请倒装芯片的焊接方法第一实施方式的流程示意图。如图1所示，在该实施方式中，倒装芯片的焊接方法包括如下步骤：
S201：提供设置有金属凸点的芯片，其中，所述金属凸点能够在交变磁场作用下产生感应电流。
具体地，根据电磁感应原理，放在变化磁通量中的导体会产生电动势，若将此导体闭合成一回路，则该电动势会驱使电子流动，形成感应电流。而在芯片倒装技术中，一般是在芯片的正面制作金属凸点(即焊点)阵列作为输入、输出端子。该金属凸点作为具有闭合回路的导体，放在交变磁场中时能够产生感应电流。
S202：将芯片倒装于基板上。
将正面设置有金属凸点的芯片以倒扣方式贴装于基板上，其中金属凸点与基板上相对应的焊盘配合连接。在一实施方式中，基板可以是适配于某种芯片的特制基板，其焊盘与金属凸点的数量一致，且对应设置；在其他实施方式中，基板也可以是用于芯片封装体制备工艺中的通用型基板，且基板上可同时装配多个芯片(这些芯片可以以并排的方式设置，也可以以堆叠的方式设置)，以同时对多个芯片进行快速封装。因此基板上的焊盘数量可以多于芯片上的金属凸点的数量，只要能够保证芯片上的金属凸点均有对应的焊盘与之匹配连接即可。
S203：将贴装后的芯片与基板置于交变磁场中，以使金属凸点内产生感应电流，并利用感应电流的热效应使金属凸点融化形成焊接。
具体地，根据电磁感应原理，因为交变磁场的磁通量变化，金属凸点内能够产生感应电流，该感应电流的热效应使金属凸点融化形成焊接。通过这种方式，焊接过程中，加热升温过程迅速，所用时间短；并且只在预定位置产生电流来加热，节约大量能源。
请结合参阅图3和图4，图3是本申请倒装芯片的焊接方法第二实施方式的应用示意图；图4是本申请金属凸点在交变磁场中产生电流的示意图。在该实施方式中，金属凸点33的材料选用焊锡，形状选用圆环形，即金属凸点33为环形焊锡凸点。通过选用环形凸点，能够较准确的计算融化金属凸点所需要的磁通量变化率，有效控制焊接过程中产生的热量，既能够高效完成焊接，还能够尽可能的节约能源；同时在形成焊接后可以增大焊点与芯片的接触面积，增加电连接的稳定性；另外，环形凸点所占体积较小，有利于应用于窄间隙，更精密的芯片中。金属凸点33的大小可以根据芯片的不同而适应性设置，如可以设置环形凸点的外径为40～60μm，内径为20～40μm，厚度为10～30μm。在其他实施方式中，金属凸点也可以包括共晶焊锡、锡铅焊料、银焊料、铜焊料等；金属凸点也可以根据需要选用球形、圆柱形等。在制备带有金属凸点的芯片时，根据金属凸点的形状在芯片的底层金属上刻蚀形成对应的图样，然后电镀预定金属形成对应的金属凸点。
如图3和图4所示，将贴装后的芯片31与基板32置于交变磁场中，金属凸点33在变化的磁场中能够产生感应电流，通过调整磁通量的变化率，调整感应电流的大小，进而调控其热效应产生的热量，最终使金属凸点33融化形成焊接。
在一实施方式中，以环形金属凸点的外径r1＝50um，内径r2＝30um，厚度h＝20um为例，计算融化金属凸点所需热量及磁通量变化率。
首先，利用公式R＝ρL/S计算环形导体的电阻，其中，R为电阻、S为截面积、L为长度、ρ为电阻率。
L＝2π[(r1+r2)/2]＝2*3.14*[(50um+30um)/2]/1000000m＝2.512*10-4m
S＝(r1-r2)*h＝(50um-30um)*10-6m*20*10-6m＝4*10-10m2
R＝1.1*×10-7(Ω*m)*2.512*10-4m/(4*10-10m2)≈0.069Ω
其次，计算要产生足够融化金属凸点的热量，假设时间为60s，从室温20摄氏度度升温至240摄氏度，使用公式：Q＝C*m*▽t+m*熔化潜热，计算所需热量，其中，C为比热容，m为质量，▽t为温度差。
m＝ρV＝ρS*L＝7.28*103kg/m3*2.512*10-4m*4*10-10m2≈7.3110-10kg
Q＝C*m*▽t+m*熔化潜热
＝0.22kj/kg*7.31*10-10kg*(240℃-20℃)+7.31*10-10kg*59.36kj/kg
＝3.538*10-8J+4.339*10-8J
＝7.8773*10-8J
根据法拉第电磁感应定律：E＝nΔΦ/Δt(普适公式)其中，E：感应电动势(V)，n：感应线圈匝数，ΔΦ/Δt:磁通量的变化率。在该实施方式中n＝1。
假设吸热效率为0.6，即60％产生的热被金属凸点吸收用于升温，根据电能内能转换公式：Q＝(E2/R)*t＝(ΔΦ/Δt)2*t/R，其中，E为感应电动势，即电压，结合融化所需热量，得出：
0.6*(ΔΦ/Δt)2*60s/0.069Ω＝7.8773*10-8J
ΔΦ/Δt＝1.22*10-5V电流为1.22*10-5V/0.069Ω＝1.77*10-4A
目前工业用的交变磁场发生器ΔΦ/Δt可以轻松达到1KV以上，因此，本申请所提供的方法是可行的。根据金属凸点的形状大小，可以适应性调整交变磁场的磁通量变化率为0.5*10-5V～2.0*10-5V。
在一实施方式中，为提高焊接的可靠性，在将芯片与基板贴装前可以通过浸泡、印刷涂覆或喷涂的方式在金属凸点上形成助焊剂层。还可以在焊接过程中对芯片施加压力，以压合芯片与基板，提高焊接的稳定性。在其他实施方式中，还可以将助焊剂涂覆在基板侧的焊盘上。
通过这种方式，不仅能够提高加热效率，还可以减小加热设备，如现有的风回流炉需要数米的长度来完成焊接，产生交变磁场的设备占用更少占地面积，可以有更小的炉膛，减少能耗以及保护性气体(如防氧化的N2)的用量。
请参阅图5，图5是本申请倒装芯片第一实施方式的结构示意图。本申请还提供一种倒装芯片50，该倒装芯片50在制备过程中利用上述的焊接方法制得，具体焊接过程请参阅上述实施方式的描述，在此不再赘述。
以上方案，本申请所提供的倒装芯片的焊接方法，利用电磁感应原理，使芯片上的金属凸点在交变磁场中感应电流，并利用感应电流的热效应使金属凸点融化形成焊接。通过这种方式，焊接过程中，加热升温过程迅速，所用时间短；并且只在预定位置产生电流来加热，节约大量能源。同时还可以减小加热设备，占用更少占地面积，可以有更小的炉膛，减少能耗以及保护性气体(如防氧化的氮气)的用量。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (9)

1.一种倒装芯片的焊接方法，其特征在于，所述方法包括：
提供设置有金属凸点的芯片，其中，所述金属凸点能够在交变磁场作用下产生感应电流；
将所述芯片倒装于基板上；
将贴装后的芯片与基板置于交变磁场中，以使所述金属凸点内产生感应电流，并利用所述感应电流的热效应使所述金属凸点融化形成焊接；所述金属凸点为环形凸点。
2.根据权利要求1所述的方法，其特征在于，所述环形凸点的外径为40～60μm，内径为20～40μm，厚度为10～30μm。
3.根据权利要求1所述的方法，其特征在于，所述金属凸点为环形焊锡凸点。
4.根据权利要求3所述的方法，其特征在于，所述提供设置有金属凸点的芯片包括：在所述芯片的底层金属上蚀刻形成环形图样，电镀锡形成所述环形焊锡凸点。
5.根据权利要求1所述的方法，其特征在于，所述交变磁场的磁通量变化率为0.5*10-5V～2.0*10-5V。
6.根据权利要求1所述的方法，其特征在于，所述将芯片倒装于基板上之前还包括：在所述金属凸点上形成助焊剂层。
7.根据权利要求6所述的方法，其特征在于，所述在金属凸点上形成助焊剂层包括：通过浸泡、印刷涂覆或喷涂的方式形成所述助焊剂层。
8.根据权利要求1所述的方法，其特征在于，所述方法还包括：在形成焊接的过程中对所述芯片施加压力，以压合所述芯片与基板。
9.一种倒装芯片，其特征在于，所述倒装芯片通过如权利要求1～8任一项所述的倒装芯片的焊接方法焊接所得。
CN201711498797.2A 2017-12-29 2017-12-29 一种倒装芯片及其焊接方法 Active CN108288591B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711498797.2A CN108288591B (zh) 2017-12-29 2017-12-29 一种倒装芯片及其焊接方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711498797.2A CN108288591B (zh) 2017-12-29 2017-12-29 一种倒装芯片及其焊接方法

Publications (2)

Publication Number Publication Date
CN108288591A CN108288591A (zh) 2018-07-17
CN108288591B true CN108288591B (zh) 2019-09-20

Family

ID=62819375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711498797.2A Active CN108288591B (zh) 2017-12-29 2017-12-29 一种倒装芯片及其焊接方法

Country Status (1)

Country Link
CN (1) CN108288591B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109491139A (zh) * 2018-10-31 2019-03-19 武汉华星光电技术有限公司 背光源的制作方法
CN113594339B (zh) * 2021-07-02 2023-08-01 深圳市华星光电半导体显示技术有限公司 面板及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5573859A (en) * 1995-09-05 1996-11-12 Motorola, Inc. Auto-regulating solder composition
CN102672365B (zh) * 2011-03-07 2016-08-03 三星半导体(中国)研究开发有限公司 焊球及其制造方法
CN103094135A (zh) * 2011-11-01 2013-05-08 柯全 倒装芯片的封装方法
JP6497524B2 (ja) * 2016-05-31 2019-04-10 パナソニックＩｐマネジメント株式会社 はんだ材料

Also Published As

Publication number Publication date
CN108288591A (zh) 2018-07-17

Similar Documents

Publication Publication Date Title
JP4844702B1 (ja) マスキング治具、基板加熱装置、及び成膜方法
CN108288591B (zh) 一种倒装芯片及其焊接方法
CN106537582A (zh) 热界面材料组件及其相关方法
WO2012073517A1 (ja) 誘導加熱コイルおよび誘導加熱装置
Lanin et al. Induction devices for assembly soldering in electronics
TWI770612B (zh) 晶片移轉系統與晶片移轉方法
CN104028870A (zh) 用于复合介质基板上的天线子的高频感应钎焊方法
US20140305913A1 (en) Resistance welding device comprising a power source arranged on a welding gun
CN103639558A (zh) 热-超声-电磁多场复合再流焊方法
CN104505350A (zh) 双面导电ic卡载带及其加工方法
CN111128790B (zh) 微元件的加工装置及焊接方法、显示面板
CN108971804A (zh) 焊层厚度控制方法及由该方法制作的功率半导体器件
CN107852782A (zh) 用于家用器具的加热装置
JP2023059264A (ja) 電子霧化装置及びその霧化本体、アトマイザー、加熱制御方法
CN110611963B (zh) 超晶格材料电发热板及其制作方法及超晶格电加热炉
CN208208459U (zh) 一种双面电阻层结构的大功率抗浪涌合金片电阻
CN102117720A (zh) 一种温度保护装置
CN105379414B (zh) 用于印刷电路感应焊的小型焊头
CN101837495B (zh) 屏蔽罩密封方法
CN103249273B (zh) 堆叠式基板结构
CN214627403U (zh) 一种发热板及应用其的电器
Cui et al. High frequency induction focused soldering method and solder joint quality control
JP2012243903A (ja) 電子部品の半田付け方法及び装置
CN219163391U (zh) 焊接结构、封装结构、电子设备及加热装置
CN102218577B (zh) 感应加热钎焊的磁性柱状焊盘结构及焊接方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant