CN108282265A - 纠错编码方法、装置、设备及计算机可读存储介质 - Google Patents

Abstract

本发明公开了一种纠错编码方法、装置、设备及计算机可读存储介质，本发明包括：将待编码的字符转换为二进制比特串；将二进制比特串按照预设顺序分成长度不同的若干个二进制子串；依次对各个二进制子串添加校验码得到密文子串；将密文子串按照预设顺序重新组合为二进制编码。利用本发明，将二进制比特串分成长度不同的二进制子串，因此得到的二进制编码的校验位的长度也是不相同的，不法分子不容易根据纠错级别的长度推算出校验位的长度，从而也不容易推算出信息位的长度，因此在译码的过程中信息不容易被破解，提高了纠错编码的安全性。

Description

纠错编码方法、装置、设备及计算机可读存储介质

技术领域

本发明涉及信息编码技术领域，特别是涉及一种纠错编码方法。本发明还涉及一种纠错编码装置、设备及计算机可读存储介质。

背景技术

纠错编码又称之为信道编码，其原理是在传输过程中发生错误后能在接收端自行发现或纠正错误的码，仅用来发现错误的码一般常称为检错码，用来发现并纠正错误的码称为纠错码。为了使一种码具有检错或者纠错能力，必须对原码字增加多余的码元，以扩大码字之间的差别，即把原码字按某种规则变成有一定剩余度的码字，并使每个码字的码之间有一定的关系，关系的建立称为编码，码字中相比于原码字新增加的多余的码元就是检错码或者纠错码。

RS(Reed Solomon，里德-所罗门)编码技术是目前最有效、应用最广泛的纠错编码方法之一，它既能纠错随机码又能纠错突发性误码，主要应用于二维码、条形码字符编码过程或其他任何需要字符编码纠错的场景。在现有的RS纠错编码方法中，一个RS码主要包括信息位和检验位。现有常用的二维条码采用的RS纠错编码方法通常分为四个公开固定的纠错级别，不同的纠错级别对应的不同的校验位比例，根据纠错级别可推算出校验位的长度，从而通过校验位的长度推算信息位的长度，因此在译码过程中信息容易遭到破解，安全性低。

因此，如何提供一种安全性高的纠错编码方法、装置、设备及计算机可读存储介质是本领域技术人员需要解决的问题。

发明内容

本发明的目的是提供一种纠错编码方法；其能够提高纠错编码的安全性；本发明的另一目的是提供一种包括上述纠错编码方法的装置、设备及计算机可读存储介质，其也能够提高纠错编码的安全性。

为解决上述技术问题，本发明提供了一种纠错编码方法，包括：

将待编码的字符转换为二进制比特串；

将所述二进制比特串按照预设顺序分成长度不同的若干个二进制子串；

依次对各个所述二进制子串添加校验码得到密文子串；

将所述密文子串按照所述预设顺序重新组合为最终二进制编码。

优选地，所述将所述二进制比特串按照预设顺序分成长度不同的若干个二进制子串的过程具体为：

根据预设编码长度N以及关系式2^p-1＜N≤2^p计算得到转换位数p；

获取所述二进制比特串的长度，并将所述二进制比特串的长度除以所述转换位数p得到整数商M以及余数Y；

在所述二进制比特串最后Y位数的最高位前加一个1再加多个0，直至所述二进制比特串的长度能够被所述转换位数p整除，且整除后的商为M+1；

在从0到N的整数内选取若干个整数组成密钥数组，并且所述密钥数组中所有整数的和为M+1；将所述密钥数组中的各个整数与所述转换位数p相乘得到分组参数；

根据所述分组参数将所述二进制比特串分为若干个二进制子串。

优选地，在所述将所述密文子串按照所述预设顺序重新组合为最终二进制编码之后，还包括：

发出完成纠错编码的提示。

为解决上述技术问题，本发明还提供了一种纠错编码装置，包括：

转换单元，用于将待编码的字符转换为二进制比特串；

分组单元，用于将所述二进制比特串按照预设顺序分成长度不同的若干个二进制子串；

编码单元，用于依次对各个所述二进制子串添加校验码得到密文子串；

组合单元，用于将所述密文子串按照所述预设顺序重新组合为最终二进制编码。

优选地，所述分组单元包括：

选取子单元，用于根据预设编码长度N以及关系式2^p-1＜N≤2^p计算得到转换位数p；

获取子单元，用于获取所述二进制比特串的长度，并将所述二进制比特串的长度除以所述转换位数p得到整数商M以及余数Y；

补足子单元，用于在所述二进制比特串最后Y位数的最高位前加一个1再加多个0，直至所述二进制比特串的长度能够被所述转换位数p整除，且整除后的商为M+1；

密钥子单元，用于在从0到N的整数内选取若干个整数组成密钥数组，并且所述密钥数组中所有整数的和为M+1；将所述密钥数组中的各个整数与所述转换位数p相乘得到分组参数；

分组子单元，用于根据所述分组参数将所述二进制比特串分为若干个二进制子串。

优选地，还包括：

提示单元，用于发出完成纠错编码的提示。

为解决上述技术问题，本发明还提供了一种纠错编码设备，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如上述任一项所述的纠错编码方法的步骤。

为解决上述技术问题，本发明还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任一项所述的纠错编码方法的步骤。

本发明提供了一种纠错编码方法、装置、设备及计算机可读存储介质，本发明包括：将待编码的字符转换为二进制比特串；将二进制比特串按照预设顺序分成长度不同的若干个二进制子串；依次对各个二进制子串添加校验码得到密文子串；将密文子串按照预设顺序重新组合为最终二进制编码。利用本发明，将二进制比特串按照预设规则分为若干个长度不同的二进制子串，然后对各个二进制子串添加纠错码得到二进制编码，因为本发明将二进制比特串分成长度不同的二进制子串，因此得到的二进制编码的校验位的长度也是不相同的，不法分子不容易根据纠错级别的长度推算出校验位的长度，从而也不容易推算出信息位的长度，因此在译码的过程中信息不容易被破解，提高了纠错编码的安全性。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的一种纠错编码方法的流程图；

图2为本发明提供的一种纠错编码装置的结构示意图。

具体实施方式

本发明的核心是提供一种纠错编码方法；其能够提高纠错编码的安全性；本发明的另一核心是提供一种包括上述纠错编码方法的装置、设备及计算机可读存储介质，其也能够提高纠错编码的安全性。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提供了一种纠错编码方法，如图1所示，图1为本发明提供的一种纠错编码方法的流程图，该方法包括以下步骤：

步骤S1：将待编码的字符转换为二进制比特串。

需要说明的是，在实际应用中，为了让计算机能够识别并处理一些文字或者图形信息，因此需要对这些文字或者图形信息进行编码，例如二维码。在进行编码的过程中，需要先将待编码的字符按照一定协议或格式转换为二进制比特串，该二进制比特串由0或1组成，在计算机中表示一个二进制数。

步骤S2：将二进制比特串按照预设顺序分成长度不同的若干个二进制子串。

需要说明的是，完成分组后的各个二进制子串的长度都不相同。例如：将二进制比特串按照从比特串头到比特串尾的顺序进行分组，二进制比特串的第1位到第16位为一组，第17位到第80位为一组，依次类推，直到二进制比特串的每一位数都被分到相应的二进制子串中，分组的时候需要依照预先设定的长度规则来将二进制比特串分为长度不同的若干个二进制子串。

步骤S3：依次对各个二进制子串添加校验码得到密文子串。

需要说明的是，在进行纠错编码前，一般都会先设置好编码长度，即一个码字的长度。在进行纠错时，给每一个二进制子串的后面添加上校验码，二进制子串中携带有待编码字符的信息，二进制子串所占的位数为码字的信息位，校验码所占的位数为码字的校验位，因此，一个码字由信息位和校验位组成。纠错编码的过程就是给每个码字的信息位后面加上校验码，直到整个码字的长度达到预先设置好的编码长度。添加校验码的过程也必须按照相应的规则进行添加，从而使得信息位编码在出错的时候能够通过校验码对其进行还原或纠正。此处添加校验码的方式可以有多种，例如，RS纠错编码、奇偶校验位纠错编码等方式，本领域的技术人员可以根据实际情况自行选择，本发明对此不作限定。

步骤S4：将密文子串按照预设顺序重新组合为最终二进制编码。

需要说明的是，为各个二进制子串完成纠错编码得到若干个密文子串后，再次按照预设顺序将各个密文子串重新组合，例如：二进制比特串的第1位到第16位为一组的密文子串的尾部(即为该密文子串的最后一个校验码)和第17位到第80位为一组的密文子串的头部(即为二进制比特串的第17位数)相连，依次类推，直到所有的密文子串都连接成一个完成纠错编码的密文，该密文即为最终二进制编码。

作为优选的，将二进制比特串按照预设顺序分成长度不同的若干个二进制子串的过程具体为：

根据预设编码长度N以及关系式2^p-1＜N≤2^p计算得到转换位数p；

获取二进制比特串的长度，并将二进制比特串的长度除以转换位数p得到整数商M以及余数Y；

在二进制比特串最后Y位数的最高位前加一个1再加多个0，直至二进制比特串的长度能够被转换位数p整除，且整除后的商为M+1；

在从0到N的整数内选取若干个整数组成密钥数组，并且密钥数组中所有整数的和为M+1；将密钥数组中的各个整数与转换位数p相乘得到分组参数；

根据分组参数将二进制比特串分为若干个二进制子串。

需要说明的是，在进行纠错编码前，将编码长度设置为N，然后根据关系式2^p-1＜N≤2^p计算得到转换位数p，例如：编码长度选取为N＝256，则p＝8。然后在将待编码的字符串(例如：“ABCD1234？？”、“sdgha…ashdah158sd”等等)按照一定协议或格式(例如按照utf-8或base64等转换标准)转换为二进制比特串后就可以获取到二进制比特串的长度，二进制比特串的长度记为s，例如：s＝6723。获取到二进制比特串的长度后，用二进制比特串的长度s除以转换位数p得到整数商M以及余数Y，例如：s＝6723，通过计算后得到M＝840，Y＝3。

完成上述操作以后，在二进制比特串最后Y位数的最高位前加一个1再加多个0，直至二进制比特串的长度能够被转换位数p整除，且整除后的商为M+1。例如：当p＝8，Y＝3时，二进制比特串最后Y为“110”，为了使得补足后的二进制比特串能够被转换位数p整除，则将“110”补为“00001110”。然后选取密钥数组，密钥数组记为A，A是一串范围为0到N的正数数组，各个整数的数值可以从0到N中任意选取，但是A中所有的整数的和必须为M+1，例如A为[13,65,192,230,182,24,135]。得到密钥数组后，将密钥数组中的各个整数与转换位数p相乘得到分组参数B；例如：当p＝8时，B为[104,520,1536,1840,1456,192,1080]。得到分组参数B后，根据分组参数B将二进制比特串分为若干个二进制子串，例如：在上述例子得到分组参数B为[104,520,1536,1840,1456,192,1080]的基础上，将二进制比特串中的前104位数分为第一组Z1，将第105位到第624位划分为第二组Z2，依次类推，最后刚好将二进制比特串划分完，得到若干个二进制子串，记为Z1，Z2，…，Zn。

相应的，对Z1，Z2，…，Zn分别在有限域GF(2^p)上进行RS纠错编码(或奇偶校验纠错编码等其他编码方式)，在第Zi组中，其信息位长度为Bi，纠错位长度为N*p-Bi，纠错编码完成后每组编码的总长度为N*p，再按照预设顺序把每组首尾相接生成新的二进制编码。

需要说明的是，使用这种方式进行编码后得到的二进制编码在解码的时候也会有相应的解码方式，相应的解码过程如下：对于编码完成后得到的二进制编码已知的是分组参数B和编码长度N，首先通过编码长度N以及关系式2^p-1＜N≤2^p求得转换位数p。将二进制编码按照每N位分成若干个编码组V，分别记为V1，V2，…，Vi分别再将比特串按照每N*p位分为若干个组Z，对每一组Vi进行基于有限域GF(2^p)的RS解码，其中纠错位长度为N*p-Bi，每组V解码后得到的二进制子串依次首尾相接，得到二进制比特串s，从二进制比特串最后p位数的最高位开始消除多个0和一个1，例如p＝8时，最后一位转为二进制为“00100100”，则应消去“001”变成“00100”后再加入s中。最后，对s按照一定的规则进行逆字符转换，即可得到原始信息，解码过程结束。

可以理解的是，通过上述方法，能够将不定长度的比特串(字符转换为的二进制比特串)纠错编码后成为固定长度的编码，并且对于长度不能整除某个整数p的比特串，在其末尾剩余的二进制比特串最高位前加一个1再加多个0达到完全整除的目的。

作为优选的，在所述将所述密文子串按照所述预设顺序重新组合为最终二进制编码之后，还包括：

发出完成纠错编码的提示。

需要说明的是，在完成纠错编码后，发出提示提醒用户纠错编码以及完成，以便于用于可以接着进行后面的流程，有利于提高用户的工作效率。

本发明提供了一种纠错编码方法，包括：将待编码的字符转换为二进制比特串；将二进制比特串按照预设顺序分成长度不同的若干个二进制子串；依次对各个二进制子串添加校验码得到密文子串；将密文子串按照预设顺序重新组合为最终二进制编码。利用本发明，将二进制比特串按照预设规则分为若干个长度不同的二进制子串，然后对各个二进制子串添加纠错码得到二进制编码，因为本发明将二进制比特串分成长度不同的二进制子串，因此得到的二进制编码的校验位的长度也是不相同的，不法分子不容易根据纠错级别的长度推算出校验位的长度，从而也不容易推算出信息位的长度，因此在译码的过程中信息不容易被破解，提高了纠错编码的安全性。

本发明还提供了一种纠错编码装置，如图2所示，图2为本发明提供的一种纠错编码装置的结构示意图，该装置包括：

转换单元1，用于将待编码的字符转换为二进制比特串；

分组单元2，用于将二进制比特串按照预设顺序分成长度不同的若干个二进制子串；

编码单元3，用于依次对各个二进制子串添加校验码得到密文子串；

组合单元4，用于将密文子串按照预设顺序重新组合为二进制编码。

作为优选的，分组单元2包括：

选取子单元，用于根据预设编码长度N以及关系式2^p-1＜N≤2^p计算得到转换位数p；

获取子单元，用于获取二进制比特串的长度，并将二进制比特串的长度除以转换位数p得到整数商M以及余数Y；

补足子单元，用于在二进制比特串最后Y位数的最高位前加一个1再加多个0，直至二进制比特串的长度能够被转换位数p整除，且整除后的商为M+1；

密钥子单元，用于在从0到N的整数内选取若干个整数组成密钥数组，并且密钥数组中所有整数的和为M+1；将密钥数组中的各个整数与转换位数p相乘得到分组参数；

分组子单元，用于根据分组参数将二进制比特串分为若干个二进制子串。

作为优选的，该装置还包括：

提示单元，用于发出完成纠错编码的提示。

本发明提供了一种纠错编码装置，包括：转换单元，用于将待编码的字符转换为二进制比特串；分组单元，用于将二进制比特串按照预设顺序分成长度不同的若干个二进制子串；编码单元，用于依次对各个二进制子串添加校验码得到密文子串；组合单元，用于将密文子串按照预设顺序重新组合为最终二进制编码。利用本发明，将二进制比特串按照预设规则分为若干个长度不同的二进制子串，然后对各个二进制子串添加纠错码得到二进制编码，因为本发明将二进制比特串分成长度不同的二进制子串，因此得到的二进制编码的校验位的长度也是不相同的，不法分子不容易根据纠错级别的长度推算出校验位的长度，从而也不容易推算出信息位的长度，因此在译码的过程中信息不容易被破解，提高了纠错编码的安全性。

本发明还提供了一种纠错编码设备，包括：

存储器，用于存储计算机程序；

处理器，用于执行计算机程序时实现如上述任一项的纠错编码方法的步骤。

本发明还提供了一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述任一项的纠错编码方法的步骤。

对于本发明提供的一种纠错编码设备及计算机可读存储介质的介绍请参照上述方法实施例，本发明在此不在赘述。

以上对本发明所提供一种纠错编码方法、装置、设备及计算机可读存储介质进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (8)

1.一种纠错编码方法，其特征在于，包括：

将待编码的字符转换为二进制比特串；

将所述二进制比特串按照预设顺序分成长度不同的若干个二进制子串；

依次对各个所述二进制子串添加校验码得到密文子串；

将所述密文子串按照所述预设顺序重新组合为最终二进制编码。

2.根据权利要求1所述的纠错编码方法，其特征在于，所述将所述二进制比特串按照预设顺序分成长度不同的若干个二进制子串的过程具体为：

根据预设编码长度N以及关系式2^p-1＜N≤2^p计算得到转换位数p；

获取所述二进制比特串的长度，并将所述二进制比特串的长度除以所述转换位数p得到整数商M以及余数Y；

在所述二进制比特串最后Y位数的最高位前加一个1再加多个0，直至所述二进制比特串的长度能够被所述转换位数p整除，且整除后的商为M+1；

在从0到N的整数内选取若干个整数组成密钥数组，并且所述密钥数组中所有整数的和为M+1；将所述密钥数组中的各个整数与所述转换位数p相乘得到分组参数；

根据所述分组参数将所述二进制比特串分为若干个二进制子串。

3.根据权利要求1所述的纠错编码方法，其特征在于，在所述将所述密文子串按照所述预设顺序重新组合为最终二进制编码之后，还包括：

发出完成纠错编码的提示。

4.一种纠错编码装置，其特征在于，包括：

转换单元，用于将待编码的字符转换为二进制比特串；

分组单元，用于将所述二进制比特串按照预设顺序分成长度不同的若干个二进制子串；

编码单元，用于依次对各个所述二进制子串添加校验码得到密文子串；

组合单元，用于将所述密文子串按照所述预设顺序重新组合为最终二进制编码。

5.根据权利要求4所述的纠错编码装置，其特征在于，所述分组单元包括：

选取子单元，用于根据预设编码长度N以及关系式2^p-1＜N≤2^p计算得到转换位数p；

获取子单元，用于获取所述二进制比特串的长度，并将所述二进制比特串的长度除以所述转换位数p得到整数商M以及余数Y；

补足子单元，用于在所述二进制比特串最后Y位数的最高位前加一个1再加多个0，直至所述二进制比特串的长度能够被所述转换位数p整除，且整除后的商为M+1；

密钥子单元，用于在从0到N的整数内选取若干个整数组成密钥数组，并且所述密钥数组中所有整数的和为M+1；将所述密钥数组中的各个整数与所述转换位数p相乘得到分组参数；

分组子单元，用于根据所述分组参数将所述二进制比特串分为若干个二进制子串。

6.根据权利要求4所述的纠错编码装置，其特征在于，还包括：

提示单元，用于发出完成纠错编码的提示。

7.一种纠错编码设备，其特征在于，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如权利要求1至3任一项所述的纠错编码方法的步骤。

8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至3任一项所述的纠错编码方法的步骤。