CN108269897A - 一种led芯片及其制备方法 - Google Patents
一种led芯片及其制备方法 Download PDFInfo
- Publication number
- CN108269897A CN108269897A CN201810069051.8A CN201810069051A CN108269897A CN 108269897 A CN108269897 A CN 108269897A CN 201810069051 A CN201810069051 A CN 201810069051A CN 108269897 A CN108269897 A CN 108269897A
- Authority
- CN
- China
- Prior art keywords
- layer
- preparation
- substrate
- electrode
- led chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 41
- 238000000407 epitaxy Methods 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims description 58
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 238000004062 sedimentation Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 9
- 238000002834 transmittance Methods 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 238000007788 roughening Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 22
- 230000001394 metastastic effect Effects 0.000 abstract description 6
- 206010061289 metastatic neoplasm Diseases 0.000 abstract description 6
- 238000009826 distribution Methods 0.000 abstract description 4
- 238000005520 cutting process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000013517 stratification Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000009738 saturating Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种LED芯片及其制备方法，所述制备方法通过在形成N电极之前，在LED外延结构的N型外延层上形成一透明导电层，所述透明导电层与N型外延层直接形成欧姆接触，使LED芯片N电极工艺的稳定性和转移性得以提高，同时使LED芯片的发光分布更加均匀，从而提升LED芯片的发光性能。
Description
技术领域
本发明属于半导体发光领域，特别是涉及一种LED芯片及其制备方法。
背景技术
随着发光二极管(Light Emitting Diode，简称LED)技术的不断发展，LED芯片有传统的正装结构、倒装结构以及垂直结构，因垂直结构的LED芯片具有散热好、能够承载大电流、发光强度高、耗电量小、寿命长等优点，被广泛应用于通用照明、景观照明、特种照明、汽车照明等领域。
然而，在垂直结构的LED芯片中N电极与N型外延层的欧姆接触是关键技术之一，其难点在于不同的外延结构形成欧姆接触的难易有差别，而且很难控制其表面态对欧姆接触的影响，二者共同作用使得LED芯片的工艺稳定性和转移性较差，从而影响LED芯片的发光性能。
因此，针对上述技术问题，有必要提供一种LED芯片及其制备方法。
发明内容
本发明为了解决LED芯片中N电极与N型外延层的欧姆接触问题，提供一种LED芯片及其制备方法，提高其工艺稳定性和转移性，提升LED芯片的发光性能。
为解决上述技术问题，本发明提供一种LED芯片的制备方法，所述制备方法包括：
提供LED外延结构，所述LED外延结构包括衬底；自下至上依次形成于所述衬底上的N型外延层、量子阱层及P型外延层；
形成P电极层，在所述P型外延层上形成所述P电极层；
提供基板，将所述基板与所述P电极层相键合；
去除所述衬底并暴露出所述N型外延层；
形成透明导电层，在所述N型外延层上形成所述透明导电层；
形成N电极，在所述透明导电层上形成所述N电极。
较佳的，在所述的制备方法中，所述透明导电层为ITO透明导电层。
可选的，在所述的制备方法中，采用活性等离子体沉积法形成所述ITO透明导电层。
较佳的，在所述的制备方法中，所述活性等离子体沉积法的生长温度大于180摄氏度。
进一步的，在所述的制备方法中，所述活性等离子体沉积法的生长温度在200摄氏度～600摄氏度之间。
较佳的，在所述的制备方法中，所述ITO透明导电层的透光率大于80％。
可选的，形成P电极层的步骤包括：形成反射电极层，所述发射电极层覆盖所述P型外延层；形成键合金属层，在所述反射电极层上形成所述键合金属层，所述反射电极层和所述键合金属层共同作为所述P电极层。
可选的，所述制备方法在去除所述衬底并暴露出所述N型外延层的步骤和形成透明导电层的步骤之间，还包括对所述N型外延层的表面进行粗化的步骤。
较佳的，在所述的制备方法中，采用湿法刻蚀工艺粗化所述N型外延层的表面。
可选的，在所述的制备方法中，所述LED外延结构还包括形成于所述衬底和所述N型外延层之间的非故意掺杂外延层。
可选的，在所述的制备方法中，去除所述衬底并暴露出N型外延层的步骤包括：采用激光剥离法去除所述衬底；采用干法刻蚀去除所述非故意掺杂外延层暴露出所述N型外延层。
根据本发明的另一面，本发明还提供一种LED芯片包括：基板；位于所述基板上且自下至上的P电极层、P型外延层、量子阱层、N型外延层、透明导电层及N电极。
较佳的，在所述的LED芯片中，所述透明导电层为ITO透明导电层。
进一步的，在所述的LED芯片中，所述ITO透明导电层的透光率大于80％。
可选的，在所述的LED芯片中，所述P电极层包括反射电极层和键合金属层，其中，所述反射电极层位于所述P型外延层上，所述键合金属层位于所述反射电极层与所述基板之间。
可选的，在所述的LED芯片中，所述N电极的材质为Ni/Au或Cr/Pt/Au。
可选的，在所述的LED芯片中，所述基板为Si衬底、W/Cu衬底或Mo/Cu衬底。
进一步的，在所述的LED芯片中，所述N型外延层具有粗糙的表面。
与现有技术相比，本发明具有以下有益效果：
本发明提供的LED芯片的制备方法通过在形成N电极之前，在LED外延结构的N型外延层上形成一透明导电层，所述透明导电层与N型外延层直接形成欧姆接触，使LED芯片N电极工艺的稳定性和转移性得以提高，同时使LED芯片的发光分布更加均匀，从而提升LED芯片的发光性能。
进一步的，所述透明导电层为ITO透明导电层，采用活性等离子体沉积法形成所述ITO透明导电层，且所述活性等离子体沉积法的生长温度大于180摄氏度，以及形成的所述ITO透明导电层的透光率大于80％，这样，所述ITO透明导电层与N型外延层直接形成良好的欧姆接触，能够将电流有效扩展开来；而且所述ITO透明导电层与N电极有足够好的粘附性，且热稳定性也较好，LED芯片的发光性能得到进一步提升。
附图说明
图1为本发明一种LED芯片的制备方法的流程图；
图2至图9为本发明一种LED芯片的制备方法的各工艺步骤中LED芯片的结构示意图。
具体实施方式
下面将结合流程图和示意图对本发明的一种LED芯片及其制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，本发明提供一种LED芯片的制备方法，如图1所示，所述制备方法包括以下步骤：
步骤S1、提供LED外延结构，所述LED外延结构包括衬底；自下至上依次形成于所述衬底上的N型外延层、量子阱层及P型外延层；
步骤S2、形成P电极层，在所述P型外延层上形成所述P电极层；
步骤S3、提供基板，将所述基板与所述P电极层相键合；
步骤S4、去除所述衬底并暴露出所述N型外延层；
步骤S5、形成透明导电层，在所述N型外延层上形成所述透明导电层；
步骤S6、形成N电极，在所述透明导电层上形成所述N电极。
相应的，本发明还提供了一种LED芯片，包括：基板；位于所述基板上且自下至上的P电极层、P型外延层、量子阱层、N型外延层、透明导电层及N电极。
本发明通过在形成N电极之前，在LED外延结构的N型外延层上形成一透明导电层，所述透明导电层与N型外延层直接形成欧姆接触，使LED芯片N电极工艺的稳定性和转移性得以提高，同时使LED芯片的发光分布更加均匀，从而提升LED芯片的发光性能。
以下列举所述一种LED芯片及其制备方法的实施例，以清楚说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
首先，请参阅图1，执行步骤S1，提供LED外延结构，所述LED外延结构包括：衬底10；在所述衬底10上依次形成的非故意掺杂外延层11、N型外延层12、量子阱层13及P型外延层14，如图2所示。
具体的，所述衬底10可采用蓝宝石衬底、SiC、ZnS、ZnO或GaAs等适用于LED芯片制造的衬底，本实施例中，所述衬底10优选采用蓝宝石衬底。采用外延方法形成所述非故意掺杂外延层11、N型外延层12、量子阱层13及P型外延层14。外延生长方法可以选用MOCVD(金属有机化学气相沉积)方法、CVD(化学气相沉积)方法、PECVD(等离子体增强化学气相沉积)方法、MBE(分子束外延)方法或HVPE(氢化物气相外延)方法等，本实施例中，外延生长方法可以优选MOCVD方法，在此并不做限定。所述非故意掺杂外延层11能够减少由于衬底10和N型外延层12之间的晶格常数差导致的晶格失配度，而且所述非故意掺杂外延层11能够增强形成在该层上的外延层的结晶性能。
接着，请参阅图1，执行步骤S2，形成P电极层20，在所述P型外延层14上形成所述P电极层20，如图3所示。较佳的，所述P电极层20包括反射电极层和键合金属层，其中，所述反射电极层位于所述P型外延层14上，所述反射电极层可以为单层或多层结构，所述反射电极层的材质可以包括Ag、Au、Al、Ti、Ni、Pt等材料中的至少一种，本实施例中，所述反射电极层的材质优选采用Ag；然后，在所述反射电极层上形成键合金属层，所述键合金属层也可以为单层或多层结构，所述键合金属层的材质可以包括Au、Sn、Ag、Al、Ti、Ni、Pt等材料的至少一种，本实施例中，所述键合金属层优选采用Au/Sn复合层。
然后，请参阅图1，执行步骤S3，提供基板21，将所述基板21与所述P电极层20相键合，如图4所示。具体的，所述基板21作为键合衬底，可以为Si衬底或高导电导热率的金属衬底，如W/Cu衬底或Mo/Cu衬底等。
再请参阅图1，执行步骤S4，去除所述衬底10并暴露出所述N型外延层12。具体的，本实施例中，先采用激光剥离法去除所述衬底10，如图5所示；再采用干法刻蚀工艺去除所述非故意掺杂外延层11以暴露出所述N型外延层12，所述干法刻蚀可以但不限于ICP(Inductively Couple Plasma Etch感应耦合等离子体刻蚀)法，ICP法可以达到工业上无电荷破坏、最小限度污染、残渣去除能力、高灰化率的标准。此外，在实际工艺中，在去除所述非故意掺杂外延层11的同时，还会去除切割道上的外延层(部分所述N型外延层12、部分量子阱层13和部分P型外延层14)直至暴露出所述P电极层20，形成MESA台面。较佳的，ICP法采用Cl2、BCl3或其混合气体，切割道的侧壁角度约45度～75度，如图6所示。需要说明的是所述切割道用于分隔多个MESA台面。为了图示的方便，图6中仅示出了一个MESA台面，然而须知，在实际工艺中，根据衬底面积及设计的单个LED芯片单元面积，可通过切割道划分出若干LED芯片单元。
接着，请参阅图1，执行步骤S5，形成透明导电层，在所述N型外延层12上形成所述透明导电层。较佳的，在形成所述透明导电层之前，可以先将所述N型外延层12表面进行粗化，可以减少或者破坏外延层材料与空气界面处的全反射，可以提高LED芯片的光提取效率。具体的，为了对切割道侧壁和暴露出的所述P电极层20的表面进行一个保护，可以形成一钝化层30，所述钝化层30的材质可以为SiO2、Si3N4或Al2O3等，所述钝化层30覆盖所述切割道侧壁和暴露出的所述P电极层20的表面；然后，对N型外延层12进行湿法粗化，如可以采用KOH溶液或H3PO4溶液进行粗化，使所述N型外延层12形成粗糙的表面(如不规则的凹凸表面)，使芯片表面形成有利于出光的金字塔形微结构，如图7所示。
接着，在具有粗糙表面的N型外延层12上形成透明导电层31，如图8所示。较佳的，所述透明导电层31可以但不限于为ITO透明导电层31。优选的，可以采用活性等离子体沉积法(Reactive Plasma Deposition，简称RPD)形成所述ITO透明导电层31，为了使所述ITO透明导电层31与N型外延层12能够形成良好的欧姆接触，所述RPD的生长温度需要大于180摄氏度，例如其生长温度可以在200摄氏度～600摄氏度之间；而且，考虑到LED芯片的发光效率，形成的所述ITO透明导电层31的透光率需大于80％。在上述条件下得到的所述ITO透明导电层31与N型外延层12可以直接形成良好的欧姆接触，使后续N电极工艺的稳定性和转移性得以提高，同时，能够将N面电流有效扩展开来，从而提升LED芯片的发光性能。
最后，请参阅图1，执行步骤S6，形成N电极，在所述透明导电层31上形成所述N电极32。较佳的，可以通过蒸镀方法形成所述N电极32，如图9所示，所述N电极32可采用Ni/Au或Cr/Pt/Au等复合结构。需要说明的是，所述N电极32的首层金属与所述ITO透明导电层31有足够好的粘附性。
通过上述制备方法，得到LED芯片包括：基板21；位于所述基板21上且自下至上的P电极层20、P型外延层14、量子阱层13、N型外延层12、ITO透明导电层31和N电极32，其中，所述ITO透明导电层31的透光率大于80％，所述N型外延层12具有粗糙的表面。显然，LED芯片的上述结构并不限于通过上述制备方法得到。
在本实施例中，因为在形成N电极32之前，采用活性等离子体沉积法在LED外延结构的N型外延层12上形成了ITO透明导电层31，且所述活性等离子体沉积法的生长温度大于180摄氏度，以及形成的所述ITO透明导电层31的透光率大于80％，则所述ITO透明导电层31与N型外延层12可以直接形成良好的欧姆接触，且能够将电流有效扩展开来；而且所述ITO透明导电层31与N电极32有足够好的粘附性，且热稳定性也较好，LED芯片的发光性能得到提升。
综上，本发明提供的LED芯片的制备方法通过在形成N电极之前，在LED外延结构的N型外延层上形成一透明导电层，所述透明导电层与N型外延层直接形成欧姆接触，使LED芯片N电极工艺的稳定性和转移性得以提高，同时使LED芯片的发光分布更加均匀，从而提升LED芯片的发光性能。
进一步的，所述透明导电层为ITO透明导电层，采用活性等离子体沉积法形成所述ITO透明导电层，且所述活性等离子体沉积法的生长温度大于180摄氏度，以及形成的所述ITO透明导电层的透光率大于80％，这样，所述ITO透明导电层与N型外延层直接形成良好的欧姆接触，能够将电流有效扩展开来；而且所述ITO透明导电层与N电极有足够好的粘附性，且热稳定性也较好，LED芯片的发光性能得到进一步提升。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (18)
1.一种LED芯片的制备方法，其特征在于，所述制备方法包括：
提供LED外延结构，所述LED外延结构包括衬底；自下至上依次形成于所述衬底上的N型外延层、量子阱层及P型外延层；
形成P电极层，在所述P型外延层上形成所述P电极层；
提供基板，将所述基板与所述P电极层相键合；
去除所述衬底并暴露出所述N型外延层；
形成透明导电层，在所述N型外延层上形成所述透明导电层；
形成N电极，在所述透明导电层上形成所述N电极。
2.如权利要求1所述的制备方法，其特征在于，所述透明导电层为ITO透明导电层。
3.如权利要求2所述的制备方法，其特征在于，采用活性等离子体沉积法形成所述ITO透明导电层。
4.如权利要求3所述的制备方法，其特征在于，所述活性等离子体沉积法的生长温度大于180摄氏度。
5.如权利要求4所述的制备方法，其特征在于，所述活性等离子体沉积法的生长温度在200摄氏度～600摄氏度之间。
6.如权利要求2所述的制备方法，其特征在于，所述ITO透明导电层的透光率大于80％。
7.如权利要求1所述的制备方法，其特征在于，形成P电极层的步骤包括：
形成反射电极层，所述发射电极层覆盖所述P型外延层；
形成键合金属层，在所述反射电极层上形成所述键合金属层，所述反射电极层和所述键合金属层共同作为所述P电极层。
8.如权利要求1所述的制备方法，其特征在于，所述制备方法在去除所述衬底并暴露出所述N型外延层的步骤和形成透明导电层的步骤之间，还包括对所述N型外延层的表面进行粗化的步骤。
9.如权利要求8所述的制备方法，其特征在于，采用湿法刻蚀工艺粗化所述N型外延层的表面。
10.如权利要求1所述的制备方法，其特征在于，所述LED外延结构还包括形成于所述衬底和所述N型外延层之间的非故意掺杂外延层。
11.如权利要求10所述的制备方法，其特征在于，去除所述衬底并暴露出N型外延层的步骤包括：
采用激光剥离法去除所述衬底；
采用干法刻蚀去除所述非故意掺杂外延层暴露出所述N型外延层。
12.一种LED芯片，其特征在于，包括：基板；位于所述基板上且自下至上的P电极层、P型外延层、量子阱层、N型外延层、透明导电层及N电极。
13.如权利要求12所述的LED芯片，其特征在于，所述透明导电层为ITO透明导电层。
14.如权利要求13所述的LED芯片，其特征在于，所述ITO透明导电层的透光率大于80％。
15.如权利要求12所述的LED芯片，其特征在于，所述P电极层包括反射电极层和键合金属层，其中，所述反射电极层位于所述P型外延层上，所述键合金属层位于所述反射电极层与所述基板之间。
16.如权利要求12所述的LED芯片，其特征在于，所述N电极的材质为Ni/Au或Cr/Pt/Au。
17.如权利要求12所述的LED芯片，其特征在于，所述基板为Si衬底、W/Cu衬底或Mo/Cu衬底。
18.如权利要求12所述的LED芯片，其特征在于，所述N型外延层具有粗糙的表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810069051.8A CN108269897A (zh) | 2018-01-24 | 2018-01-24 | 一种led芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810069051.8A CN108269897A (zh) | 2018-01-24 | 2018-01-24 | 一种led芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108269897A true CN108269897A (zh) | 2018-07-10 |
Family
ID=62776585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810069051.8A Pending CN108269897A (zh) | 2018-01-24 | 2018-01-24 | 一种led芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108269897A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100505352C (zh) * | 2007-12-10 | 2009-06-24 | 华中科技大学 | 一种led芯片及其制备方法 |
| CN101661988A (zh) * | 2009-09-17 | 2010-03-03 | 上海蓝光科技有限公司 | 发光二极管芯片及其制造方法 |
| US20100283081A1 (en) * | 2009-05-08 | 2010-11-11 | Epistar Corporation | Light-emitting device |
| CN104617191A (zh) * | 2015-01-14 | 2015-05-13 | 映瑞光电科技(上海)有限公司 | 一种具有电流阻挡结构的led垂直芯片及其制备方法 |
-
2018
- 2018-01-24 CN CN201810069051.8A patent/CN108269897A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100505352C (zh) * | 2007-12-10 | 2009-06-24 | 华中科技大学 | 一种led芯片及其制备方法 |
| US20100283081A1 (en) * | 2009-05-08 | 2010-11-11 | Epistar Corporation | Light-emitting device |
| CN101661988A (zh) * | 2009-09-17 | 2010-03-03 | 上海蓝光科技有限公司 | 发光二极管芯片及其制造方法 |
| CN104617191A (zh) * | 2015-01-14 | 2015-05-13 | 映瑞光电科技(上海)有限公司 | 一种具有电流阻挡结构的led垂直芯片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518598B1 (en) | III-nitride LED having a spiral electrode | |
| CN102082214B (zh) | 一种GaN基LED半导体芯片的制备方法 | |
| CN101673792B (zh) | 一种基于无掩模转移光子晶体结构的GaN基薄膜LED的制造方法 | |
| CN104134723A (zh) | 垂直型led芯片结构及其制备方法 | |
| KR20110013325A (ko) | 나노 패턴화 기판 및 에피택시 구조체 | |
| TW200905908A (en) | Semiconductor light-emitting element and process for making the same | |
| CN102290505A (zh) | GaN基发光二极管芯片及其制造方法 | |
| CN102723417B (zh) | 便于打线的led芯片及其制备方法 | |
| CN108133993A (zh) | 一种紫外led垂直芯片结构 | |
| CN105914277A (zh) | 一种倒装式大功率紫外led芯片及其制备方法 | |
| CN102779915A (zh) | 倒装发光二极管及其制备方法 | |
| CN104638069A (zh) | 垂直型led芯片结构及其制作方法 | |
| WO2016041471A1 (zh) | 一种具有特殊粗化形貌的led垂直芯片结构及其制备方法 | |
| WO2016000583A1 (zh) | 垂直型led结构及其制作方法 | |
| CN104064642A (zh) | 垂直型led的制作方法 | |
| CN102185074A (zh) | Ag/氧化锌基复合透明电极的发光二极管及其制备方法 | |
| CN104393140B (zh) | 一种高反射率的垂直结构发光二级管芯片及其制备方法 | |
| CN105609596A (zh) | 具有电流阻挡结构的led垂直芯片及其制备方法 | |
| CN105514230A (zh) | GaN基LED垂直芯片结构及其制备方法 | |
| CN104617191A (zh) | 一种具有电流阻挡结构的led垂直芯片及其制备方法 | |
| CN105047788B (zh) | 一种基于银基金属键合的薄膜结构led芯片及其制备方法 | |
| CN100369280C (zh) | 发光半导体器件及其形成方法 | |
| CN107863432B (zh) | 一种提升led性能的led制备方法以及led芯片 | |
| CN104795481B (zh) | 发光二极管及其制作方法 | |
| CN102299226B (zh) | 一种垂直结构发光二极管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 201306 1889 Hong Yin Road, Lingang industrial area, Pudong New Area, Shanghai Applicant after: EnRay Tek Optoelectronics (Shanghai) Co., Ltd. Address before: 201306 Hongyin Road 1889, Lingang Industrial Zone, Jing'an District, Shanghai Applicant before: EnRay Tek Optoelectronics (Shanghai) Co., Ltd. |
|
| CB02 | Change of applicant information | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180710 |
|
| RJ01 | Rejection of invention patent application after publication |