CN108269769A - 具有隔热和温度调节的集成电路 - Google Patents

具有隔热和温度调节的集成电路 Download PDF

Info

Publication number
CN108269769A
CN108269769A CN201711369696.5A CN201711369696A CN108269769A CN 108269769 A CN108269769 A CN 108269769A CN 201711369696 A CN201711369696 A CN 201711369696A CN 108269769 A CN108269769 A CN 108269769A
Authority
CN
China
Prior art keywords
bare chip
temperature
semiconductor bare
electrical component
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711369696.5A
Other languages
English (en)
Other versions
CN108269769B (zh
Inventor
B·J·马莱
本杰明·库克
R·A·内伊多尔夫
史蒂夫·库默尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN108269769A publication Critical patent/CN108269769A/zh
Application granted granted Critical
Publication of CN108269769B publication Critical patent/CN108269769B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N19/00—Integrated devices, or assemblies of multiple devices, comprising at least one thermoelectric or thermomagnetic element covered by groups H10N10/00 - H10N15/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请案涉及具有隔热及温度调节的集成电路。所揭示实例包含集成电路(100)，其具有：模制封装(106)，其包含腔体(110)；及半导体裸片(102)，其在所述腔体(110)内与所述模制封装(106)的内表面间隔开。所述半导体裸片(102)包含一或多个电组件(104)；热控制组件(R1、R2)，其用于控制所述电组件(104)的温度；及驱动器(118)，其用于至少部分地根据设置点信号(SP)向所述热控制组件(R1、R2)提供电流或电压信号。

Description

具有隔热和温度调节的集成电路
技术领域
本申请案涉及具有隔热及温度调节的集成电路。
背景技术
温度调节电路对于需要稳定电压或电流信号的仪器、计量及其它装置非常重要。形成在半导体衬底中或其上的电组件通常在操作中经受热漂移。散热及其它技术可帮助从集成电路(IC)的模制封装中去除热量。某些方法使用板上加热或热传递组件来控制IC中的电组件的温度。这些技术可与隔热结构耦合以促进组件温度的稳定。然而，这些方法是昂贵的并增加了功耗。IC中的组件也受机械应力影响，从而导致随温度变化的参数偏移及电势漂移。例如，已知的是，由于封装材料引起的热机械应力，例如晶体管的阈值电压、IC的高精度参考电压等电特性会漂移。低弹性模量的封装材料可用来增强应力免疫性，但是这些材料通常具有高热膨胀系数(CTE)，且封装在这种材料中的IC装置由于应力及温度漂移两者而仍然受到参数变化的影响。
发明内容
所揭示实例包含集成电路，其具有包含腔体的模制封装及腔体内的半导体裸片。半导体裸片包含一或多个电组件，其中热控制组件及驱动器用于控制电组件的温度。半导体裸片在腔体内至少部分地与模制封装的内表面间隔开，以改善绝热以实现改善的温度稳定性。在某些实例中，半导体裸片102的全部外表面与模制封装结构106的内表面间隔开，且裸片由接合线附接件支撑以进一步增强绝热并减轻机械应力。
附图说明
图1是根据一个实施例的集成电路的截面侧正视图，所述集成电路包含半导体裸片及电阻式热控制电路，所述半导体裸片由接合线悬挂在密封内腔中用于与模制封装结构隔热，所述电阻式热控制电路用于调节电组件的温度。
图2是另一集成电路实施例的截面侧正视图，所述集成电路实施例包含半导体裸片及热电结构，所述半导体裸片悬挂在模制封装结构腔体中，所述热电结构用于向电组件提供热量或从电组件中去除热量。
图3是另一集成电路实施例的截面侧正视图，所述集成电路实施例包含半导体裸片及多级热电结构，所述半导体裸片悬挂在模制封装结构腔体中，所述多级热电结构具有导电环形环以用于控制电组件温度。
图4是另一集成电路实施例的截面侧正视图，所述集成电路实施例包含半导体裸片及热电结构，所述半导体裸片悬挂在模制封装结构腔体中，所述热电结构具有垂直沟槽，所述垂直沟槽填充有半导体裸片中的绝缘材料。
图5是另一集成电路实施例的截面侧正视图，所述集成电路实施例包含半导体裸片及第二半导体裸片，所述半导体裸片悬挂在模制封装结构腔体中，所述第二半导体裸片囊封在模制封装结构中。
图6是另一集成电路实施例的截面侧正视图，所述集成电路实施例包含半导体裸片及热控制电路，所述半导体裸片悬挂在模制封装结构腔体中，所述热控制电路具有设置点产生器电路。
图7是展示在图6的集成电路中具有波形产生器及开关电路的实例设置点产生器的示意图。
图8是展示图6及7的实施例中的设置点信号及温度波形的信号图。
具体实施方式
在附图中，相同的元件符号在全文表示相同的元件，且各种特征不一定按比例绘制。在以下讨论及权利要求中，术语“包含(including)”、“包含(includes)”、“具有(having)”、“具有(has)”、“具有(with)”或其变体旨在以类似于术语“包括”的方式具有包含性，且因此应被解释为意指“包含但不限于...”。另外，术语“耦合(couple)”或“耦合(couples)”旨在包含间接或直接的电或机械连接或其组合。例如，如果第一装置耦合到第二装置或与第二装置耦合，那么可通过直接电连接或通过经由一或多个介入装置及连接进行的间接电连接来进行所述连接。
图1展示了具有半导体裸片102的集成电路(IC)100，所述半导体裸片102包含一或多个电组件104。在某些实例中，裸片102包含例如硅、SOI或其它半导体衬底等的衬底101，且所述组件104形成在衬底101上或衬底101中。在一个实例中，组件104是齐纳二极管，其用于产生用于IC 100或主电路(未展示)中的稳定电压参考信号。其它实例中的组件104是电阻器、电感器、电容器、电压参考、振荡器电路或其它频率时基或其组合，或高阶电路功能组件的其它单个组件(例如放大器、电压-电流转换器、A/D转换器等)。通过调节或以其它方式控制组件104的温度，可使用紧凑但不精确组件，其占用较小的面积同时提供热稳定性。
IC 100被容置在具有引线框结构的模制封装结构106中，所述引线框结构包含例如裸片或芯片焊盘等的基座107及多个电导体108。图1的实例是表面安装式IC 100，其中引线框电导体108具有暴露的平坦底表面以允许成品IC焊接到主印刷电路板(PCB，未展示)的对应衬垫用于电连接到裸片102。模制封装结构106可为对裸片102提供电绝缘及机械保护的任何合适的模制材料，且可包含低弹性模量材料以增强应力免疫性。所揭示的隔热及机械隔离技术及概念允许使用具有高热膨胀系数(CTE)及高热导率的模制封装材料106以节省成本，同时提供所述电组件104的温度稳定操作。
如图1中所示，模制封装106包含腔室或腔体110，且半导体裸片102在腔体110内与模制封装106的内表面全部或至少部分地间隔开。裸片102可以任何合适的方式被支撑在腔体110内，其中半导体裸片102的外表面的至少部分与模制封装结构腔体110的内表面间隔开。以此方式，外部裸片表面不与导热模制封装材料106或基座107接触。相反，裸片102通过模制封装腔体110中的空气或其它气体隔热，空气或其它气体通常具有较高绝热系数。这又促进在如下文进一步描述的操作期间对电组件104的温度进行内部控制。在各种替代实施例中，腔体110被抽空气体或以较低原子量的气体进行回填且经由膜114进行密封，以实现更高水平的绝热。
除了改善的热稳定性之外，某些所揭示的实例通过将电组件104及主裸片102完全或至少部分地与相关联于模制封装材料106的应力隔离来促进机械稳定性。在图1的实例中，半导体裸片102的整个外表面与模制封装结构106的内表面间隔开。在其它实例中，裸片102的表面的部分可在腔体110中与模制封装结构106的内表面接触，或与支撑结构等(例如，下面的图4)接触。
在图1中，裸片102由从引线框传导结构108延伸到内腔110中的接合线112悬挂。在用以形成模制封装材料106的模制工艺之前，接合线112焊接、超声波焊接或以其它方式连接到半导体裸片102的顶部上的接合垫113以在接合垫113与相关联的引线框传导结构108之间形成电连接。在图1的实例中，腔体110被覆盖腔体孔或孔隙116的膜层114密封。如所说明，孔116可位于腔体110的上部中，或腔体可穿过侧面或穿过底部或其组合穿孔。孔116可用于在形成模制结构106之后使用热蒸发或升华的升华材料或其它牺牲材料来促进悬挂裸片结构的制造，以使裸片102保持被接合线112悬挂，如图1中所示。在2016年8月26日申请的标题为“浮动裸片封装(Floating Die Package)”的第15/248,151号美国专利申请案中说明及描述了合适的制造工艺及材料，所述申请案的全部内容特此以引用方式并入。
在某些实例中，模制结构106覆盖或以其它方式密封半导体裸片102、引线框结构107、108的部分及接合线112。在一个实例中，腔体110通过在模制之前在半导体裸片102上方沉积牺牲囊封剂材料并对所述材料加热以使牺牲囊封剂材料通过模制结构106的孔116升华而形成。此过程留下了其中由于沉积在裸片102与基座107之间的裸片附接材料的升华或收缩/分层半导体裸片102在引线框基座107上方浮动的空间。然后，在模制结构106上方或模制结构106上形成膜层114以覆盖孔116并提供气密密封的IC结构100。裸片102的外表面与模制材料106的内表面的分离或间隔在裸片102的所有侧上提供气隙绝热，从而使接合线112成为到外部环境的唯一有效的热传导路径。接合线112的直径、长度、位置及数量将裸片维持在腔体110中的固定位置。此方法实现了仅硅裸片的低功耗、温度管理、快速上电及稳定时间、最小及受管理的热电偶效应及几乎没有由于机械应力及迟滞引起的参数电偏移。
如图1中所示，根据一个实施例，裸片102包含电阻式热控制电路R1、R2、118、120以调节或以其它方式控制电组件104的温度。可使用其它热控制电路，无论是开环还是闭环的。所揭示的实例通过遍及整个装置集成温度控制、热路径管理及硅裸片102与机械应力源的隔离来促进对电组件104的操作温度的调节使其在很大程度地或完全独立于外部温度及机械应力。图1中的半导体裸片102包含形成温度补偿电路的一或多个热控制组件。所述实例包含：电阻器R1及R2，其与电组件104进行热传导以控制电组件104的温度；及驱动器118，其用于至少部分地根据设置点信号SP向热控制组件R1、R2提供电流或电压信号或波形。在一些实例中，驱动器118向热控制电路施加特定的时变信号，例如周期性脉冲或正弦波。
在某些实施例中包含例如二极管120等热传感器以在浮动硅裸片102中提供加热器及闭环伺服控制。在一个实例中，热感测组件120由供应电流源(未展示)偏置且在物理上靠近电组件104。传感器120感测电组件104的温度且向驱动器118的非反相输入提供第一信号。在一个实例中，传感器120向驱动器放大器118的输入提供电压信号。在一个实例中，固定设置点SP信号从裸片102的电压源被提供给驱动器放大器118的反相输入。在其它实例中，设置点信号SP是可调的，且可在制造或校准期间进行修整。在此实例中，驱动器从热传感器120接收反馈信号，并以闭环方式向热控制组件R1及R2提供电流或电压信号，以将反馈信号驱动到设置点信号SP的电平。这将电组件104的温度调节到对应于设置点信号SP的温度。
图2展示了另一IC实施例100，其包含悬挂在模制封装结构腔体110中的半导体裸片102。在此实例中，使用热电结构200来向电组件104提供热量或从电组件104中去除热量。在一个实施方案中，热电结构200是珀耳帖(Peltier)材料结构，例如印刷在硅衬底101的上表面上的绝热且电绝缘厚氧化物材料204上的碲化铋的n掺杂纳米颗粒。电介质层204可为包含一或多个导电特征的金属化结构的一或多个层间电介质层。在此实例中，热电结构200形成为具有内部间隙的环形结构，所述内部间隙使电介质材料层204的上孔暴露于腔体110的环境。热电结构200从裸片102的内部间隙横向向外延伸到横向边缘。在此实例中，裸片102包含导热且导电内部环形环结构202，其在衬底101的顶侧的环形内部部分与热电材料层200的环形内部部分之间穿过电介质层204而形成。内部环形环结构202在衬底101与热电材料层200之间提供内部环形导热路径。
导热且导电外部环形环结构113形成为金属环结构，其上存在接合线连接的多个实例。结构113在靠近半导体裸片102的横向边缘处与内部环形环结构202横向向外间隔开。包含一或多个接合垫113的外部环形环结构经定位成与热电材料层200且与接合垫113及接合线112进行热传导。外部环形环结构113在内部环形环结构202之间提供横向热传导路径且包含接合垫以在裸片102与接合线112之间传递热量。驱动器118包含连接到外环形环结构113的输出206。驱动器118向热电结构200提供电流或电压信号，以选择性地向电组件104提供热量或从电组件104中去除热量。这产生了从受保护的电组件104附近的衬底101，穿过内部环形环结构202，横向穿过热电材料层200且然后穿过外部环形结构113的接合垫及接合线112到引线框传导结构108的迂回导热路径208。驱动器118以加热模式或冷却模式提供温度伺服回路以驱动热电材料结构200。图2的实例允许在较低的温度下进行裸片调节，并允许环境温度具有较宽的可允许变化。
图3展示了另一IC实施例100，其包含悬挂在模制封装结构腔体110中的半导体裸片102。此实例包含具有热电材料层200的多级热电结构以及用于控制电组件温度的导热且导电环形环结构300。环形导电环结构300在电介质层204的顶侧上彼此横向向外间隔开，且包含：内部环形传导结构300，其至少部分地形成在内部环形环结构202上；及外部环形传导结构300，其经形成靠近半导体裸片102的横向边缘且与接合垫113进行热传导。热电材料结构200包含热电材料200，其形成在环形传导结构300之间的电介质层204的顶侧的部分上方以在内部环形环结构202与接合垫113之间阶段性地传递热量。此结构跨与硅衬底101热连接的内部环形环及与接合垫113及接合线112进行热传导的外部环形环之间的表面横向地提供热抽吸。接合线112通过模制材料106及到封装衬垫108及电路板(未展示)的金属路径两者向环境温度提供散热。虽然不是对所有实施例的严格要求，但是在环300之间印刷有热电材料200的一或多个抽送级，且材料200可如所示那样覆盖环300。如图3中所示，环300传导电流I3、I2及I1，且迂回热路径208如上文结合图2所述用以提供包含电组件104的热控制区。
图4展示了另一IC实施例100，其中散热到环境是通过裸片附接路径以及接合线路径进行。图4中的IC 100包含如上所述那样悬挂在模制封装结构腔体110中的半导体裸片102以及热电结构200。半导体裸片102用垂直沟槽400图案化为环形图案。在某些实例中，沟槽至少部分地填充有绝热材料。在某些实例中，沟槽400可延伸到半导体裸片102的底部。在其它实例中，例如图4中所示，沟槽没有一直延伸到裸片102的底部。传导结构402穿过电介质层204形成在外部环形环300与衬底101的横向外端之间。另外，材料200如上文结合图2所述那样提供向外热传导路径208。半导体裸片102包含一或多个裸片附接结构406，其在引线框基部结构107与衬底101的底侧的靠近半导体裸片102的横向边缘的部分之间延伸以提供垂直热传导路径408以在半导体裸片102与引线框基部结构107之间传递热量。在沟槽400没有一直延伸到裸片102的底部时，热泄漏路径410可存在于沟槽400的底部下面。图4的实施例还包含垂直沟槽400，其从电介质层204的底侧部分地或完全延伸穿过101。在某些实例中，此类沟槽用比硅101的导热率低得多的材料回填。垂直沟槽在半导体裸片102的横向边缘与衬底101的包含电组件104的中间部分之间彼此横向地间隔开。这些沟槽使区域104、118、120的硅101与101的接触406的外部环形部分横向隔热。
现在参考图5，电路可经分段以使如上所述那样在一个(例如，较小的)裸片102上的低功率、精确、温度管理的组件与囊封在模制封装结构106中的第二裸片502分离。在某些实例中，第二裸片502可大于第一裸片102，且包含可或不可处置较高功率负载的另外的电路。如所示，可使用裸片附接结构504将第二裸片502安装在引线框基部结构107上。一或多个额外的接合线512将第二裸片502与第一裸片102的接合垫中的一者连接，且接合线514将第二裸片502与引线框结构的电导体108连接。
现在参考图6到8，图6展示了另一IC实施例100，其包含如先前所述那样悬挂在模制封装结构腔体110中的半导体裸片102。在此实例中，裸片102包含具有设置点产生器电路600的热控制电路。如上文所讨论，热控制可为开环或闭环的。图7展示了在图6的集成电路中具有波形产生器电路700及开关电路的实例设置点产生器600。波形产生器700包含向单极三掷开关电路S1提供信号的输出702，所述单极三掷开关电路S1向如上所述的误差及驱动放大器118提供设置点信号SP。开关S1被展示在标记为“启动”的中心位置，以从波形产生器电路700的输出702接收输出信号。在一个可能的实施方案中，如下文结合图8进一步描述，在IC 102的启动期间使用波形产生器700。在正常操作期间，开关S1的第二输入704被标记为“运行”且从参考电压源706接收固定参考电压信号VREF。
第三输入708连接到IC 100的对应导体108，以从测试台或其它外部源(未展示)接收信号以在制造期间在不同的受控温度设置下进行测试。裸片102的隔热提供了在制造期间针对IC 100实施先进的测试及校准的能力。例如，可在若干温度下测试电压参考集成电路产品102以计算温度系数，且然后对所述产品进行电修整以降低所述温度系数(使得当参考受温度控制于固定温度时将实现非常高的精度)。“测试”开关设置允许外部参考源迫使电组件温度达到各个点。裸片102在腔体110中的隔热促进电组件104的温度的快速控制，以有助于在多个温度下进行快速测试。另外，在某些实例中使用波形产生器700在板上实施测试，而不需要昂贵的烤箱或其它外部热控制装置来热锻炼IC 100。在某些实施例中，温度调节回路在装置测试及修整期间经修改以实现多温度生产测试的低成本室温传真。此能力促进多温度参数验收测试、装置特征化、嵌入式组件的温度系数修整校正、极端温度下的异常检测、高温预处理、预老化及烧入。
在各种实施方案中，可在装置启动时采用阻尼循环迟滞温度控制算法来去除残留在硅设计(硅-金属)中的二阶应力假象。图8提供展示作为曲线802的额定信号电压VSP的信号图800及展示图6及7的实施例中的温度波形曲线812的图形810。在一个实例中，波形产生器700在启动期间将设置点信号SP作为多级阻尼迟滞波形802提供给驱动器118。曲线812展示了在施加设置点波形802期间裸片102中的电组件104的对应温度。在此实例中，波形产生器700在递减的包络中施加交替的高电平及低电平。IC裸片受到与硅对表面金属互连相关联的应力问题的影响。此类应力可在电组件104的操作中产生偏移。
在所揭示的实例中，电组件104的隔热及机械隔离提供了通过在IC启动时及/或在制造期间改变设置点信号SP来计算硅-金属界面的残余迟滞应力以实现改善的精度用于信号或频率参考类型的电组件或电路104。例如，如果IC在精确的操作温度点处进行生产修整，那么随后的热漂移可能会略微使参考值偏移。波形产生器700可用于通过执行受控温度漂移(例如图8中的多级阻尼迟滞波形802)将硅的迟滞记忆复位为已知点。在生产修整之前，根据图8的轮廓对组件104进行热锻炼。然后，在图8的稳定状态点处对所述部分进行生产修整。在应用中，在启动时，所述部分经热锻炼成与图8的轮廓相同，从而允许在启动之前引入到硅中的任何应力被复位到在装置修整时经历的相同条件，从而产生相同的精确电路响应。在制造期间，IC 100可被修整到特定温度点(例如，摄氏30度)。在启动时，组件104在启动时的点之上及之下进行热锻炼。在一个实例中，启动波形802以修整设置开始及结束，且此电平对应于在后续电路操作期间由电压源706提供的固定参考信号VREF。波形的又一用途是确定从受热组件到环境的热阻。如果区域102的排空完全，那么热阻将更高。如果排空不完全，那么热阻将会降低。热阻可通过温度传感器120上的波形的上升及下降时间来指示，且还可由温度传感器120上的信号的振幅来指示。以此方式，使用波形可指示不完整的处理或制造缺陷。此信息可用于拒绝不良装置并改善制造工艺控制。
所揭示的实例使用裸片上热控制电路提供一或多个电组件的隔热。这有利地避免或减轻了与加热裸片及封装以及周围PC板的部分的常规技术相关联的问题及成本。由于热加热电路仅需要加热浮动裸片102，因此当前揭示的技术及设备的优点是改善具有低功率开销的硅的热调节及由于低热质量而使温度快速稳定到受控值。另外，所揭示实例促进直接管理及消除热电偶诱导误差、消除热诱导迟滞应力误差源。另外，所揭示技术提供了热损耗的降低，使得在环境温度在非常宽的范围内变化时，所印刷的珀尔帖或其它热电元件可用于热调节到较低的温度(例如，30℃)。另外，所揭示设计提供了硅裸片102上及穿过封装及引线框结构的热流路径的直接管理。这些益处实现了装置的低成本、封装中多温度测试及修整，如图6到8中所示，并促进低成本、板上装置烧入及加速老化以及封装中温度控制算法以去除残余二阶应力假象。
以上实例仅说明本发明的各种方面的若干可行实施例，其中所属领域的其它技术人员在阅读并理解本说明书及附图之后将设想到等效更改及/或修改。修改在所描述的实施例中是可行的，并且其它实施例在权利要求书的范围内是可行的。

Claims (20)

1.一种集成电路IC，其包括：
引线框结构，其包含多个电导体；
多根接合线，其单独地连接到所述引线框结构的所述电导体中的对应者；
模制封装结构，其围封所述引线框结构的部分及所述接合线，所述模制封装结构包含由所述模制封装结构的内表面限定的腔体；及
半导体裸片，其至少部分地安置在所述腔体内，所述半导体裸片包含：
外表面，所述半导体裸片的所述外表面的至少部分与所述模制封装结构的所述内表面间隔开，
多个接合垫，其单独地连接到所述接合线中的对应者，
至少一个电组件，及
热控制电路，其用于控制所述电组件的温度。
2.根据权利要求1所述的IC，其中所述半导体裸片的全部所述外表面与所述模制封装结构的所述内表面间隔开，且其中所述半导体裸片通过所述接合线悬挂在所述腔体内。
3.根据权利要求1所述的IC，其中所述腔体被密封。
4.根据权利要求1所述的IC，其中所述热控制电路包含：电阻器，其形成在所述半导体裸片中；及驱动器，其向所述电阻器提供电流或电压信号以向所述电组件提供热量。
5.根据权利要求4所述的IC，其中所述热控制电路进一步包含热敏组件，其用于感测所述电组件的所述温度并向所述驱动器提供第一信号，且其中所述驱动器根据所述第一信号及设置点信号来控制所述电流或电压信号以调节所述电组件的所述温度。
6.根据权利要求1所述的IC，其中所述热控制电路包含热电结构及驱动器，所述驱动器用于向所述热电结构提供电流或电压信号以选择性地向所述电组件提供热量或从所述电组件中去除热量。
7.根据权利要求6所述的IC，其中所述热控制电路进一步包含热敏组件，其用于感测所述电组件的所述温度并向所述驱动器提供第一信号，且其中所述驱动器根据所述第一信号及设置点信号来控制所述电流或电压信号以调节所述电组件的所述温度。
8.根据权利要求6所述的IC，其中所述半导体裸片包含：
衬底；
电介质层，其形成在所述衬底的顶侧上；
热电材料层，其形成在所述电介质层的顶表面上以提供所述热电结构；
内部环形环结构，其穿过所述电介质层形成在所述衬底的所述顶侧的环形内部与所述热电材料层的环形内部之间以在所述衬底与所述热电材料层之间提供内部环形热传导路径；及
外部环形环结构，其与所述内部环形环结构横向向外间隔开且靠近所述半导体裸片的横向边缘，所述外部环形环与所述热电材料层及所述接合垫及所述接合线进行热传导以在所述内部环形环结构与所述接合垫之间提供横向热传导路径，以在所述半导体裸片与所述接合线之间传递热量。
9.根据权利要求8所述的IC，其中所述半导体裸片进一步包含裸片附接结构(406)，其在所述引线框结构与所述衬底的底侧的靠近所述半导体裸片的所述横向边缘的部分之间延伸以提供另一个热传导路径以在所述半导体裸片与所述引线框结构之间传递热量。
10.根据权利要求9所述的IC，
其中所述半导体裸片进一步包含在所述电介质层的顶侧上彼此横向向外间隔开的多个环形传导结构，所述多个环形传导结构包含：内部环形传导结构，其至少部分地形成在所述内部环形环结构上；及外部环形传导结构，其经形成靠近所述半导体裸片的所述横向边缘且与所述接合垫进行热传导；及
其中所述热电材料结构包含热电材料，其在所述电介质层的所述顶侧的部分上方形成在所述环形传导结构之间以在所述内部环形环结构与所述接合垫之间阶段性地传递热量。
11.根据权利要求10所述的IC，其中所述衬底包含：
多个垂直沟槽，其从所述电介质层的底侧延伸到所述衬底中，所述垂直沟槽在所述半导体裸片的所述横向边缘与所述衬底的包含所述电组件的中间部分之间彼此横向向外间隔开；及
绝缘材料，其形成在所述沟槽中。
12.根据权利要求8所述的IC，
其中所述半导体裸片进一步包含在所述电介质层的顶侧上彼此横向向外间隔开的多个环形传导结构，所述多个环形传导结构包含：内部环形传导结构，其至少部分地形成在所述内部环形环结构上；及外部环形传导结构，其经形成靠近所述半导体裸片的所述横向边缘且与所述接合垫进行热传导；及
其中所述热电材料结构包含热电材料，其在所述电介质层的所述顶侧的部分上方形成在所述环形传导结构之间以在所述内部环形环结构与所述接合垫之间阶段性地传递热量。
13.根据权利要求12所述的IC，其中所述衬底包含：
多个垂直沟槽，其从所述电介质层的底侧延伸到所述衬底中，所述垂直沟槽在所述半导体裸片的所述横向边缘与所述衬底的包含所述电组件的中间部分之间彼此横向向外间隔开；及
绝缘材料，其形成在所述沟槽中。
14.根据权利要求6所述的IC，其中所述半导体裸片进一步包含裸片附接结构，其在所述引线框结构与所述衬底的底侧的靠近所述半导体裸片的所述横向边缘的部分之间延伸以提供进一步热传导路径以在所述半导体裸片与所述引线框结构之间传递热量。
15.根据权利要求1所述的IC，其进一步包括：
第二半导体裸片，其囊封在所述模制封装结构中；及
另一根接合线，其连接在所述第二半导体裸片与所述接合垫中的一者或所述引线框结构的所述电导体中的一者之间。
16.根据权利要求1所述的IC，其中所述热控制电路进一步包含：
热控制组件，其用于根据电流或电压信号来控制所述电组件的所述温度；
驱动器，其用于至少部分地根据设置点信号向所述热控制组件提供所述电流或电压信号。
17.根据权利要求16所述的IC，其中所述热控制电路进一步包含波形产生器以将所述设置点信号作为时变波形提供给所述驱动器。
18.根据权利要求16所述的IC，其中所述热控制电路进一步包含热敏组件，其用于感测所述电组件的所述温度并向所述驱动器提供第一信号，且其中所述驱动器根据所述第一信号及所述设置点信号来控制所述电流或电压信号以调节所述电组件的所述温度。
19.一种集成电路IC，其包括：
模制封装，其包含腔体；及
半导体裸片，其在所述腔体内至少部分地与所述模制封装的内表面间隔开，所述半导体裸片包含：
至少一个电组件，
热控制组件，其用于根据电流或电压信号来控制所述电组件的所述温度，及
驱动器，其用于至少部分地根据设置点信号向所述热控制组件提供所述电流或电压信号。
20.一种集成电路IC，其包括：
模制封装，其包含腔体；及
半导体裸片，其在所述腔体内至少部分地与所述模制封装的内表面间隔开，所述半导体裸片包含：
至少一个电组件，
热感测组件，其用于感测所述电组件的温度并提供第一信号；及
温度补偿电路，其用于根据所述第一信号及设置点信号来控制所述电组件的所述温度。
CN201711369696.5A 2016-12-20 2017-12-18 具有隔热和温度调节的集成电路 Active CN108269769B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/385,098 US9761543B1 (en) 2016-12-20 2016-12-20 Integrated circuits with thermal isolation and temperature regulation
US15/385,098 2016-12-20

Publications (2)

Publication Number Publication Date
CN108269769A true CN108269769A (zh) 2018-07-10
CN108269769B CN108269769B (zh) 2023-05-16

Family

ID=59752908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711369696.5A Active CN108269769B (zh) 2016-12-20 2017-12-18 具有隔热和温度调节的集成电路

Country Status (2)

Country Link
US (1) US9761543B1 (zh)
CN (1) CN108269769B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9896330B2 (en) 2016-01-13 2018-02-20 Texas Instruments Incorporated Structure and method for packaging stress-sensitive micro-electro-mechanical system stacked onto electronic circuit chip
US11211305B2 (en) 2016-04-01 2021-12-28 Texas Instruments Incorporated Apparatus and method to support thermal management of semiconductor-based components
US10861796B2 (en) 2016-05-10 2020-12-08 Texas Instruments Incorporated Floating die package
US10074639B2 (en) 2016-12-30 2018-09-11 Texas Instruments Incorporated Isolator integrated circuits with package structure cavity and fabrication methods
US10861741B2 (en) 2017-11-27 2020-12-08 Texas Instruments Incorporated Electronic package for integrated circuits and related methods
US11538767B2 (en) 2017-12-29 2022-12-27 Texas Instruments Incorporated Integrated circuit package with partitioning based on environmental sensitivity
US10692793B2 (en) * 2018-03-02 2020-06-23 Micron Technology, Inc. Electronic device with a package-level thermal regulator mechanism and associated systems, devices, and methods
US10834853B2 (en) 2018-03-02 2020-11-10 Micron Technology, Inc. Electronic device with a card-level thermal regulator mechanism and associated systems, devices, and methods
US11302611B2 (en) * 2018-11-28 2022-04-12 Texas Instruments Incorporated Semiconductor package with top circuit and an IC with a gap over the IC
IT201900001201A1 (it) 2019-01-28 2020-07-28 St Microelectronics Srl Piastrina a semiconduttore con migliorato isolamento termico tra una porzione di potenza ed una porzione periferica, metodo di fabbricazione, e package alloggiante la piastrina
JP2022096842A (ja) * 2020-12-18 2022-06-30 株式会社村田製作所 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070138614A1 (en) * 2005-12-16 2007-06-21 Sige Semiconductor (U.S.), Corp. Methods for integrated circuit module packaging and integrated circuit module packages
US20070229177A1 (en) * 2006-03-17 2007-10-04 Kouichi Moriya Surface mount crystal oscillator
US20130194057A1 (en) * 2012-01-30 2013-08-01 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Temperature controlled acoustic resonator
CN103718289A (zh) * 2011-07-27 2014-04-09 美光科技公司 半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及制造方法
CN103975428A (zh) * 2011-11-14 2014-08-06 美光科技公司 具有增强型热管理的半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及相关方法
CN104981902A (zh) * 2013-02-08 2015-10-14 欧司朗光电半导体有限公司 光电子发光模块、光电子发光设备和机动车辆前照灯
CN105277172A (zh) * 2014-06-18 2016-01-27 精工爱普生株式会社 物理量传感器、电子装置、高度计、电子设备以及移动体
CN105806539A (zh) * 2015-01-20 2016-07-27 精工爱普生株式会社 压力传感器及其制造方法、高度计、电子设备及移动体

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4007978A (en) 1974-01-18 1977-02-15 Texas Instruments Incorporated Integrated optical circuits
US4272753A (en) 1978-08-16 1981-06-09 Harris Corporation Integrated circuit fuse
US4267484A (en) 1979-08-28 1981-05-12 The United States Of America As Represented By The Secretary Of The Air Force Parallel multi-electrode spark gap switch
US5389578A (en) 1994-01-04 1995-02-14 Texas Instruments Incorporated Optical coupler
US5929514A (en) 1998-05-26 1999-07-27 Analog Devices, Inc. Thermally enhanced lead-under-paddle I.C. leadframe
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US6509574B2 (en) 1999-12-02 2003-01-21 Texas Instruments Incorporated Optocouplers having integrated organic light-emitting diodes
US6507264B1 (en) 2000-08-28 2003-01-14 Littelfuse, Inc. Integral fuse for use in semiconductor packages
US6879004B2 (en) 2002-11-05 2005-04-12 Silicon Labs Cp, Inc. High voltage difference amplifier with spark gap ESD protection
US6977468B1 (en) 2003-02-03 2005-12-20 Auburn University Integrated spark gap device
US7508644B2 (en) 2004-06-30 2009-03-24 Research In Motion Limited Spark gap apparatus and method for electrostatic discharge protection
US7015587B1 (en) 2004-09-07 2006-03-21 National Semiconductor Corporation Stacked die package for semiconductor devices
WO2007031850A2 (en) 2005-09-14 2007-03-22 University Of The Witwatersbrand, Johannesburg Spark gap protection device
JP4594205B2 (ja) 2005-10-05 2010-12-08 本田技研工業株式会社 車両用方向指示灯
US7732892B2 (en) 2006-11-03 2010-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Fuse structures and integrated circuit devices
US20080266730A1 (en) 2007-04-25 2008-10-30 Karsten Viborg Spark Gaps for ESD Protection
US7842542B2 (en) 2008-07-14 2010-11-30 Stats Chippac, Ltd. Embedded semiconductor die package and method of making the same using metal frame carrier
US8148781B2 (en) 2008-07-28 2012-04-03 MCube Inc. Method and structures of monolithically integrated ESD suppression device
US8072770B2 (en) 2008-10-14 2011-12-06 Texas Instruments Incorporated Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
US8564004B2 (en) 2011-11-29 2013-10-22 Cree, Inc. Complex primary optics with intermediate elements
US8674509B2 (en) 2012-05-31 2014-03-18 Freescale Semiconductor, Inc. Integrated circuit die assembly with heat spreader
US9011176B2 (en) 2012-06-09 2015-04-21 Apple Inc. ESD path for connector receptacle
US8704370B2 (en) 2012-06-29 2014-04-22 Freescale Semiconductor, Inc. Semiconductor package structure having an air gap and method for forming
US8633551B1 (en) 2012-06-29 2014-01-21 Intel Corporation Semiconductor package with mechanical fuse
US9184012B2 (en) 2012-12-19 2015-11-10 Allegro Microsystems, Llc Integrated circuit fuse and method of fabricating the integrated circuit fuse
US9349616B2 (en) 2013-03-13 2016-05-24 Stats Chippac, Ltd. Semiconductor device and method of forming WLCSP with semiconductor die embedded within interconnect structure
US20150069537A1 (en) 2013-09-08 2015-03-12 Wai Yew Lo Package-on-package semiconductor sensor device
US9818665B2 (en) 2014-02-28 2017-11-14 Infineon Technologies Ag Method of packaging a semiconductor chip using a 3D printing process and semiconductor package having angled surfaces
JP2016003977A (ja) * 2014-06-18 2016-01-12 セイコーエプソン株式会社 物理量センサー装置、高度計、電子機器および移動体
US20160167089A1 (en) 2014-12-11 2016-06-16 Palo Alto Research Center Incorporation Forming sacrificial structures using phase-change materials that sublimate
US9419075B1 (en) 2015-01-28 2016-08-16 Texas Instruments Incorporated Wafer substrate removal
JP2017067463A (ja) * 2015-09-28 2017-04-06 セイコーエプソン株式会社 圧力センサー、高度計、電子機器および移動体
JP2017092698A (ja) * 2015-11-10 2017-05-25 セイコーエプソン株式会社 発振器、電子機器、及び、移動体

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070138614A1 (en) * 2005-12-16 2007-06-21 Sige Semiconductor (U.S.), Corp. Methods for integrated circuit module packaging and integrated circuit module packages
US20070229177A1 (en) * 2006-03-17 2007-10-04 Kouichi Moriya Surface mount crystal oscillator
CN103718289A (zh) * 2011-07-27 2014-04-09 美光科技公司 半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及制造方法
CN103975428A (zh) * 2011-11-14 2014-08-06 美光科技公司 具有增强型热管理的半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及相关方法
US20130194057A1 (en) * 2012-01-30 2013-08-01 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Temperature controlled acoustic resonator
CN104981902A (zh) * 2013-02-08 2015-10-14 欧司朗光电半导体有限公司 光电子发光模块、光电子发光设备和机动车辆前照灯
CN105277172A (zh) * 2014-06-18 2016-01-27 精工爱普生株式会社 物理量传感器、电子装置、高度计、电子设备以及移动体
CN105806539A (zh) * 2015-01-20 2016-07-27 精工爱普生株式会社 压力传感器及其制造方法、高度计、电子设备及移动体

Also Published As

Publication number Publication date
US9761543B1 (en) 2017-09-12
CN108269769B (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
CN108269769A (zh) 具有隔热和温度调节的集成电路
US8569808B1 (en) Temperature stabilitized MEMS
CA1197707A (en) Flow sensor
US7068125B2 (en) Temperature controlled MEMS resonator and method for controlling resonator frequency
CN106919203B (zh) 具有储热元件的微机电温度控制系统
US20180044173A1 (en) Temperature stabilized mems device
US8232845B2 (en) Packaged device with acoustic resonator and electronic circuitry and method of making the same
KR101447340B1 (ko) 온도 측정용 장치
EP2330396A1 (en) Heat conduction-type barometric sensor utilizing thermal excitation
US7503689B2 (en) Measuring and trimming circuit components embedded in micro-platforms
KR20130065705A (ko) 전기 소자
JP2014511572A (ja) マルチゾーンペデスタルヒータ用の方法および装置
RU2010117371A (ru) Газоизмерительное устройство и способ его изготовления
US20190144267A1 (en) Electronic sensors with sensor die in package structure cavity
Wang et al. SiC device junction temperature online monitoring
US6662429B1 (en) Device for measuring the filling level in a container using thermoelements
CN101558006A (zh) 具有受控的电极关断状态位置的mems器件
CN107301985B (zh) 用于精密集成电路的低功率、温度调节电路
CN107196646B (zh) 陶瓷封装片式自加热低功耗恒温晶体振荡器
JP5205822B2 (ja) 圧電発振器
CN107992128A (zh) 控温加热面板及制备方法、加热方法
JP2011069733A5 (zh)
JP2011069733A (ja) 加熱励振を利用した熱伝導型気圧センサ
Szekely et al. Improvements of the variable thermal resistance
JP2531949B2 (ja) ガスセンサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant