CN108268238A - 数据处理方法、装置、计算机存储介质及fifo设备 - Google Patents

Abstract

本发明提供了一种数据处理方法，包括：检测到包尾指示端口为无效信号且包丢弃端口为无效信号时，将接收到的数据分组存储；检测到包尾指示端口为有效信号且包丢弃端口为无效信号时，将接收到的数据分组存储，将数据包计数加1并将空包指示端口设置有无效输出信号；检测到包尾指示端口为无效信号且包丢弃端口为有效信号时，将接收到的数据分组丢弃；控制单元检测到包尾指示端口为有效信号且包丢弃端口为有效信号时，将接收到的数据分组丢弃；写地址控制单元控制写地址偏移至数据分组所属数据包的包头位置。本发明还提供了一种数据处理装置。该方法可以实现基于数据包为基本单位进行缓存，同时可以实现根据需要做丢包处理。

Description

数据处理方法、装置、计算机存储介质及FIFO设备

技术领域

本发明属于数据通信领域，具体涉及数据处理方法、装置、计算机存储介质及FIFO设备。

背景技术

在通信领域，FPGA(Field Programmable Gate Array，现场可编程门阵列)开发过程中，片内数据缓存和跨时钟域是经常需要面对的问题，设计一个FIFO(First InputFirst Output,先入先出队列)是FPGA设计者最常见的任务。传统的FIFO根据读写使能和空满指示来进行数据的存储和发送，来实现数据的顺序进入和移出，实现数据缓存，远远不能满足数据通信的各种多功能需求。

发明内容

本发明的目的在于针对现有技术的不足，提供一种数据处理方法、装置、计算机存储介质及FIFO设备，用于克服现有技术中的缺点。

具体的，本发明提出了以下具体的实施例：

本发明实施例提供了一种数据处理方法，应用于FIFO设备对数据包的处理，所述FIFO设备包括：包尾指示端口、包丢弃端口和空包指示端口，该方法包括：

检测到所述包尾指示端口及所述包丢弃端口传输的信号均为无效信号时，将接收到的数据分组存储；

检测到所述包尾指示端口传输的信号为有效信号及所述包丢弃端口传输的信号为无效信号时，将接收到的数据分组存储，及将数据包计数加1并将所述空包指示端口传输的信号设置为无效输出信号；

检测到所述包尾指示端口传输的信号为无效信号及所述包丢弃端口传输的信号为有效信号时，将接收到的数据分组丢弃；

检测到所述包尾指示端口及所述包丢弃端口传输的信号均为有效信号时，将接收到的数据分组丢弃并控制写地址偏移至所述数据分组所属数据包的包头位置。

作为上述技术方案的进一步改进，所述FIFO设备还包括：写使能端口，该方法还包括：

检测到所述写使能端口传输的信号为无效信号时，将接收到的数据分组丢弃。

作为上述技术方案的进一步改进，还包括：

检测到存储的数据达到设定阈值且所述包尾指示端口传输的信号为无效信号，向外部写入设备发出中断写入请求指令。

作为上述技术方案的进一步改进，所述FIFO设备还包括：读使能端口，该方法还包括：

通过所述空包指示端口向外部读取设备发出缓存数据包非空；

检测到所述读使能端口传输的信号为有效信号时，接收所述外部读取设备发出的读取请求；

控制读地址偏移使所述外部读取设备读出一个完整的数据包，同时将数据包计数减1。

作为上述技术方案的进一步改进，所述外部读取设备读出一个完整的数据包是分为多个数据分组读取的，每读取一个所述数据分组，控制读地址自动加1。

本发明实施例还提供了一种计算机存储介质，其存储有上述数据处理方法所使用的计算机程序。

本发明实施例还提供了一种数据处理装置，包括：第一检测处理单元、第二检测处理单元、第三检测处理单元和第四检测处理单元；

所述第一检测处理单元用于检测到包尾指示端口及包丢弃端口传输的信号均为无效信号时，将接收到的数据分组存储；

所述第二检测处理单元用于检测到包尾指示端口传输的信号为有效信号及包丢弃端口传输的信号为无效信号时，将接收到的数据分组存储，及将数据包计数加1并将空包指示端口传输的信号设置为无效输出信号；

所述第三检测处理单元用于检测到包尾指示端口传输的信号为无效信号及包丢弃端口传输的信号为有效信号时，将接收到的数据分组丢弃；

所述第四检测处理单元用于检测到包尾指示端口及包丢弃端口传输的信号均为有效信号时，将接收到的数据分组丢弃并控制写地址偏移至所述数据分组所属数据包的包头位置。

作为上述技术方案的进一步改进，还包括：写入判断单元；

所述写入判断单元用于检测到写使能端口传输的信号为无效信号时，将接收到的数据分组丢弃。

作为上述技术方案的进一步改进，还包括：中断写入单元；

所述中断写入单元用于检测到存储的数据达到设定阈值且包尾指示端口传输的信号为无效信号，向外部写入设备发出中断写入请求指令。

作为上述技术方案的进一步改进，还包括：读取处理单元；

所述读取处理单元用于通过所述空包指示端口向外部读取设备发出缓存数据包非空；检测到读使能端口传输的信号为有效信号时，接收所述外部读取设备发出的读取请求；控制读地址偏移使所述外部读取设备读出一个完整的数据包，同时将数据包计数减1。

作为上述技术方案的进一步改进，所述外部读取设备读出一个完整的数据包是分为多个数据分组读取的，每读取一个所述数据分组，控制读地址自动加1。

本发明实施例还提供了一种FIFO设备，包括：RAM存储单元、写地址控制单元、读地址控制单元和中央控制单元；

所述RAM存储单元的数据输入端口与外部写入设备连接；所述RAM存储单元的数据输出端口与外部读取设备连接；所述RAM存储单元的读地址端口分别与所述读地址控制单元和所述中央控制单元连接；所述RAM存储单元的写地址端口分别与所述写地址控制单元和所述中央控制单元连接；所述中央控制单元连接的输入端口包括：读使能端口、写使能端口、包丢弃端口和包尾指示端口；所述中央控制单元连接的输出端口包括：空包指示端口；

所述RAM存储单元用于缓存所述外部写入设备写入的数据包供所述外部读取设备读取调用；

所述写地址控制单元和所述读地址控制单元用于分别控制数据分组写入和移出所述RAM存储单元时读写地址的偏移控制；

所述中央控制单元用于根据所述读使能端口、所述写使能端口、所述包丢弃端口、所述包尾指示端口以及所述空包指示端口的传输的信号状态控制所述存储RAM数据的写入和移出。

采用本发明提供的技术方案，与已有的公知技术相比，至少具有如下有益效果：实现以数据包为基本单位缓存数据，同时可进行错包丢弃的功能。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明实施例提出的一种数据处理方法的流程示意图。

图2为本发明实施例提出的一种数据处理装置的结构示意图。

图3为本发明实施例提出的一种FIFO设备的结构示意图。

主要元件符号说明：

10-中央控制单元；20-RAM存储单元；30-写地址控制单元；40-读地址控制单元；100-第一检测处理单元；200-第二检测处理单元；300-第三检测处理单元；400-第四检测处理单元。

具体实施方式

在下文中，将更全面地描述本公开的各种实施例。本公开可具有各种实施例，并且可在其中做出调整和改变。然而，应理解：不存在将本公开保护范围限于在此公开的特定实施例的意图，而是应将本公开理解为涵盖落入本公开的各种实施例的精神和范围内的所有调整、等同物和/或可选方案。

在下文中，可在本公开的各种实施例中使用的术语“包括”或“可包括”指示所公开的功能、操作或元件的存在，并且不限制一个或更多个功能、操作或元件的增加。此外，如在本公开的各种实施例中所使用，术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合，并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。

在本公开的各种实施例中使用的表述(诸如“第一”、“第二”等)可修饰在各种实施例中的各种组成元件，不过可不限制相应组成元件。例如，以上表述并不限制所述元件的顺序和/或重要性。以上表述仅用于将一个元件与其它元件区别开的目的。例如，第一用户设备和第二用户设备指示不同用户设备，尽管二者都是用户设备。例如，在不脱离本公开的各种实施例的范围的情况下，第一元件可被称为第二元件，同样地，第二元件也可被称为第一元件。

应注意到：如果描述将一个组成元件“连接”到另一组成元件，则可将第一组成元件直接连接到第二组成元件，并且可在第一组成元件和第二组成元件之间“连接”第三组成元件。相反地，当将一个组成元件“直接连接”到另一组成元件时，可理解为在第一组成元件和第二组成元件之间不存在第三组成元件。

在本公开的各种实施例中使用的术语仅用于描述特定实施例的目的并且并非意在限制本公开的各种实施例。除非另有限定，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本公开的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义，除非在本公开的各种实施例中被清楚地限定。

实施例1

如图1所示，本发明实施例提供了一种数据处理方法，应用于FIFO设备对数据包的处理，所述FIFO设备包括：包尾指示端口、包丢弃端口和空包指示端口，该方法包括：

S101、检测到所述包尾指示端口及所述包丢弃端口传输的信号均为无效信号时，将接收到的数据分组存储。

一个数据包有1个或者多个数据分组组成。包尾指示端口和包丢弃端口为用户定义接口。根据包尾指示端口确定接收到的多个数据分组是否为一个数据包。当接收到一个数据包最后一个数据分组时，包尾指示端口为有效信号。根据包丢弃端口确定接收到的数据分组或者数据包是否需要丢弃。

当检测到包尾指示端口为无效信号且包丢弃端口为无效信号，执行数据分组存储至存储单元，所述存储单元为RAM存储单元。

S102、检测到所述包尾指示端口传输的信号为有效信号及所述包丢弃端口传输的信号为无效信号时，将接收到的数据分组存储，及将数据包计数加1并将所述空包指示端口传输的信号设置为无效输出信号。

当检测到包尾指示端口为有效信号且包丢弃端口为无效信号，执行将数据包的最后一个数据分组写入存储操作。同时将数据包计数加1。

S103、检测到所述包尾指示端口传输的信号为无效信号及所述包丢弃端口传输的信号为有效信号时，将接收到的数据分组丢弃。

当检测到包尾指示端口为无效信号且包丢弃端口为有效信号，执行将接收到的数据分组进行丢弃处理。可能是该数据分组传输有错误，需要重新传输，所以需要将该数据分组做丢弃处理。

S104、检测到所述包尾指示端口及所述包丢弃端口传输的信号均为有效信号时，将接收到的数据分组丢弃并控制写地址偏移至所述数据分组所属数据包的包头位置。

当检测到包尾指示端口为有效信号且包丢弃端口为有效信号，执行将数据包的最后一个数据分组进行丢弃处理，同时将写地址偏移至最后一个数据分组所属数据包的包头位置。以便后续写入时，覆盖数据包已经存储的数据分组。

所述FIFO设备还包括：写使能端口，该数据处理方法还包括：

检测到所述写使能端口传输的信号为无效信号时，将接收到的数据分组丢弃。

一般FIFO设备的读写操作都是被动，只要对应的读写使能信号有效时才可以进行数据的读写。写使能端口为有效时，才能进行写入操作；当写使能端口为无效时，不能执行写入操作。

数据处理方法还包括：

检测到存储的数据达到设定阈值且所述包尾指示端口传输的信号为无效信号，向外部写入设备发出中断写入请求指令。

存储单元的存储容量是可以设置的。存储单元存储容量的设定阈值需要大于一个完整数据包的大小，以保证一个数据包能够完整存储在所述存储单元。当某一个数据包在所述存储单元不能完整存储下时，向外部写入单元反馈，存储数据快满了，暂停数据写入；若外部写入单元不做暂停数据写入处理，控制单元将对这个数据包所有写入的数据分组进行丢弃，写地址恢复到这个数据包的第一数据分组的首地址。

所述FIFO设备还包括：读使能端口，该方法还包括：通过所述空包指示端口向外部读取设备发出缓存数据包非空；检测到所述读使能端口传输的信号为有效信号时，接收所述外部读取设备发出的读取请求；控制读地址偏移使所述外部读取设备读出一个完整的数据包，同时将数据包计数减1。

所述外部读取设备读出一个完整的数据包是分为多个数据分组读取的，每读取一个所述数据分组，控制读地址自动加1。

本发明实施例还提供了一种计算机存储介质，用于储存上述数据处理方法使用的计算机程序。

实施例2

如图2所示，本发明实施例提供了一种数据处理装置，包括：第一检测处理单元100、第二检测处理单元200、第三检测处理单元300和第四检测处理单元400。

第一检测处理单元100用于检测到包尾指示端口及包丢弃端口传输的信号均为无效信号时，将接收到的数据分组存储。

第二检测处理单元200用于检测到包尾指示端口传输的信号为有效信号及包丢弃端口传输的信号为无效信号时，将接收到的数据分组存储，及将数据包计数加1并将空包指示端口传输的信号设置为无效输出信号。

第三检测处理单元300用于检测到包尾指示端口传输的信号为无效信号及包丢弃端口传输的信号为有效信号时，将接收到的数据分组丢弃。

第四检测处理单元400用于检测到包尾指示端口及包丢弃端口传输的信号均为有效信号时，将接收到的数据分组丢弃并控制写地址偏移至所述数据分组所属数据包的包头位置。

在本实施例中，数据处理装置还包括：写入判断单元；所述写入判断单元用于检测到写使能端口传输的信号为无效信号时，将接收到的数据分组丢弃。

在本实施例中，数据处理装置还包括：中断写入单元；所述中断写入单元用于检测到存储的数据达到设定阈值且包尾指示端口传输的信号为无效信号，向外部写入设备发出中断写入请求指令。

在本实施例中，数据处理装置还包括：读取处理单元；所述读取处理单元用于通过所述空包指示端口向外部读取设备发出缓存数据包非空；检测到读使能端口传输的信号为有效信号时，接收所述外部读取设备发出的读取请求；控制读地址偏移使所述外部读取设备读出一个完整的数据包，同时将数据包计数减1。所述外部读取设备读出一个完整的数据包是分为多个数据分组读取的，每读取一个所述数据分组，控制读地址自动加1。

实施例3

如图3所示，本发明实施例提供了一种FIFO设备，包括：RAM存储单元20、写地址控制单元30、读地址控制单元40和中央控制单元10。

RAM存储单元20的数据输入端口din与外部写入设备连接；RAM存储单元20的数据输出端口dout与外部读取设备连接；RAM存储单元20的读地址端口rd_addr分别与读地址控制单元40和中央控制单元10连接；RAM存储单元20的写地址端口wr_addr分别与写地址控制单元30和中央控制单元10连接；中央控制单元10连接的输入端口包括：读使能端口rd_en、写使能端口wr_en、包丢弃端口drop、包尾指示端口pfifo_eop；中央控制单元10连接的输出端口包括：空包指示端口empty。

RAM存储单元20用于缓存所述外部写入设备写入的数据包供所述外部读取设备读取调用。

写地址控制单元30和读地址控制单元40用于分别控制数据写入和移出RAM存储单元20时读写地址的偏移控制。

中央控制单元10用于根据读使能端口rd_en、写使能端口wr_en、包丢弃端口drop、包尾指示端口输入端口pfifo_eop以及空包指示端口empty的状态控制存储RAM数据的写入和移出。

当写使能端口wr_en传输信号为无效信号时，对于接收的数据分组全部做丢弃处理，只有写使能端口wr_en传输信号为有效信号时，才可以执行数据写入操作。

当读使能端口rd_en传输信号为无效信号时，不允许外部读取设备读取，只有读使能端口rd_en传输信号为有效信号时，才可以执行数据读取操作。

在写使能端口wr_en传输信号为有效信号的条件下，中央控制单元10检测到包尾指示端口pfifo_eop及包丢弃端口drop传输的信号均为无效信号时，将接收到的数据分组存储至RAM存储单元20；中央控制单元10检测到包尾指示端口pfifo_eop传输的信号为有效信号及包丢弃端口drop传输的信号为无效信号时，将接收到的数据分组存储至RAM存储单元20，及将数据包计数加1并将空包指示端口empty传输的信号设置为无效输出信号；中央控制单元10检测到包尾指示端口pfifo_eop传输的信号为无效信号及包丢弃端口drop传输的信号为有效信号时，将接收到的数据分组丢弃；中央控制单元10检测到包尾指示端口pfifo_eop及包丢弃端口drop传输的信号均为有效信号时，将接收到的数据分组丢弃并控制写地址偏移至所述数据分组所属数据包的包头位置。

当需要缓存的第一个数据分组配合写使能端口wr_en信号有效时，一起传输到FIFO的输入端口din后，中央控制单元10对输入的数据进行RAM首地址地址分配，并将数据写入RAM存储单元20中，数据数据分组个数统计加1，数据包的个数统计保持为0，空包指示端口empty为空，即empty为高电平。若只有数据到来，写使能端口wr_en信号无效时，数据将不会缓存到RAM存储单元20中，数据将丢弃。

当下一个数据分组配合写使能端口wr_en信号有效时，一起传输到FIFO的输入端口din后，中央控制单元10对RAM写地址进行加1，并将数据写入该地址中。若写使能端口wr_en信号有效时，包丢弃端口drop信号也有效时，中央控制单元10将该数据分组做丢弃处理；包丢弃端口drop信号有效时，且包尾指示端口pfifo_eop信号有效，将丢弃整个数据包。

当数据分组一直有效写入，当包尾指示端口输入端口pfifo_eop信号有效信号指示还没到来，写入的数据已经到达设定的RAM存储单元20的设定阈值，almost_full将拉高，向外部写入设备反馈，FIFO快满了，暂停数据写入；若外部写入设备不做暂停数据写入处理，中央控制单元10将对这个数据包所有写入的数据分组进行丢弃，RAM写地址恢复到这个数据包的第一数据分组的首地址。

若数据包的长度低于我们设计的设定阈值，且正常写入，直到包尾指示端口pfifo_eop信号为有效信号时，数据包的个数统计加1，空包指示端口empty指示不为空，即输出无效信号。

当空包指示端口empty指示不为空时，外部读取设备可以从FIFO设备中读取缓存数据，读数据的首地址从写入地址的首地址开始，每次读取一个数据分组后，读地址自动加1，此时当空包指示端口empty指示不为空。直到读出包尾指示后，表示读出完整的数据包，数据包的个数统计自动减1，当数据包的个数统为0时，empty指示为空。

本领域技术人员可以理解附图只是一个优选实施场景的示意图，附图中的模块或流程并不一定是实施本发明所必须的。

本领域技术人员可以理解实施场景中的设备中的模块可以按照实施场景描述进行分布于实施场景的设备中，也可以进行相应变化位于不同于本实施场景的一个或多个设备中。上述实施场景的模块可以合并为一个模块，也可以进一步拆分成多个子模块。

上述本发明序号仅仅为了描述，不代表实施场景的优劣。以上公开的仅为本发明的几个具体实施场景，但是，本发明并非局限于此，任何本领域的技术人员能思之的变化都应落入本发明的保护范围。

Claims (10)

1.一种数据处理方法，应用于FIFO设备对数据包的处理，所述FIFO设备包括：包尾指示端口、包丢弃端口和空包指示端口，其特征在于，该方法包括：

检测到所述包尾指示端口及所述包丢弃端口传输的信号均为无效信号时，将接收到的数据分组存储；

检测到所述包尾指示端口传输的信号为有效信号及所述包丢弃端口传输的信号为无效信号时，将接收到的数据分组存储，及将数据包计数加1并将所述空包指示端口传输的信号设置为无效输出信号；

检测到所述包尾指示端口传输的信号为无效信号及所述包丢弃端口传输的信号为有效信号时，将接收到的数据分组丢弃；

检测到所述包尾指示端口及所述包丢弃端口传输的信号均为有效信号时，将接收到的数据分组丢弃并控制写地址偏移至所述数据分组所属数据包的包头位置。

2.根据权利要求1所述的数据处理方法，其特征在于，所述FIFO设备还包括：写使能端口，该方法还包括：

检测到所述写使能端口传输的信号为无效信号时，将接收到的数据分组丢弃。

3.根据权利要求1所述的数据处理方法，其特征在于，还包括：

检测到存储的数据达到设定阈值且所述包尾指示端口传输的信号为无效信号，向外部写入设备发出中断写入请求指令。

4.根据权利要求1所述的数据处理方法，其特征在于，所述FIFO设备还包括：读使能端口，该方法还包括：

通过所述空包指示端口向外部读取设备发出缓存数据包非空；

检测到所述读使能端口传输的信号为有效信号时，接收所述外部读取设备发出的读取请求；

控制读地址偏移使所述外部读取设备读出一个完整的数据包，同时将数据包计数减1。

5.一种计算机存储介质，其特征在于，其存储有权利要求1-4任一项所述的数据处理方法所使用的计算机程序。

6.一种数据处理装置，其特征在于，包括：第一检测处理单元、第二检测处理单元、第三检测处理单元和第四检测处理单元；

所述第一检测处理单元用于检测到包尾指示端口及包丢弃端口传输的信号均为无效信号时，将接收到的数据分组存储；

所述第二检测处理单元用于检测到包尾指示端口传输的信号为有效信号及包丢弃端口传输的信号为无效信号时，将接收到的数据分组存储，及将数据包计数加1并将空包指示端口传输的信号设置为无效输出信号；

所述第三检测处理单元用于检测到包尾指示端口传输的信号为无效信号及包丢弃端口传输的信号为有效信号时，将接收到的数据分组丢弃；

所述第四检测处理单元用于检测到包尾指示端口及包丢弃端口传输的信号均为有效信号时，将接收到的数据分组丢弃并控制写地址偏移至所述数据分组所属数据包的包头位置。

7.根据权利要求6所述的数据处理装置，其特征在于，还包括：写入判断单元；

所述写入判断单元用于检测到写使能端口传输的信号为无效信号时，将接收到的数据分组丢弃。

8.根据权利要求6所述的数据处理装置，其特征在于，还包括：中断写入单元；

所述中断写入单元用于检测到存储的数据达到设定阈值且包尾指示端口传输的信号为无效信号，向外部写入设备发出中断写入请求指令。

9.根据权利要求6所述的数据处理装置，其特征在于，还包括：读取处理单元；

所述读取处理单元用于通过所述空包指示端口向外部读取设备发出缓存数据包非空；检测到读使能端口传输的信号为有效信号时，接收所述外部读取设备发出的读取请求；控制读地址偏移使所述外部读取设备读出一个完整的数据包，同时将数据包计数减1。

10.一种FIFO设备，其特征在于，包括：RAM存储单元、写地址控制单元、读地址控制单元和中央控制单元；

所述RAM存储单元的数据输入端口与外部写入设备连接；所述RAM存储单元的数据输出端口与外部读取设备连接；所述RAM存储单元的读地址端口分别与所述读地址控制单元和所述中央控制单元连接；所述RAM存储单元的写地址端口分别与所述写地址控制单元和所述中央控制单元连接；所述中央控制单元连接的输入端口包括：读使能端口、写使能端口、包丢弃端口和包尾指示端口；所述中央控制单元连接的输出端口包括：空包指示端口；

所述RAM存储单元用于缓存所述外部写入设备写入的数据包供所述外部读取设备读取调用；

所述写地址控制单元和所述读地址控制单元用于分别控制数据分组写入和移出所述RAM存储单元时读写地址的偏移控制；

所述中央控制单元用于根据所述读使能端口、所述写使能端口、所述包丢弃端口、所述包尾指示端口以及所述空包指示端口的传输的信号状态控制所述存储RAM数据的写入和移出。