CN103581054A

CN103581054A - 用于变长包交换的交换系统

Info

Publication number: CN103581054A
Application number: CN201310528826.0A
Authority: CN
Inventors: 赵有健; 陈果; 全程斌
Original assignee: Tsinghua University
Current assignee: Tsinghua University
Priority date: 2013-10-30
Filing date: 2013-10-30
Publication date: 2014-02-12

Abstract

本发明提出一种用于变长包交换的交换系统，包括：多个包处理模块，用于分别对数据包进行解析获得端口号和长度信息；多个交叉点队列，每个交叉点队列包括多个交叉点队列模块，用于分别根据端口号和长度信息将数据包存储到对应的交叉点队列模块中；队列长度计数模块，用于记录每个交叉点队列模块中的剩余容量信息；多个调度模块，调度模块根据各个交叉点队列模块中的数据包的长度信息、选择相应的交叉点队列模块并将其中的数据包输出至输出端口。根据本发明实施例的系统，通过端口号和长度信息将数据包进行存储，并由调度模块将该数据包输出到对应的端口，从而提高了数据的交换效率和数据吞吐量，同时该系统结构简单，实现方便具有较强的实用性。

Description

用于变长包交换的交换系统

技术领域

本发明涉及通信技术领域，特别涉及一种用于变长包交换的交换系统。

背景技术

随着视频流、音频流和文件共享等互联网的飞速发展大大提高了人们对网络带宽的需求，由此也对路由器/交换机的交换容量以及端口速度提出了更高的要求。

传统的交换结构多数采用定长交换的方式。具体而言，将IP数据包切割成固定长度的分片(cell)，再以cell为数据交换单位进行数据交换。关于定长交换结构及调度算法的研究已经非常成熟，但随着链路速度的增长，定长交换的调度与分片效率极大地影响到了交换结构的发展。定长交换结构存在如下缺陷：（1）由于定长交换结构的分片大小通常设置在64字节左右，对于100Gbps的链路每个分片只有5.12ns的时间用于调度，且对交换芯片及调度算法的要求极高。（2）由于定长交换需要在每个分片中加入包含源、目的端口等信息的交换头部，因此增加了数据量造成了额外开销。（3）通常数据包的长度不是分片大小的整数倍，因此最后一个分片中往往只传输部分有效数据，所以对带宽造成了浪费。

另外，还有部分变长交换方式，例如交叉点不带缓存的交叉开关(Unbuffered Crossbar)的变长交换调度机制、组合输入交叉点缓存的交叉开关(Combined-Input-and-Crosspoint-Queued,CICQ)的变长调度机制等。但是存在各种缺陷。（1）不带缓存的交叉开关需要仔细考虑每一个周期Crossbar中各交叉点的连接情况，调度极其复杂，因此在实际中很少应用。（2）CICQ交换结构在交叉点上的缓存小，只可以存储少量数据。因此对于大量缓存为了防止交叉点缓存溢出，在每次调度之前需要交叉点反馈队列长度信息。随着链路速度的增长，反馈延时将降低调度效率。

发明内容

本发明的目的旨在至少解决上述的技术缺陷之一。

为此，本发明需要提供一种用于变长包交换的交换系统。该交换结构可以解决交换效率低且交换结构复杂的问题。

有鉴于此，本发明的实施例提出一种用于变长包交换的交换系统，包括：多个包处理模块，用于分别对所接收的数据包进行解析，以获得与所述数据包相对应的端口号和所述数据包的长度信息；多个交叉点队列，所述多个交叉点队列分别与所述包处理模块相对应，且每个所述交叉点队列包括多个交叉点队列模块，用于分别根据所述数据包的所述端口号和所述长度信息将所述数据包存储到对应的交叉点队列模块中；队列长度计数模块，用于记录每个所述交叉点队列模块中的剩余容量信息；以及多个调度模块，所述调度模块根据所述队列长度计数模块中各个所述交叉点队列模块中的所述数据包的所述长度信息、选择所述交叉点队列模块中的一个并将其中的数据包输出至所需的输出端口，且更新所述队列长度计数模块中的对应的所述剩余容量信息。

根据本发明实施例的交换系统，通过端口号和长度信息将数据包存储至对应的交叉点队列，并由调度模块将该数据包输出到对应的端口，从而提高了数据的交换效率和数据吞吐量，同时该系统结构简单，实现方便具有较强的实用性。

在本发明的一个实施例中，每个所述交叉点队列的所述交叉点队列模块的数目与所述调度模块的数目相同，且每个所述调度模块i分别与所述每个交叉点队列的第i个交叉点队列模块进行数据交互。

在本发明的一个实施例中，还包括：多个输入端口，所述输入端口与所述包处理模块分别相对应，以将所述数据包输入与所述输入端口相对应的所述包处理模块；以及多个输出端口，所述输出端口分别与所述调度模块相对应，以输出被所述调度模块调度的所述数据包。

在本发明的一个实施例中，所述交叉点队列模块通过交换芯片的片上SRAM执行存储。

在本发明的一个实施例中，所述多个交叉点队列采用先进先出的方式将所述数据包存储到所述对应的交叉点队列模块中。

在本发明的一个实施例中，在所述包处理模块接收的所述数据包的长度信息大于所述对应的交叉点队列模块的所述剩余容量时，所述对应的交叉点队列模块丢弃所述数据包。

在本发明的一个实施例中，在所述对应的交叉点队列模块的所述剩余容量信息不小于所述数据包的长度信息时，所述对应的交叉点队列模块将所述数据包存储到该交叉点队列模块中，且所述队列长度计数模块更新所述对应交叉点队列模块的所述剩余容量信息。

在本发明的一个实施例中，所述多个调度模块通过轮询或最长队列优先方式调度存储于所述多个交叉点队列模块中的数据包，并将所述数据包发送至所需的所述输出端口。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为根据本发明一个实施例的用于变长包交换的交换系统的结构框图；

图2为根据本发明一个实施例的输入接口的结构图；

图3为根据本发明一个实施例的包处理模块PP1与相关模块的关系示意图；

图4为根据本发明一个实施例的调度模块SCD1与其它多个模块的关系示意图；

图5为根据本发明一个实施例的队列长度计数模块VOQ_Len与其它模块的关系示意图；以及

图6为根据本发明一个实施例的交换系统的结构图。

具体实施方式

下面详细描述本发明的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

图1为根据本发明一个实施例的用于变长包交换的交换系统的结构框图。如图1所示，根据本发明实施例的用于变长包交换的交换系统包括多个包处理模块100、多个交叉点队列300、队列长度计数模块500和多个调度模块700。

具体地，多个包处理模块100用于分别对所接收的数据包进行解析，以获得与数据包相对应的端口号和数据包的长度信息。多个交叉点队列300分别与包处理模块相对应，且每个交叉点队列包括多个交叉点队列模块，用于分别根据数据包的端口号和长度信息将数据包存储到对应的交叉点队列模块中。队列长度计数模块500用于记录每个交叉点队列模块中的剩余容量信息。多个调度模块700根据队列长度计数模块中各个交叉点队列模块中的数据包的长度信息、选择交叉点队列模块中的一个并将其中的数据包输出至所需的输出端口，且更新队列长度计数模块500中的对应的剩余容量信息。

在本发明的一个实施例中，包处理模块分别与对应的输入端口相连通过对应的输入端口包处理模块获得相应的数据包。调度模块分别于对应的输出端口相连，以将对应的数据包调度到对应的输出端口。

在本发明的一个实施例中，在对应的包处理模块接收的数据包的长度信息大于对应的交叉点队列模块的剩余容量时，对应的交叉点队列模块丢弃数据包。通过调度使得对应的交叉点队列模块的剩余容量信息不小于数据包的长度信息时，对应的交叉点队列模块将数据包存储到该交叉点队列模块中，且队列长度计数模块更新对应交叉点队列模块的剩余容量信息。

在本发明的一个实施例中，每个交叉点队列的交叉点队列模块的数目与调度模块的数目相同，且每个调度模块i分别与每个交叉点队列的第i个交叉点队列模块进行数据交互。

在本发明的一个实施例中，交叉点队列模块通过交换芯片的片上SRAM执行存储，且每个交叉点队列模块采用先进先出的方式将数据包存储到对应的交叉点队列模块中。调度模块可通过轮询或最长队列优先方式调度存储于多个交叉点队列模块中的数据包，并将数据包发送至所需的输出端口。

下面将结合附图2至图6对本发明进行详细说明。

在本发明的实施例中，交叉点队列模块采用Altera公司提供的DCFIFO（可同时读写的双端口FIFO）FPGA IP core。该实施例中有256个交叉点队列模块即VOQ(1,1)至VOQ(16,16)，且每个交叉点队列模块的宽度为72位，深度为2000，共需消耗约37M bits片上的SRAM资源。

在本发明的一个示例中，每个输入端口的宽度为72位，其中[71:64]位传输控制信号，此处称之为带外数据；[63:0]位传输数据负载，其输入端口的结构如图2所示。对于图2的各个域的含义如表1所示。

表1

多个包处理模块中每个包处理模块的逻辑相同。在此以包处理模块110为例进行详细介绍，包处理模块PP1与相关模块的关系如图3所示。如图3所示，包处理模块PP1分别与队列长度计数模块500以及16个交叉点队列模块（图3中分别表示为VOQ(1,1)～VOQ(1,16)）进行交互。包处理模块PP1对数据包进行解析以获得该数据包的长度信息，再根据对应的交叉点队列模块的剩余容量信息，决定是否存储该数据包。如果对应的交叉点队列模块的剩余容量不足，则将该数据包丢弃。在与该数据包对应的交叉点队列的剩余容量不小于该数据包的长度信息时，重新将该数据包存储到该对应的交叉点队列模块中。

包处理模块PP1的外部信号具体描述如表2所示：

表2

表2中I表示输入信号，O表示输出信号。

包处理模块PP的工作过程具体如下。

步骤101，读取Data_ln_Bus的数据，并保存变量D0，如果Empty=0，且SOP=1，则返回步骤101。

步骤103，读取Data_ln_Bus的数据，并保存变量D1。再从变量D0中获取DstLC和FL，并将与DstLC对应的Counter的PP_Counter_RE设置为1。其余使能信号设置为0。如果VOQLen>（FL*8/64）*72时，转入步骤103，否则返回步骤101。

步骤105，将与DstLC对应的Counter的PP_Counter_WE设置为1，并定义Lplus=（FL*8/64）*72，再将Lplus写入相应的PPCounter_Bus，然后转到步骤107。

步骤107，读取Data_ln_Bus的数据，并保存变量D2，将与DstLC对应的VOQ的PP_VOQ_WE设置为1，其余使能信号设置为0，并将从D0写入PPVOQ_Bus。如果D2中的EOP=1，则返回步骤101，否则将D0、D1和D2置为D0=1D1=D2，返回步骤107。

多个调度模块的逻辑相同，此处以调度模块SCD1为例进行说明，调度模块SCD1与其它多个模块的关系如图4所示。调度模块SCD1分别与队列长度计数模块VOQ_Len以及第16交叉点队列的多个交叉点队列模块进行数据交互，在图4中多个交叉点队列模块为16个，分别表示为VOQ(1，1)～VOQ(16，1)。调度模块可采用轮询方式或最长队列优先等方式对数据进行调度，其调度方式不限于此。在本发明的一个示例中，采用了最长队列优先调度的方式，根据对应16个交叉点队列模块中队列的长度，选择最长的队列，并将该队列的数据包送出该交叉点队列模块至对应的输出口。

调度模块的外部信号如下表3所示。

表3

表3中I表示输入信号，O表示输出信号。

调度模块SCD的工作过程如下。

步骤201，将16个SCD_Counter_RE的读使能信号全部设置为1，其余使能信号置0。从SCDCounter_Bus(1，1)至(16，1)分别读取16个VOQ队列的长度，存入变量VOQ1至VOQ16。若所有VOQ长度都为0，返回步骤201；否则计算出VOQ中最长的一个，此处假设为VOQn，跳至步骤203。

步骤203，将SCD_VOQ_RE(n,1)设置为1，其余使能信号设置为0。从SCDVOQ_Bus读取一拍数据，存入变量D1。若SOP=1，将D1赋值给Data_Out_Bus，并且令Lminus=(FL*8/64)*72，并将SCD_Counter_WE(n，1)设置为1，把Lminus赋值给SCD_Counter_Bus(n，1)，转到步骤105，否则返回步骤203。

步骤205，将SCD_VOQ_RE(n,1)设置为1，其余使能信号置0。从SCDVOQ_Bus读取一拍数据，并保存变量D2，以将D2赋值给Data_Out_Bus。若EOP=0，则抓到步骤205。如果EOP=1，则将16根SCD_Counter_RE读使能信号线置1，其余使能信号置0。从SCDCounter_Bus(1，1)至(16，1)分别读取16个VOQ队列的长度，并保存变量VOQ1...VOQ16。如果所有VOQ长度都为0，返回步骤201，否则计算出VOQ中最长的一个假设为VOQn，并调度该交叉点队列模块VOQ，转到步骤203。

队列长度计数模块VOQ_Len用于记录当前各交叉点队列模块VOQ的长度信息。在本发明的一个实施例中，队列长度计数模块VOQ_Len中存储的长度单位为72bit，即交叉点队列VOQ中有多少个72bit长的数据，该队列长度计数模块可以为多个计数器每个计数器记录一个与其对应的交叉点队列模块的长度信息。队列长度计数模块VOQ_Len与其它模块的关系如图5所示。图5中队列长度计数模块由256个计数器构成，Counter(1,1)至Counter(16,16)分别记录交叉点队列模块VOQ的长度。队列长度计数模块VOQ_Len分别于16个包处理模块和16个调度模块存相连。

在本发明的一个实施例中，交叉点队列模块在存储数据或调度数据时，与该交叉点队列模块相关的计数器对该交叉点队列模块的长度信息进行记录。计数器Counter(1,1)的工作逻辑如下所示。

a.当PP_Counter_RE(1,1)=1且PP_Counter_WE(1,1)=SCD_Counter_RE(1,1)=SCD_Counter_WE(1,1)=0，将Counter(1,1)中的值写入PPCounter_Bus1;

b.当SCD_Counter_RE(1,1)=1且PP_Counter_WE(1,1)=PP_Counter_RE(1,1)=SCD_Counter_WE(1,1)=0，将Counter(1,1)中的值写入SCDCounter_Bus(1,1);

c.当PP_Counter_WE(1,1)=1且PP_Counter_RE(1,1)=SCD_Counter_RE(1,1)=SCD_Counter_WE(1,1)=0，读取PPCounter_Bus1的数据，记为Lplus，令Counter(1,1)=Counter(1,1)+Lplus；

d.当SCD_Counter_WE(1,1)=1且PP_Counter_RE(1,1)=PP_Counter_WE(1,1)=SCD_Counter_RE(1,1)=0，读取SCDCounter_Bus(1,1)的数据，记为Lminus，令Counter(1,1)=Counter(1,1)-Lminus；

e.当PP_Counter_RE(1,1)=SCD_Counter_RE(1,1)=1且PP_Counter_WE(1,1)=SCD_Counter_WE(1,1)=0，将Counter(1,1)中的值写入PPCounter_Bus1和SCDCounter_Bus(1,1);

f.当PP_Counter_RE(1,1)=SCD_Counter_WE(1,1)=1且PP_Counter_WE(1,1)=SCD_Counter_RE(1,1)=0，读取SCDCounter_Bus(1,1)的数据，记为Lminus，令Counter(1,1)=Counter(1,1)-Lminus。将Counter(1,1)中的值写入PPCounter_Bus1;

g.当PP_Counter_WE(1,1)=SCD_Counter_RE(1,1)=1且PP_Counter_RE(1,1)=SCD_Counter_WE(1,1)=0，读取PPCounter_Bus1的数据，记为Lplus，令Counter(1,1)=Counter(1,1)+Lplus。将Counter(1,1)中的值写入SCDCounter_Bus(1,1);

h.当PP_Counter_WE(1,1)=SCD_Counter_WE(1,1)=1且PP_Counter_RE(1,1)=SCD_Counter_RE(1,1)=0，读取PPCounter_Bus1的数据，记为Lplus，读取SCDCounter_Bus(1,1)的数据，记为Lminus，令Counter(1,1)=Counter(1,1)+Lplus-Lminus；

i.其余情况下，维持寄存器值不变，将PPCounter_Bus1和SCDCounter_Bus(1,1)置0。

图6为根据本发明一个实施例的交换系统的结构图。图6中所示，左侧的LC1至LCN为输入端口，右侧的LC1至LCN为输出端口，PP1至PPN为多个包处理模块，SCD1至SCDN为多个调度模块，队列长度计数模块VOQ_Len有N个计数器构成。交叉点队列1包括交叉点队列模块VOQ(1，1)至VOQ(1，N)，交叉点队列2包括交叉点队列模块VOQ(2，1)至VOQ(2，N)，依次类推。调度模块SCD1与每个交叉点队列的第1个交叉点队列模块交互，并将数据包发送至第1个输出端口，依次类推调度模块SCDi与每个交叉点队列的第i个交叉点队列模块交互，并将数据包发送至第i个输出端口。

根据本发明实施例的系统，通过端口号和长度信息将数据包进行存储，并由调度模块将该数据包输出到对应的端口，从而提高了数据的交换效率和数据吞吐量，同时该系统结构简单，实现方便具有较强的实用性。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims

1.一种用于变长包交换的交换系统，其特征在于，包括：

多个包处理模块，用于分别对所接收的数据包进行解析，以获得与所述数据包相对应的端口号和所述数据包的长度信息；

多个交叉点队列，所述多个交叉点队列分别与所述包处理模块相对应，且每个所述交叉点队列包括多个交叉点队列模块，用于分别根据所述数据包的所述端口号和所述长度信息将所述数据包存储到对应的交叉点队列模块中；

队列长度计数模块，用于记录每个所述交叉点队列模块中的剩余容量信息；以及

多个调度模块，所述调度模块根据所述队列长度计数模块中各个所述交叉点队列模块中的所述数据包的所述长度信息、选择所述交叉点队列模块中的一个并将其中的数据包输出至所需的输出端口，且更新所述队列长度计数模块中的对应的所述剩余容量信息。

2.如权利要求1所述的交换系统，其特征在于，每个所述交叉点队列的所述交叉点队列模块的数目与所述调度模块的数目相同，且每个所述调度模块i分别与所述每个交叉点队列的第i个交叉点队列模块进行数据交互。

3.如权利要求1所述的交换系统，其特征在于，还包括：

多个输入端口，所述输入端口与所述包处理模块分别相对应，以将所述数据包输入与所述输入端口相对应的所述包处理模块；以及

多个输出端口，所述输出端口分别与所述调度模块相对应，以输出被所述调度模块调度的所述数据包。

4.如权利要求1所述的交换系统，其特征在于，所述交叉点队列模块通过交换芯片的片上SRAM执行存储。

5.如权利要求1所述的交换系统，其特征在于，所述多个交叉点队列采用先进先出的方式将所述数据包存储到所述对应的交叉点队列模块中。

6.如权利要求1所述的交换系统，其特征在于，在所述包处理模块接收的所述数据包的长度信息大于所述对应的交叉点队列模块的所述剩余容量时，所述对应的交叉点队列模块丢弃所述数据包。

7.如权利要求6所述的交换系统，其特征在于，在所述对应的交叉点队列模块的所述剩余容量信息不小于所述数据包的长度信息时，所述对应的交叉点队列模块将所述数据包存储到该交叉点队列模块中，且所述队列长度计数模块更新所述对应交叉点队列模块的所述剩余容量信息。

8.如权利要求1所述的交换系统，其特征在于，所述多个调度模块通过轮询或最长队列优先方式调度存储于所述多个交叉点队列模块中的数据包，并将所述数据包发送至所需的所述输出端口。