CN108258022B - 像素结构、显示基板和显示装置 - Google Patents
像素结构、显示基板和显示装置 Download PDFInfo
- Publication number
- CN108258022B CN108258022B CN201810074389.2A CN201810074389A CN108258022B CN 108258022 B CN108258022 B CN 108258022B CN 201810074389 A CN201810074389 A CN 201810074389A CN 108258022 B CN108258022 B CN 108258022B
- Authority
- CN
- China
- Prior art keywords
- pixel
- sub
- electrode
- pixels
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明属于显示技术领域,具体涉及一种像素结构、显示基板和显示装置。该像素结构,包括多个子像素,相邻所述子像素之间设置有像素限定层,所述像素限定层设置为包括至少一个间断的分离限定部件,在间断区域内设置有均衡电极,所述均衡电极和与其相邻的所述子像素连接的扫描信号接收部件连接。该像素结构通过在相邻子像素之间的间隔区增设均衡电极,使得子像素所在区域和相邻子像素之间的间隔区形成相反的跨压,从而能够通过扫描信号的驱动阻隔此发光层的电荷产生层的导电粒子,进而消除相邻子像素之间叠层OLED器件的漏流引起的漏光现象。
Description
技术领域
本发明属于显示技术领域,具体涉及一种像素结构、显示基板和显示装置。
背景技术
常用的平板显示装置包括LCD(Liquid Crystal Display:液晶显示装置)和OLED(Organic Light-Emitting Diode:有机发光二极管)显示装置。与LCD相比,OLED器件在可视角度、色彩的还原、功耗以及响应时间等方面具有明显的优势,适用于高信息含量、高分辨率的显示器。
显示基板包括多个像素,每一像素包括多个子像素,每一子像素对应一个OLED器件,多个OLED器件根据各色数据信号发光,从而综合形成该像素的显示色彩。随着技术的进步,从发光效率、光谱色域考虑,叠层有机发光二极管进入科研人员的关注领域。通俗地讲,叠层有机发光二极管即垂直层叠两个或多个发光单元以构成一个OLED器件,在各发光单元之间使用电荷产生层(Charge Generate Layer,简称CGL)连接。
为保证产品品质,显示基板在制备完成后,通常先进行点灯测试。然而,申请人发现,在大尺寸(例如55inch)产品在进行点灯测试时,单独点亮红R、绿G、蓝B、白W子像素中的一个或几个像素时,原本不需要发光的像素也会出现不同程度的发亮现象(如图7所示),并且相邻的本不该发光像的像素通常表现出黄光,导致产品品质受到严重的影响。
发明内容
本发明所要解决的技术问题是针对现有技术中上述不足,提供一种像素结构、显示基板和显示装置,具有优良的光性能。
解决本发明技术问题所采用的技术方案是该像素结构,包括多个子像素,相邻所述子像素之间设置有像素限定层,所述像素限定层设置为包括至少一个间断的分离限定部件,在间断区域内设置有均衡电极,所述均衡电极和与其相邻的所述子像素连接的扫描信号接收部件连接。
优选的是,所述子像素包括薄膜晶体管和OLED器件,所述薄膜晶体管至少包括栅极,所述OLED器件至少包括发光层,所述均衡电极与所述发光层和所述栅极分别连接。
优选的是,所述发光层和所述栅极之间设置有绝缘层,所述绝缘层开设有过孔;
所述均衡电极包括叠层设置于所述过孔内、且互相连接的第一部和第二部,所述第一部的底部与所述栅极连接,所述第二部的顶部与所述发光层连接。
优选的是,所述薄膜晶体管还包括源极和漏极,所述OLED器件还包括阳极和阴极,所述OLED器件为包括至少两个发光单元的叠层OLED器件,所述发光单元层叠设置于所述阳极和所述阴极之间,所述薄膜晶体管的漏极与所述叠层OLED器件的阳极连接。
优选的是,所述子像素设置有第一信号端和第二信号端,所述栅极与所述第一信号端连接,所述源极与所述第二信号端连接。
优选的是,所述第一部采用与所述漏极相同的材料、在同一构图工艺中形成,所述第二部采用与所述阳极相同的材料、在同一构图工艺中形成。
一种显示基板,包括由交叉设置的栅线和数据线划分的多个像素区,每一所述像素区内设置有权利要求1-6任一项所述像素结构。
优选的是,每一所述像素区划分为与所述像素结构中所述子像素对应的子像素区,每一所述子像素设置于一所述子像素区内。
优选的是,所述子像素内薄膜晶体管的栅极和与其相邻的所述栅线连接。
一种显示装置,包括上述的显示基板。
本发明的有益效果是:该像素结构通过在相邻子像素之间的间隔区增设均衡电极,使得子像素所在区域和相邻子像素之间的间隔区形成相反的跨压,从而能够通过扫描信号的驱动阻隔此发光层的电荷产生层的导电粒子,进而消除相邻子像素之间叠层OLED器件的漏流引起的漏光现象。
附图说明
图1为相邻像素漏光机理示意图;
图2为本发明实施例1中像素结构的结构示意图;
图3为本发明实施例2中显示基板的结构示意图;
图4A和图4B为像素驱动电路的原理图;
图5为像素驱动电路在一帧内的扫描信号时序图;
图6为本发明实施例2中显示基板相邻像素之间压差示意图;
图7为现有技术中显示基板点灯测试的漏光图片;
附图标识中:
1-衬底;11-子像素区;12-间隔区;13-间断区域;
2-薄膜晶体管;21-栅极;22-栅绝缘层;23-漏极;24-钝化层;
3-OLED器件;31-阳极;32-发光层;33-阴极;34-像素限定层;
4-隔垫物;40-填充胶;
5-均衡电极;51-第一部;52-第二部;
6-保护层;
7-黑矩阵;
8-彩膜层;
9-玻璃盖板。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案,下面结合附图和具体实施方式对本发明像素结构、显示基板和显示装置作进一步详细描述。
每一OLED器件至少包括阴极(Cathode)、阳极(Anode)和位于二者之间的发光层(Emitting Layer)。在现有的OLED显示基板制备过程中,通常将多个OLED器件的发光层和阴极层整层、连续蒸镀,并在出光侧设置彩膜层对色彩进行调制。另外,在叠层OLED器件中,相邻的发光单元之间以电荷产生层互相连接。
基于上述事实,申请人对前述像素漏光的问题进入了深入思考,定位漏光原因如下:由于大尺寸的OLED产品发光层和阴极在制备过程中,通常采用整个基板一起蒸镀的方式,像素和像素之间并没用开放式掩膜(open mask)分割。在这样的结构下,如图1所示的发光层漏电机理,在相邻的发光单元中(图1所示的两组Y unit和B unit),在阳极(图1中的ITO)正压的驱动下,发光子像素中电荷产生层(图1中的CGL)的导电粒子除了到达自身子像素的阴极(图1中左侧的Al),还可以通过电荷产生层到达相邻子像素的阴极(图1中右侧的Al),从而造成相邻子像素的R子像素的发光层和G子像素的发光层发光混合出黄光,不该发光的子像素发出了不同程度的黄光。由此,本发明的技术构思在于:对相邻子像素之间的像素限定层的结构进行改进,并利用子像素驱动电路内部的驱动信号在像素限定层内部形成相反的跨压,从而将相邻子像素的发光层进行隔离,消除发光层侧向漏光类的问题。
实施例1:
本实施例提供一种像素结构,该像素结构具有优良的光性能。
如图2所示,该像素结构包括多个子像素,相邻子像素之间设置有像素限定层34,其中,像素限定层34设置为包括至少一个间断的分离限定部件,在间断区域内设置有均衡电极5,均衡电极5和与其相邻的子像素连接的扫描信号接收部件连接。
在图2中,该像素结构设置于衬底1的上方,子像素对应位于图2中的子像素区11,像素限定层34对应位于间隔区12,均衡电极5对应位于间断区域13。通过将相子邻像素之间的像素限定层34挖孔,加入导电材料(例如ITO金属氧化物材料)形成均衡电极5,且将该均衡电极5连接像素驱动电路的扫描信号,阻止漏到相邻子像素的导电粒子,从而使得相邻子像素之间存在与子像素相反的跨压,达到改善漏光的目的。
子像素包括薄膜晶体管2(图2中的薄膜晶体管2仅示出了局部结构)和OLED器件3,薄膜晶体管2包括栅极21、有源层、源极、漏极23以及各层结构之间必要的绝缘层,OLED器件3至少包括阳极31、发光层32和阴极33,当然还可以包括空穴注入层、空穴传输层、电子传输层、电子注入层等其他有机膜层。本实施例的像素结构中,均衡电极5与发光层32和栅极21分别连接。
其中,发光层32和栅极21之间设置有绝缘层,绝缘层开设有过孔;均衡电极5包括叠层设置于过孔内、且互相连接的第一部51和第二部52,第一部51的底部与栅极21连接,第二部52的顶部与发光层32连接。
图2中,绝缘层为设置于栅极21上方的栅绝缘层22,以及设置于源极上方的钝化层24,源极和漏极23设置于栅绝缘层22和钝化层24之间。处于栅绝缘层22间的部分形成均衡电极5的第一部51,处于钝化层24间的部分形成均衡电极5的第二部52。
优选的是,第一部51采用与漏极23相同的材料、在同一构图工艺中形成,第二部52采用与阳极31相同的材料、在同一构图工艺中形成。其中,阳极31采用氧化铟镓锌、氧化铟锌(Indium Zinc Oxide,简称IZO)、氧化铟锡(Indium Tin Oxide,简称ITO)、氧化铟镓锡中的至少一种形成,漏极23采用钼(Mo)、铝(Al)或含钼(Mo)、铝(Al)中的至少一种形成。
通常情况下,漏极23采用构图工艺形成,构图工艺包括曝光、显影、刻蚀等工艺,还可以包括打印、喷墨等其他用于形成预定图形的工艺;阳极31通过蒸镀工艺形成。因此,形成均衡电极5无需增加额外的制备工艺,只需适应性修改形成包括漏极23的掩模板的版图(保留形成第一部的金属材料),以及适应性修改形成包括栅绝缘层22、钝化层24的掩模板的版图(形成过孔)即可,这里不再详述。
本实施例中的OLED器件3为包括阳极31、至少两个发光单元和阴极33的叠层OLED器件,发光单元层叠设置于阳极31和阴极33之间,薄膜晶体管2的漏极23与叠层OLED器件的阳极31连接。相邻的发光单元之间以电荷产生层互相连接,电荷产生层在外加电场条件下产生电子和空穴,产生的电子和空穴分别与从阳极31注入的空穴和阴极33注入的电子在发光层32结合而发光,从而实现OLED器件3在低电流密度时的高亮度、高效率、长寿命。
其中,子像素设置有第一信号端和第二信号端,栅极21与第一信号端连接,源极与第二信号端连接。第一信号端用于接收扫描信号,控制子像素的开启、关闭状态;第二信号端用于接收子像素的灰度数据信号,控制子像素的发光层的发光亮度;接着,由漏极23将发光信号发送至OLED器件。
在像素结构的工作过程中,由于相邻子像素的OLED器件3均分别与栅极21连接,扫描信号在每帧时间中只有几微秒的时间为正值,其余时间都为负值,因此通过设置均衡电极5,可以使得间断区域、阴极33所在区域形成与子像素、阴极33所在区域相反的跨压,从而控制住通过电荷产生层漏到相邻子像素的导电粒子,从而阻止了侧向漏光的发生。
本实施例的像素结构,特别适用于大尺寸的、基于顶发光(top emission)的叠层OLED器件的像素结构(Pixel),其具有优良的消除侧向漏光(Light leak)效果。
本实施例的像素结构,结合发光层漏电机理,基于顶发射的像素结构设计,由于顶发射像素结构中发光层的光源直接从阴极射出,所以像素驱动电路可做在子像素区中OLED器件的下方,即像素驱动电路的布局布线空间较为宽裕,在此基础上,将相邻子像素的像素限定层进行挖孔,此处的发光层将与下方连着扫描信号的端部连接。
该像素结构通过在相邻子像素之间的间隔区增设均衡电极,使得子像素所在区域和相邻子像素之间的间隔区形成相反的跨压,从而能够通过扫描信号的驱动阻隔此发光层的电荷产生层的导电粒子,进而消除相邻子像素之间叠层OLED器件的漏流引起的漏光现象。
实施例2:
本实施例提供一种显示基板,该显示基板包括由交叉设置的栅线和数据线划分的多个像素区,每一像素区内设置有实施例1的像素结构。
如图3所示,在该像素结构的上方还依次层叠设置有隔垫物4(同层还设置填充胶40)、保护层6、同层设置的黑矩阵7和彩膜层8、玻璃盖板9。从图3中可见,黑矩阵对应设置于像素限定层34的上方,以防止相邻子像素之间的光串扰。
其中,每一像素区划分为与像素结构中子像素对应的子像素区,每一子像素设置于一子像素区内。当然,如图2所示,也可以将可能造成光影响的薄膜晶体管以及连线设置在像素限定层对应的下方,这里不做限定。
根据实施例1中像素结构的连接关系,容易理解的是,子像素内薄膜晶体管2的栅极21和与其相邻的栅线连接。
图3中,在每个相邻子像素之间对应像素限定层34的区域,通过与阳极31同步形成第一部51、与漏极23同步形成第二部52的均衡电极5,将像素驱动电路中的扫描信号引入至每个相邻子像素之间,然后通过将相邻子像素之间的像素限定层34局部挖掉,使均衡电极5与发光层32接触,从而能够通过扫描信号的驱动阻隔此发光层32的电荷产生层的导电粒子,进而消除相邻子像素之间叠层OLED器件的漏流引起的漏光现象。
本实施例的显示基板中,以图4A所示的像素驱动电路的连接关系进行说明。图4A所示为OLED器件3驱动常用的3T1C像素驱动电路结构,其中,第一薄膜晶体管T1的栅极21连接第一部51,节点B(Node B)连接叠层OLED器件的阳极31和第二薄膜晶体管T2,T1提供扫描信号对该行像素进行扫描以准备写入数据。
结合图5所示的驱动时序图,其扫描信号对应的一帧内信号驱动波形,在正常的显示阶段,扫描信号在每帧内每行打开的时间为7.4μs(60Hz 4K分辨率),即在每帧内每行扫描信号为高电平Vgh(例如22V左右)的时间为7.4μs,其余时间都为低电平Vgl(例如-6V左右)。
参考图6所示的显示基板相邻像素之间压差示意图,在此行的像素结构进行扫描、写数据阶段,扫描信号为高电平Vgh,相邻子像素区之间的电压为:
V2=Vgh-VCathode=Vgh=22V
此时OLED器件3中的发光层32发光,但由于时间非常短(7.4μs),又由于具有图3所示的黑矩阵,所以其发出的光人眼无法感知,也对其它子像素无影响;
在此行像素结构发光阶段,扫描信号为低电平Vgl(-6V),相邻子像素区之间的电压为:
V2=Vgl-VCathode=Vgl=-6V
此时OLED器件中的发光层处于倒置状态,不会发光,而子像素区的发光层中电荷产生层的导电粒子由于此处存在倒置状态,其传输路径被截止,从而有效的消除了由于发光层导电粒子侧向漏流产生的漏光现象。
当然,在未设置触控功能的情况下,也可以采用图4B所示的像素驱动电路,这里不再详述。
实施例3:
本实施例提供一种显示装置,该显示装置包括实施例2的新ash基板。
该显示装置可以为:台式电脑、平板电脑、笔记本电脑、手机、PDA、GPS、车载显示、投影显示、摄像机、数码相机、电子手表、计算器、电子仪器、仪表、液晶面板、电子纸、电视机、显示器、数码相框、导航仪等任何具有显示功能的产品或部件,可应用于公共显示和虚幻显示等多个领域。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
Claims (9)
1.一种像素结构,包括多个子像素,相邻所述子像素之间设置有像素限定层,其特征在于,所述像素限定层设置为包括至少一个间断的分离限定部件,在间断区域内设置有均衡电极,所述均衡电极和与其相邻的所述子像素连接的扫描信号接收部件连接;
所述子像素包括薄膜晶体管和OLED器件,所述薄膜晶体管至少包括栅极,所述OLED器件至少包括发光层,所述均衡电极与所述发光层和所述栅极分别连接。
2.根据权利要求1所述的像素结构,其特征在于,所述发光层和所述栅极之间设置有绝缘层,所述绝缘层开设有过孔;
所述均衡电极包括叠层设置于所述过孔内、且互相连接的第一部和第二部,所述第一部的底部与所述栅极连接,所述第二部的顶部与所述发光层连接。
3.根据权利要求2所述的像素结构,其特征在于,所述薄膜晶体管还包括源极和漏极,所述OLED器件还包括阳极和阴极,所述OLED器件为包括至少两个发光单元的叠层OLED器件,所述发光单元层叠设置于所述阳极和所述阴极之间,所述薄膜晶体管的漏极与所述叠层OLED器件的阳极连接。
4.根据权利要求3所述的像素结构,其特征在于,所述子像素设置有第一信号端和第二信号端,所述栅极与所述第一信号端连接,所述源极与所述第二信号端连接。
5.根据权利要求3所述的像素结构,其特征在于,所述第一部采用与所述漏极相同的材料、在同一构图工艺中形成,所述第二部采用与所述阳极相同的材料、在同一构图工艺中形成。
6.一种显示基板,包括由交叉设置的栅线和数据线划分的多个像素区,其特征在于,每一所述像素区内设置有权利要求1-5任一项所述像素结构。
7.根据权利要求6所述的显示基板,其特征在于,每一所述像素区划分为与所述像素结构中的所述子像素对应的子像素区,每一所述子像素设置于一所述子像素区内。
8.根据权利要求7所述的显示基板,其特征在于,所述子像素内的薄膜晶体管的栅极和与其相邻的所述栅线连接。
9.一种显示装置,其特征在于,包括权利要求6-8任一项所述的显示基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810074389.2A CN108258022B (zh) | 2018-01-25 | 2018-01-25 | 像素结构、显示基板和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810074389.2A CN108258022B (zh) | 2018-01-25 | 2018-01-25 | 像素结构、显示基板和显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108258022A CN108258022A (zh) | 2018-07-06 |
CN108258022B true CN108258022B (zh) | 2020-11-13 |
Family
ID=62742697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810074389.2A Active CN108258022B (zh) | 2018-01-25 | 2018-01-25 | 像素结构、显示基板和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108258022B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109034089B (zh) * | 2018-08-07 | 2020-11-20 | 武汉天马微电子有限公司 | 一种显示装置以及电子设备 |
CN109920827A (zh) * | 2019-03-15 | 2019-06-21 | 合肥鑫晟光电科技有限公司 | 阵列基板及其制作方法、显示面板、显示装置及控制方法 |
CN110148674A (zh) * | 2019-04-28 | 2019-08-20 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及其制作方法、以及显示装置 |
CN110098243B (zh) * | 2019-05-22 | 2022-05-24 | 京东方科技集团股份有限公司 | 一种显示基板、显示面板和显示装置 |
CN114023910A (zh) * | 2021-11-05 | 2022-02-08 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100626082B1 (ko) * | 2005-07-06 | 2006-09-20 | 삼성에스디아이 주식회사 | 평판표시장치 |
KR20120049512A (ko) * | 2010-11-09 | 2012-05-17 | 엘지디스플레이 주식회사 | 발광 표시 소자의 제조 방법 |
TWI523217B (zh) * | 2013-09-12 | 2016-02-21 | 友達光電股份有限公司 | 畫素結構 |
-
2018
- 2018-01-25 CN CN201810074389.2A patent/CN108258022B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN108258022A (zh) | 2018-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108258022B (zh) | 像素结构、显示基板和显示装置 | |
CN109285858B (zh) | 一种双面显示面板和显示装置 | |
CN100482020C (zh) | 电光学装置及其制造方法、以及电子仪器 | |
TWI762131B (zh) | 發光顯示器及包含其的多螢幕顯示器 | |
CN109585497B (zh) | 有机发光二极管显示设备 | |
US20200350375A1 (en) | Organic light-emitting display panel and display apparatus | |
CN111129080B (zh) | 有机发光显示装置 | |
CN109887953B (zh) | 发光二极管显示器 | |
KR102086805B1 (ko) | 유기전계발광표시장치 | |
CN113644220B (zh) | 一种显示面板、一种显示面板的制备方法和显示装置 | |
US11538426B2 (en) | Display panel and electronic apparatus | |
KR20180061573A (ko) | 초고해상도 투명 평판 표시장치 | |
CN109841655B (zh) | 显示面板和有机发光显示装置 | |
CN109037194B (zh) | 一种显示面板及其显示装置 | |
CN109755274B (zh) | 有机发光显示器 | |
US20220293059A1 (en) | Array substrate and method for manufacturing same and method for controlling same, and display apparatus | |
US20230363228A1 (en) | Display substrate and display device | |
US11812645B2 (en) | Display panel and display device | |
US20230117098A1 (en) | Display substrate, color filter substrate, display panel and display device | |
US8076843B2 (en) | Organic electroluminescence display device | |
US11551610B2 (en) | Display and driving method | |
JP5303818B2 (ja) | 有機エレクトロルミネセンスディスプレイパネルおよびその製造方法 | |
JP2005189304A (ja) | 電気光学装置、電気光学装置の製造方法、電子機器 | |
KR20100000207A (ko) | 유기발광 표시장치 | |
US20220149318A1 (en) | Light emitting display panel and light emitting display apparatus using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |