CN108257981B - 显示基板 - Google Patents

显示基板 Download PDF

Info

Publication number
CN108257981B
CN108257981B CN201810061755.0A CN201810061755A CN108257981B CN 108257981 B CN108257981 B CN 108257981B CN 201810061755 A CN201810061755 A CN 201810061755A CN 108257981 B CN108257981 B CN 108257981B
Authority
CN
China
Prior art keywords
data line
gate electrode
film transistor
electrode
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810061755.0A
Other languages
English (en)
Other versions
CN108257981A (zh
Inventor
郝思坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201810061755.0A priority Critical patent/CN108257981B/zh
Priority to PCT/CN2018/075118 priority patent/WO2019140718A1/zh
Publication of CN108257981A publication Critical patent/CN108257981A/zh
Priority to US16/169,167 priority patent/US10790311B2/en
Application granted granted Critical
Publication of CN108257981B publication Critical patent/CN108257981B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Abstract

本发明提供了一种显示基板，显示基板包括基板及设于基板上的薄膜晶体管和数据线，薄膜晶体管包括栅电极，栅电极与数据线位于不同层，栅电极在数据线所在平面上的正投影区域与数据线部分重叠，且栅电极在数据线所在平面上的正投影区域与数据线重叠之外的区域设于数据线的一侧。通过将薄膜晶体管的栅电极与数据线在垂直于基板方向上堆叠设置，相较于薄膜晶体管的栅电极与数据线在栅电极至数据线的方向上并排且间隔设置，减小了栅电极与数据线在栅电极至数据线的方向上的尺寸，在薄膜晶体管设于由数据线和扫描线围设形成的像素区时，节省了薄膜晶体管在像素区内占据的空间，从而增大了像素区内开口区的尺寸，提升了显示基板的开口率。

Description

显示基板
技术领域
本发明涉及显示技术领域，具体涉及一种显示基板。
背景技术
薄膜晶体管已被广泛用作诸如液晶显示基板或有机发光显示基板之类的显示基板的开关元件。薄膜晶体管基板中，扫描线布置于水平方向上，数据线布置于垂直方向上以与扫描线交叉。通过扫描线与数据线之间的交叉限定像素区域。
随着人们对于显示基板的分辨率要求增加，显示基板的像素的数量增加，薄膜晶体管的数量也增加。而在有限的空间内，薄膜晶体管的数量增加，则出现显示基板的开口率降低的问题。
发明内容
本发明提供了一种显示基板，以提高显示基板中薄膜晶体管基板的开口率。
本发明提供了一种显示基板，所述显示基板包括基板及设于所述基板上的薄膜晶体管和数据线，所述薄膜晶体管包括栅电极，所述栅电极与所述数据线位于不同层，所述栅电极在所述数据线所在平面上的正投影区域与所述数据线部分重叠，且所述栅电极在所述数据线所在平面上的正投影区域与所述数据线重叠之外的区域设于所述数据线的一侧。
其中，所述薄膜晶体管还包括相间隔设置的源电极和漏电极，所述源电极和所述漏电极与所述数据线位于同一层，所述源电极用于连接像素电极，所述漏电极与所述数据线部分重合，且所述漏电极与所述数据线的重合区域在所述栅电极所在平面上的正投影位于所述栅电极内。
其中，所述数据线包括呈夹角连接的第一延伸段和第二延伸段，所述漏电极包括依次连接的第一连接段、弯曲段和第二连接段，所述第一连接段与所述第一延伸段部分重合，所述弯曲段与所述第二延伸段部分重合，所述第二连接段和所述第一连接段设于所述第二延伸段的同一侧，且所述第二连接段朝向远离所述第二延伸段的方向延伸。
其中，所述第一延伸段具有第一边缘，所述栅电极在所述数据线所在平面上的投影位于所述第一边缘的一侧，所述栅电极具有第二边缘，所述第一边缘和所述第二边缘在所述数据线所在平面上的投影至少部分重合。
其中，所述第二延伸段具有第三边缘，所述栅电极在所述数据线所在平面上的投影位于所述第三边缘的一侧，所述栅电极具有第四边缘，所述第三边缘和所述第四边缘在所述数据线所在平面上的投影至少部分重合。
其中，所述源电极包括伸长段，所述第一连接段与所述第二连接段之间形成间隙，所述间隙设于所述数据线之外，所述伸长段伸入所述第一连接段与所述第二连接段之间的间隙中。
其中，所述显示基板还包括第一像素电极，所述第一像素电极设于所述薄膜晶体管远离所述基板的一侧，且覆盖所述薄膜晶体管和所述数据线。
其中，所述显示基板包括数条相平行设置的扫描线及数条相平行设置的所述数据线，多个所述数据线与多个所述扫描线相交错，以形成多个像素区，所述薄膜晶体管设于所述像素区内，所述显示基板还包括彩膜基板，所述彩膜基板覆盖多个所述像素区，所述第一像素电极设于所述彩膜基板上。
其中，所述显示基板还包括与所述第一像素电极相间隔设置的第二像素电极，所述第二像素电极设于所述彩膜基板上，所述像素区包括设于所述薄膜晶体管一侧的开口区，所述第二像素电极覆盖所述开口区。
其中，所述彩膜基板上设有开孔，所述开孔正对所述源电极，所述第二像素电极通过所述开孔电连接所述源电极。
本发明提供的显示基板，包括设于基板上的薄膜晶体管和数据线，通过将薄膜晶体管的栅电极与数据线在垂直于基板方向上堆叠设置，相较于薄膜晶体管的栅电极与数据线在栅电极至所述数据线的方向上并排且间隔设置，减小了栅电极与数据线在栅电极至所述数据线的方向上占据的尺寸，在薄膜晶体管设于由数据线和扫描线围设形成的像素区时，节省了薄膜晶体管在像素区内占据的空间，从而增大了像素区内开口区的尺寸，提升了显示基板的开口率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种薄膜晶体管基板的结构示意图。
图2是图1所示的薄膜晶体管基板的平面结构示意图。
图3是图2所示的薄膜晶体管基板的一个像素区的结构示意图。
图4是图3所示的像素区的局部放大示意图。
图5是图4中沿A-A线的剖面图。
图6是图4中沿B-B线的剖面图。
图7是图4中像素区的局部示意图。
图8是本发明其他实施例提供的一种薄膜晶体管基板的结构示意图。
图9是本发明其他实施例提供的一种薄膜晶体管基板的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例的技术方案进行清楚、完整地描述。
为了能够更清楚地理解本申请的上述目的、特征和优点，下面结合附图和具体实施方式对本申请进行详细描述。需要说明的是，在不冲突的情况下，本申请的实施方式及实施方式中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
此外，以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请中所提到的方向用语，例如，“长度”、“宽度”、“厚度”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本申请，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
请参阅图1，图1是本发明实施例提供的一种显示基板100。显示基板100应用于液晶显示装置。所述显示基板100包括薄膜晶体管基板1、彩膜基板2及设于薄膜晶体管基板1和彩膜基板2之间的液晶层3。薄膜晶体管基板1及彩膜基板2对位后由胶框4固定，以将液晶层3定型在薄膜晶体管基板1和彩膜基板2之间。
请参阅图2，薄膜晶体管基板1包括基板11及设于所述基板11上的薄膜晶体管12、数条相平行设置的扫描线13及数条相平行设置的数据线14。多个数据线14与多个扫描线13平行交错，以形成多个像素区15。具体而言，多个数据线14与多个扫描线13的延伸方向大致垂直，两个相邻的数据线14和两个相邻的扫描线13之间限定出一个大致呈矩形的像素区15。薄膜晶体管12设于像素区15内，像素区15中除了薄膜晶体管12之外的区域为开口区151，开口区151用于透光及显示。请参阅图3及图4，薄膜晶体管12包括栅电极121、漏电极122和源电极123。薄膜晶体管12的栅电极121电连接扫描线13，薄膜晶体管12的漏电极122电连接数据线14。薄膜晶体管12的栅电极121与扫描线13可以位于同一层，例如位于接触基板11的一层。薄膜晶体管12的漏电极122与数据线14可以位于同一层，例如，设于栅电极121与扫描线13所在层之上的膜层。栅电极121和扫描线13的所在层与漏电极122和数据线14的所在层之间设有绝缘层161，以使数据线14与扫描线13相绝缘。绝缘层161与漏电极122和数据线14的所在层之间设有有源层162，以使漏电极122与源电极123之间形成沟道。扫描线13用于控制薄膜晶体管12的开断，数据线14用于对薄膜晶体管12输入电信号。
请参阅图5及图6，所述栅电极121与所述数据线14位于不同层，且所述栅电极121在所述数据线14所在平面上的正投影区域与所述数据线14部分重叠。所述栅电极121在所述数据线14所在平面上的正投影区域与所述数据线14重叠之外的区域设于所述数据线14的一侧。换而言之，栅电极121与所述数据线14在垂直于基板11方向(第一方向z)上堆叠设置，且在第二方向x上栅电极121不超出数据线14远离栅电极121一侧的边界，所述第二方向x为栅电极121至所述数据线14的方向。
通过将薄膜晶体管12的栅电极121与数据线14在垂直于基板11方向z上堆叠设置，相较于薄膜晶体管12的栅电极121与数据线14在第二方向x上并排且间隔设置，减小了栅电极121与数据线14在第二方向x上占据的尺寸，从垂直于基板11的方向看，本实施例将薄膜晶体管12与像素区15的边界部分重合设置，从而节省了薄膜晶体管12在像素区15内占据的空间，增大了像素区15内开口区151的尺寸，提升了薄膜晶体管12基板111的开口率，即提高薄膜晶体管12基板111的透光率，增大了显示基板11100的显示效果。
本实施例中，请参阅图4，所述薄膜晶体管12的源电极123与薄膜晶体管12的漏电极122相间隔设置。且所述源电极123和所述漏电极122与所述数据线14位于同一层。所述源电极123用于连接像素电极。所述漏电极122电连接数据线14，且漏电极122与所述数据线14部分重合。漏电极122与所述数据线14部分重合是指，漏电极122与数据线14相连接，部分数据线14用作漏电极122，正对于栅电极121，这样可以实现漏电极122与所述数据线14的复用，既减少了漏电极122与数据线14在第二方向x的尺寸，从而将薄膜晶体管12与数据线14堆叠设置，使得薄膜晶体管12与数据线14的排布更加紧凑，减少薄膜晶体管12在像素区15占据的空间，增大了像素区15开口率；还减少了漏电极122与数据线14的制作成本。
进一步地，请参阅图4，所述漏电极122与所述数据线14的重合区域在所述栅电极121所在平面上的正投影位于所述栅电极121内，即所述源电极123与所述数据线14的重合区域与栅电极121正对，既用作薄膜晶体管12的源电极123，又用作数据线14，还实现了源电极123与数据线14的导通。
可选的，所述数据线14和所述扫描线13可以由直线组成，也可以包括多段弯折线段。
在一实施例中，请参阅图4，为了增大薄膜晶体管12基板111的透光率，所述数据线14由多段弯折线段形成。所述数据线14包括呈夹角连接的第一延伸段141和第二延伸段142。在一个像素区15内，数据线14包括第一延伸段141和第二延伸段142，第一延伸段141的延伸方向和第二延伸段142的延伸方向大致垂直。
进一步地，请参阅图4，所述漏电极122包括依次连接的第一连接段124、弯曲段125和第二连接段126。所述第二连接段126和所述第一连接段124设于所述第二延伸段142的同一侧，且所述第二连接段126朝向远离所述第二延伸段142的方向延伸。从垂直于基板11的方向上看，所述漏电极122呈C形或U形。第一连接段124和第二连接段126相对且相间隔，弯曲段125连接在第一连接段124和第二连接段126之间。所述第一连接段124与所述第一延伸段141部分重合。所述弯曲段125与所述第二延伸段142部分重合。即漏电极122与数据线14的转折处(第一延伸段141和第二延伸段142的连接处)部分重合，漏电极122与数据线14既在第二方向x(漏电极122至第一延伸段141方向)上部分重合，还在第三方向y(漏电极122至第二延伸段142方向)上部分重合，这样可以增大漏电极122与数据线14的重合区域，增大漏电极122与数据线14的复用面积，使薄膜晶体管12与数据线14的排布更加紧凑，进一步增大了像素区15开口率；还进一步减少了漏电极122与数据线14的制作成本。
进一步地，请参阅图7，从垂直于基板11的方向上看，所述第一延伸段141具有第一边缘14a。所述栅电极121在所述数据线14所在平面上的投影位于所述第一边缘14a的一侧。在第二方向x上，所述第一延伸段141除第一边缘14a的部分设于第一边缘14a的一侧，即为第一边缘14a为在第二方向x上最远离所述栅电极121的边缘，栅电极121不超出第一边缘14a。所述栅电极121具第二边缘12a。在第二方向x上，所述栅电极121除第二边缘12a的部分设于第二边缘12a的一侧。所述第一边缘14a和所述第二边缘12a在所述数据线14所在平面上的投影至少部分重合。即在垂直于基板11的方向，所述第一边缘14a和所述第二边缘12a至少部分重合，以使薄膜晶体管12与数据线14在第二方向x上的重叠面积最大，使漏电极122与数据线14的复用面积进一步增大，使薄膜晶体管12与数据线14的排布更加紧凑，进一步增大了像素区15开口率；还进一步减少了漏电极122与数据线14的制作成本。
进一步地，请参阅图7，从垂直于基板11的方向上看，所述第二延伸段142具有第三边缘14b。所述栅电极121在所述数据线14所在平面上的投影位于所述第三边缘14b的一侧。在第三方向y上，所述第二延伸段142除第三边缘14b的部分设于第三边缘14b的一侧，即为第三边缘14b为在第二方向x上最远离所述栅电极121的边缘，栅电极121不超出第三边缘14b。所述栅电极121具有第四边缘12b。在第三方向y上，所述栅电极121除第四边缘12b的部分设于第四边缘12b的一侧。所述第三边缘14b和所述第四边缘12b在所述数据线14所在平面上的投影至少部分重合。即在垂直于基板11的方向，所述第三边缘14b和所述第四边缘12b至少部分重合，以使薄膜晶体管12与数据线14在第三方向y上的重叠面积最大，使漏电极122与数据线14的复用面积进一步增大，使薄膜晶体管12与数据线14的排布更加紧凑，进一步增大了像素区15开口率；还进一步减少了漏电极122与数据线14的制作成本。
本实施例中，请参阅图4，所述源电极123包括伸长段123a。所述第一连接段124与所述第二连接段126之间形成间隙162。所述间隙162设于所述数据线14之外。所述伸长段123a伸入所述第一连接段124与所述第二连接段126之间的间隙162中。在垂直于基板11的方向上，伸长段123a正对栅电极121。
请参阅图8，所述彩膜基板112包括红、绿、蓝三原色的色阻块，用于显示红、绿、蓝三原色，以显示彩色图像。在一个像素区15中，所述彩膜基板2上设有开孔21。所述开孔21正对所述源电极123。
请参阅图9，所述显示基板11100还包括设于彩膜基板2上的像素电极171。在一个像素区15中，像素电极171覆盖开口区151。像素电极171为透明导电薄膜，例如ITO层。所述像素电极171通过所述彩膜基板2上开孔21电连接所述源电极123。
在一实施例中，请参阅图9，所述显示基板11100还包括设于彩膜基板2上的第一像素电极172。所述第一像素电极172设于所述薄膜晶体管12远离所述基板11的一侧，且覆盖所述薄膜晶体管12、所述数据线14及扫描线13。在本实施例中，覆盖开口区151的像素电极为第二像素电极171。所述第一像素电极172与第二像素电极171相间隔设置。第一像素电极172与第二像素电极171在同一层，可以用相同的材质和在同一制程中形成。
进一步地，所述显示基板11100还包括黑矩阵(图中未示出)，黑矩阵覆盖数据线14和薄膜晶体管12，并使第二像素电极171暴露在外。黑矩阵之外的面积为像素区15的开口率。本实施例中，数据线14和薄膜晶体管12堆叠设置，使数据线14和薄膜晶体管12排布紧凑，减少了数据线14和薄膜晶体管12占据的空间，即减少了黑矩阵的面积，增大了像素区15的开口率，增大了膜晶体管基板11的透光率。
本发明提供的显示基板11100，包括设于基板11上的薄膜晶体管12和数据线14，通过将薄膜晶体管12的栅电极121与数据线14在垂直于基板11方向z上堆叠设置，相较于薄膜晶体管12的栅电极121与数据线14在栅电极121至所述数据线14的方向上并排且间隔设置，减小了栅电极121与数据线14在栅电极121至所述数据线14的方向上占据的尺寸，在薄膜晶体管12设于由数据线14和扫描线13围设形成的像素区15时，节省了薄膜晶体管12在像素区15内占据的空间，从而增大了像素区15内开口区151的尺寸，提升了显示基板11100的开口率。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种显示基板，其特征在于，所述显示基板包括基板及设于所述基板上的薄膜晶体管和数据线，所述数据线包括转折处，所述薄膜晶体管包括栅电极及漏电极，所述栅电极与所述数据线位于不同层，所述栅电极在所述数据线所在平面上的正投影区域与所述数据线的转折处部分重叠，且所述栅电极在所述数据线所在平面上的正投影区域与所述数据线重叠之外的区域设于所述数据线的一侧；所述漏电极与所述数据线位于同一层，所述漏电极与所述数据线的转折处部分重合。
2.如权利要求1所述的显示基板，其特征在于，所述薄膜晶体管还包括相间隔设置的源电极，所述源电极与所述数据线位于同一层，所述源电极用于连接像素电极，且所述漏电极与所述数据线的重合区域在所述栅电极所在平面上的正投影位于所述栅电极内。
3.如权利要求2所述的显示基板，其特征在于，所述数据线包括呈夹角连接的第一延伸段和第二延伸段，所述漏电极包括依次连接的第一连接段、弯曲段和第二连接段，所述第一连接段与所述第一延伸段部分重合，所述弯曲段与所述第二延伸段部分重合，所述第二连接段和所述第一连接段设于所述第二延伸段的同一侧，且所述第二连接段朝向远离所述第二延伸段的方向延伸。
4.如权利要求3所述的显示基板，其特征在于，所述第一延伸段具有第一边缘，所述栅电极在所述数据线所在平面上的投影位于所述第一边缘的一侧，所述栅电极具有第二边缘，所述第一边缘和所述第二边缘在所述数据线所在平面上的投影至少部分重合。
5.如权利要求3所述的显示基板，其特征在于，所述第二延伸段具有第三边缘，所述栅电极在所述数据线所在平面上的投影位于所述第三边缘的一侧，所述栅电极具有第四边缘，所述第三边缘和所述第四边缘在所述数据线所在平面上的投影至少部分重合。
6.如权利要求3所述的显示基板，其特征在于，所述源电极包括伸长段，所述第一连接段与所述第二连接段之间形成间隙，所述间隙设于所述数据线之外，所述伸长段伸入所述第一连接段与所述第二连接段之间的间隙中。
7.如权利要求2所述的显示基板，其特征在于，所述显示基板还包括第一像素电极，所述第一像素电极设于所述薄膜晶体管远离所述基板的一侧，且覆盖所述薄膜晶体管和所述数据线。
8.如权利要求7所述的显示基板，其特征在于，所述显示基板包括数条相平行设置的扫描线及数条相平行设置的所述数据线，多个所述数据线与多个所述扫描线相交错，以形成多个像素区，所述薄膜晶体管设于所述像素区内，所述显示基板还包括彩膜基板，所述彩膜基板覆盖多个所述像素区，所述第一像素电极设于所述彩膜基板上。
9.如权利要求8所述的显示基板，其特征在于，所述显示基板还包括与所述第一像素电极相间隔设置的第二像素电极，所述第二像素电极设于所述彩膜基板上，所述像素区包括设于所述薄膜晶体管一侧的开口区，所述第二像素电极覆盖所述开口区。
10.如权利要求9所述的显示基板，其特征在于，所述彩膜基板上设有开孔，所述开孔正对所述源电极，所述第二像素电极通过所述开孔电连接所述源电极。
CN201810061755.0A 2018-01-22 2018-01-22 显示基板 Active CN108257981B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810061755.0A CN108257981B (zh) 2018-01-22 2018-01-22 显示基板
PCT/CN2018/075118 WO2019140718A1 (zh) 2018-01-22 2018-02-02 显示基板
US16/169,167 US10790311B2 (en) 2018-01-22 2018-10-24 Display substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810061755.0A CN108257981B (zh) 2018-01-22 2018-01-22 显示基板

Publications (2)

Publication Number Publication Date
CN108257981A CN108257981A (zh) 2018-07-06
CN108257981B true CN108257981B (zh) 2020-11-27

Family

ID=62741806

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810061755.0A Active CN108257981B (zh) 2018-01-22 2018-01-22 显示基板

Country Status (2)

Country Link
CN (1) CN108257981B (zh)
WO (1) WO2019140718A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106960881A (zh) * 2017-05-17 2017-07-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法
CN107132710A (zh) * 2017-05-17 2017-09-05 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040038355A (ko) * 2002-10-31 2004-05-08 엘지.필립스 엘시디 주식회사 개구율이 향상된 횡전계모드 액정표시소자
JP4935404B2 (ja) * 2007-02-16 2012-05-23 セイコーエプソン株式会社 電気光学装置用基板及びその製造方法、並びに電気光学装置及び電子機器
CN102364387B (zh) * 2011-10-12 2013-07-24 深圳市华星光电技术有限公司 液晶显示面板
CN203422543U (zh) * 2013-07-12 2014-02-05 京东方科技集团股份有限公司 一种阵列基板和显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106960881A (zh) * 2017-05-17 2017-07-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法
CN107132710A (zh) * 2017-05-17 2017-09-05 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
WO2019140718A1 (zh) 2019-07-25
CN108257981A (zh) 2018-07-06

Similar Documents

Publication Publication Date Title
US10108055B2 (en) Curved liquid crystal display
US11199750B2 (en) Display panel having black matrix comprising extension portions
US10558095B2 (en) Liquid crystal display with reduced color mixing
JP7085915B2 (ja) 表示装置
US11231629B2 (en) Array substrate and method for manufacturing the same, display panel, and display device
US7619698B2 (en) Liquid crystal display apparatus which performs display by using electric field in direction substantially parallel with substrate surfaces to control alignment direction of liquid crystal molecules
KR101344351B1 (ko) 어레이 기판 및 이를 갖는 표시패널
US20150070644A1 (en) Pixel structure
JP2003215599A (ja) 液晶表示装置
JP2003195330A (ja) 液晶表示装置
CN109388265B (zh) 一种阵列基板、触控显示面板及显示装置
JP6892065B2 (ja) 表示パネル
US20200026133A1 (en) Array substrate and method of manufacturing the same, display panel and method of manufacturing the same, display device
US20240036420A1 (en) Array substrate and display panel
KR20220093093A (ko) 화소 구조, 어레이 기판 및 표시 패널
JP6554403B2 (ja) 液晶表示装置
JP2004177788A (ja) 液晶表示装置
CN108257981B (zh) 显示基板
US9885912B2 (en) Liquid crystal display and manufacturing method thereof
US10790311B2 (en) Display substrate
KR20110071036A (ko) 표시장치
JP2003057670A (ja) 液晶表示装置
JP2010072110A (ja) 液晶表示パネル
KR101662049B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
CN115542618A (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant