CN108242968A - 一种信道编码方法及信道编码装置 - Google Patents

一种信道编码方法及信道编码装置 Download PDF

Info

Publication number
CN108242968A
CN108242968A CN201611204798.7A CN201611204798A CN108242968A CN 108242968 A CN108242968 A CN 108242968A CN 201611204798 A CN201611204798 A CN 201611204798A CN 108242968 A CN108242968 A CN 108242968A
Authority
CN
China
Prior art keywords
encoding block
encoder
bit sequence
sub
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611204798.7A
Other languages
English (en)
Other versions
CN108242968B (zh
Inventor
李斌
戴维德谢
沈晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201611204798.7A priority Critical patent/CN108242968B/zh
Priority to EP17883812.4A priority patent/EP3550746A4/en
Priority to PCT/CN2017/115569 priority patent/WO2018113550A1/zh
Publication of CN108242968A publication Critical patent/CN108242968A/zh
Priority to US16/450,125 priority patent/US20190312602A1/en
Application granted granted Critical
Publication of CN108242968B publication Critical patent/CN108242968B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6513—Support of multiple code types, e.g. unified decoder for LDPC and turbo codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6511—Support of multiple decoding rules, e.g. combined MAP and Viterbi decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/658—Scaling by multiplication or division
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一种信道编码方法及信道编码装置，该方法包括：对待编码的比特序列分别进行预处理，然后按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理的各比特序列输入编码器中的编码块。如此，每预处理一次，都将预处理的比特序列按照该排列顺序，将比特序列放入对应的编码块中。采用本方案，即使发送设备不知道这些并行信道的确切容量，也能够设计出正确的发送设备的编码方案，以及接收设备正确译码的方案，也能保证并行信道的合容量能够达到1。

Description

一种信道编码方法及信道编码装置
技术领域
本发明涉及信道编码技术领域，尤其涉及一种信道编码方法及信道编码装置。
背景技术
通信系统中通常采用编码技术提高通信系统的峰值和数据传输的可靠性，需要在发射端采用线性预编码来调整发射信道的幅度和相位。发射设备和接收设备端均存储预编码矩阵码本，发射设备可通过对信道传输矩阵进行分解得到预编码矩阵，然后再分别对各数据进行编码，并送入对应的并行信道中发送。但是，通常预编码方法需要知道各并行信道的具体信道情况(包括容量)，在不知道每个并行信道的容量的情况下，一般只能采用分集(Diversity)技术，但通常的分集技术都是针对同一个编码块中的不同调制符号进行，因此无法通过编码技术获取编码增益，无法充分得到并行信道的信道容量，或者说，达不到合容量为1。
发明内容
本发明提供了一种信道编码方法及信道编码装置，能够充分利用极化(Polar)码的特点，解决现有技术中在基于并行信道发送数据时，信道的合容量较低的问题。这里的并行信道是指基于时域或者频域的两个或者多个信道，数据在并行信道上通过相同的处理或者不同的处理(包括但不限于编码、调制、加扰、共轭等处理)重复发送。
第一方面提供一种信道编码方法，每个编码器至少包括空闲的N个时域位置或频域位置连续的编码块，不同的编码器中编码块所包括的子编码块个数相同。每个编码块包括P个子编码块，P个子编码块的可靠性按照时域增序或频域增序从低至高排列，P为正整数，P≥N。该方法包括：
先对N个比特序列进行预处理，该预处理的方式主要包括正序排列、反序排列或线性变换，也可以包括其他的预处理方式。
然后，按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的N个比特序列输入M个编码器中的一个编码器中的编码块的子编码块，其中N和M为正整数，M≥2；
在每个编码器中对输入的预处理后的N个比特序列进行编码后，得到对应的M个编码序列。然后，通过资源映射将得到的M个编码序列分别在M个并行信道中发送。资源映射是指：对于每个用于传输编码序列的信道，将要发送的编码序列映射到虚拟资源块，再将映射到虚拟资源块的编码序列映射到物理资源块，最后通过物理资源块对应的信道发送。
与现有机制相比，本发明中，并不需要知晓每个并行信道的容量，在将重复数据输入编码器之前，先对重复数据进行预处理，然后按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的重复数据输入M个编码器中的一个编码器中的编码块的子编码块中，就能保证所有输入编码器中的比特序列都有规律的输入到对应的子编码块。既能够实现正确的发送这N个比特序列，又能通过编码的增益达到预设的信道容量，还能够使得接收设备正确译码出这N个比特序列。
在一些可能的设计中，根据需要重复编码的次数，可对不同的比特序列做不同的预处理。将每次预处理后的N个比特序列输入子编码块，以及对输入的比特序列编码，主要包括：
a、按照比特序列的位顺序和编码器中编码块的时域位置增序或频域位置增序，依次将所述N个比特序列输入第一编码器中的编码块的子编码块，并对输入所述第一编码器的所述N个比特序列进行编码，得到第一编码序列。
具体来说，按照比特序列的位顺序和编码器中编码块的时域位置或频域位置增序，将N个比特序列中的第i个比特序列输入所述第一编码器中的第i个编码块的第i个子编码块，i为正整数，1≤i≤P。
以及还包括以下两项中的至少一项：
b、按照比特序列的位顺序和编码器中编码块的时域位置降序或频域位置降序，依次将所述N个比特序列输入第二编码器中的编码块的子编码块，并对输入所述第二编码器的所述N个比特序列进行编码，得到第二编码序列。
具体来说，按照比特序列的位顺序和编码器中编码块的时域位置或频域位置降序，将N个比特序列中的第j个比特序列输入所述第一编码器中的第j个编码块的第j个子编码块，j为正整数，1≤j≤P。
或者，c、按照比特序列的位顺序和编码器中编码块的时域位置或频域位置增序，将线性变换后的所述N个比特序列输入第三编码器中的编码块的子编码块，并对输入所述第三编码器的线性变换后的所述N个比特序列进行编码，得到第三编码序列。
在c情况下，需要对所述N个比特序列进行线性变换，其中，线性变换的次数为(M-2)次，所述第三编码器的个数为至少一个。具体的线性变换过程和输入子编码块的过程具体如下：
首先对待输入第k个第三编码器的N个比特序列进行线性变换，得到N个新比特序列，k为正整数，且1≤k≤N。
然后，将所述N个新比特序列中的第m个新比特序列输入所述第k个第三编码器中的第m个编码块的第m个子编码块，m为正整数，1≤m≤P。
其中，所述第一编码器、所述第二编码器和所述第三编码器均为极化编码器。
在一些可能的设计中，在将线性变换后的N个比特序列输入第三编码器之前，还可将所述N个新比特序列映射到X元域，X＝2p，p为正整数。其中，所述将所述N个比特序列映射到X元域，包括以下项之一：
当M≤4时，将所述N个比特序列映射到二元域；
或者，当M＞4时，将所述N个比特序列映射到多元域2q，q为大于或等于2的正整数。
在将线性变换后的N个比特序列输入第三编码器之后，并对输入所述第三编码器的线性变换后的N个比特序列进行编码之前，将输入所述第j个第三编码器的映射到X元域的所述N个新比特序列映射为二进制序列。
在一些可能的设计中，线性变换的矩阵满足：
其中，bj,1bj,2…bj,N表示对待输入第j个第三编码器的N个比特序列进行线性变换后得到的N个新比特序列，a1a2…aN表示待输入第j个第三编码器的N个比特序列，Fj表示线性变换的矩阵。
在一些可能的设计中，在对N个比特序列进行预处理之后，在按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的N个比特序列输入M个编码器中的一个编码器中的编码块的子编码块之前，还可以在所述第一编码器中除第i个子编码块外的其他子编码块赋零，在所述第二编码器中除第j个子编码块外的其他子编码块赋零，以及在所述第k个第三编码器中除第m个子编码块外的其他子编码块赋零。通过赋零的方式，能够简化编码运算的过程。
本发明中，前述N个比特序列中的各比特序列的长度相同或不同，第一子编码块的长度与第二子编码块的长度相同，所述第一子编码块为所述N个比特序列中的第一比特序列经过一次预处理后输入一个编码器的子编码块，所述第二子编码块为所述第一比特序列经过另一次预处理后输入另一个编码器的子编码块。
在一些可能的设计中，在对比特序列编码时，可根据预处理的处理类型调用编码器中对应所述处理类型的编码矩阵，将预处理后的N个比特序列与所述编码矩阵相乘，得到对应的编码序列。通过选择合适的编码矩阵，能够得到符合业务需求的编码序列，也能得到具备某种特性的编码序列，例如抗干扰性强、提高比特序列的频谱特性、减少差错等，具体编码矩阵的类型和数量本发明不作限定。
第二方面提供一种信道编码方法，所述方法包括：
首先对第一数据流和第二数据流分别进行预处理，所述第一数据流包括N1个比特序列，所述第二数据流包括N2个比特序列，N1和N2为正整数。
然后，按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的第一数据流中的比特序列和每次预处理后的第二数据流的比特序列均分别输入M个编码器中的一个编码器的不同编码块的子编码块，M≥2；在每个编码器中，所述第一数据流的第k+1个比特序列所在的编码块和所述第二数据流的第k个比特序列在同一编码块，k为正整数；
再针对每个编码器，对所述第一数据流的第k个比特序列所在的编码块内的比特序列进行编码，即可得到对应的编码序列，所述第二数据流的第k个比特序列位于一个编码块中可靠性最高的子编码块。
最后，通过资源映射将得到的编码序列分别在M个并行信道发送。资源映射是指：对于每个用于传输编码序列的信道，将要发送的编码序列映射到虚拟资源块，再将映射到虚拟资源块的编码序列映射到物理资源块，最后通过物理资源块对应的信道发送。
其中，不同的编码器中编码块所包括的子编码块个数相同。每个编码器至少包括空闲的N个时域位置或频域位置连续的编码块，N＝N1或者N＝N2；每个编码块包括P个子编码块，P个子编码块的可靠性按照时域增序或频域增序从低至高低排列，P为正整数，P≥N。
相较于现有机制，本发明中，并不需要知晓每个并行信道的容量，在将数据流输入编码器之前，先对数据流中的比特序列进行预处理，然后按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的比特序列输入M个编码器中的一个编码器中的编码块的子编码块中，就能保证所有输入编码器中的比特序列都有规律的输入到对应的子编码块。既能够实现正确的发送上述比特序列，又能通过编码的增益达到预设的信道容量，还能够使得接收设备正确译码出这些比特序列。
在一些可能的设计中，根据需要重复编码的次数，可对不同的比特序列做不同的预处理。将每次预处理后的N个比特序列输入子编码块，以及对输入的比特序列编码，主要包括：
a、按照比特序列的位顺序和编码器中编码块的时域位置增序或频域位置增序，依次将所述N个比特序列输入第一编码器中的编码块，并对输入所述第一编码器的所述N个比特序列进行编码，得到第一编码序列。
具体来说，按照比特序列的位顺序和编码器中编码块的时域位置或频域位置增序，将N个比特序列中的第i个比特集合输入所述第一编码器中的第i个编码块的第i个子编码块，i为正整数，1≤i≤P。
以及还包括以下两项中的至少一项：
b、按照比特序列的位顺序和编码器中编码块的时域位置降序或频域位置降序，依次将所述N个比特序列输入第二编码器中的编码块的子编码块，并对输入所述第二编码器的所述N个比特序列进行编码，得到第二编码序列。
具体来说，按照比特序列的位顺序和编码器中编码块的时域位置降序或频域位置降序，将N个比特序列中的第j个比特集合输入所述第二编码器中的第j个编码块的第j个子编码块，j为正整数，1≤j≤P。
或者，c、按照比特序列的位顺序和编码器中编码块的时域位置增序或频域位置增序，将线性变换后的所述N个比特序列输入第三编码器中的编码块的子编码块，并对输入所述第三编码器的线性变换后的所述N个比特序列进行编码，得到第三编码序列。
具体来说，对所述N个比特序列进行线性变换，线性变换的次数可为(M-2)次，所述第三编码器的个数为至少一个。首先对待输入第k个第三编码器的N个比特序列进行线性变换，得到N个新比特序列，k为正整数，且1≤k≤N。
然后，将所述N个新比特序列中的第m个新比特序列输入所述第k个第三编码器中的第m个编码块的第m个子编码块，m为正整数，1≤m≤P。
在一些可能的设计中，在将线性变换后的N个比特序列输入第三编码器中的编码块的子编码块之前，还可将所述N个新比特序列映射到X元域，X＝2p，p为正整数。其中，将所述N个比特序列映射到X元域，包括以下项之一：
当M≤4时，将所述N个比特序列映射到二元域；
或者，当M＞4时，将所述N个比特序列映射到多元域2q，q为大于或等于2的正整数。
然后，在将线性变换后的N个比特序列输入第三编码器中的编码块的子编码块之后，并对输入所述第三编码器的线性变换后的N个比特序列进行编码之前，将输入所述第j个第三编码器的映射到X元域的所述N个新比特序列映射为二进制序列。
在一些可能的设计中，线性变换的矩阵满足：
其中，bj,1bj,2…bj,N表示对待输入第j个第三编码器的N个比特序列进行线性变换后得到的N个新比特序列，a1a2…aN表示待输入第j个第三编码器的N个比特序列，Fj表示线性变换的矩阵。
在一些可能的设计中，还可以在对第一数据流和第二数据流分别进行预处理之后，在按照比特序列的位顺序和编码器中编码块的时域位置增序，将N个比特序列中的第i个比特集合输入所述第一编码器中的第i个编码块的第i个子编码块之前，在所述第一编码器中除第i个子编码块外的其他子编码块赋零，在所述第二编码器中除第j个子编码块外的其他子编码块赋零，以及在所述第k个第三编码器中除第m个子编码块外的其他子编码块赋零。通过赋零的方式，能够简化编码运算过程。
在一些可能的设计中，所述N个比特序列中的各比特序列的长度相同或不同，第一子编码块的长度与第二子编码块的长度相同，所述第一子编码块为所述N个比特序列中的第一比特序列经过一次预处理后输入一个编码器的子编码块，所述第二子编码块为所述第一比特序列经过另一次预处理后输入另一个编码器的子编码块。
在一些可能的设计中，可根据预处理的处理类型调用编码器中对应所述处理类型的编码矩阵，将预处理后的N个比特序列与所述编码矩阵相乘，得到对应的编码序列。通过选择合适的编码矩阵，能够得到符合业务需求的编码序列，也能得到具备某种特性的编码序列，例如抗干扰性强、提高比特序列的频谱特性、减少差错等，具体编码矩阵的类型和数量本发明不作限定。
本发明第三方面提供一种信道编码方法，该方法中，每个编码器包括时域位置或频域位置连续的编码块，不同的编码器中编码块所包括的子编码块个数相同。每个编码块包括多个子编码块，编码块中的子编码块与可靠性对应；在每个编码块中，各子编码块的可靠性按照时域增序或频域增序从低至高排列。该方法包括：
首先对比特序列集合中的每个比特序列采用至少两种预处理方式中的一种进行预处理，所述比特序列集合包括至少两个比特序列，每个比特序列包括N个子序列，N为正整数。可选的，针对不同的比特序列的预处理方式不同。
然后，按照编码器中编码块的子编码块的位置的排列顺序，将预处理后的N个子序列中的每个子序列输入M个编码器中的一个编码器中的编码块的子编码块；其中，所述比特序列集合中第j个比特序列的第i个子序列对应的第(j+i)个编码块的第i个子编码块的位置用Qi,(j+i)表示，i＜N，i为非负整数，j和M为正整数；其中至少有两个编码器中的比特序列所采用的预处理方式不同。
再对所述Qi,(j+i)所在的编码块内的比特序列进行编码，得到对应的编码序列。
最后，通过资源映射，分别将每次编码得到的编码序列在M个并行信道发送。
与现有机制相比，本发明中，并不需要知晓每个并行信道的容量，在将比特序列输入编码器之前，先对比特序列进行预处理，然后按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的比特序列输入M个编码器中的一个编码器中的编码块的子编码块中，就能保证所有输入编码器中的子序列都有规律的输入到对应的子编码块。既能够实现正确的发送上述每个比特序列，又能通过编码的增益达到预设的信道容量，还能够使得接收设备正确译码出每个比特序列。
在一些可能的设计中，对所述Qi,(j+i)所在的编码块内的比特序列进行编码，包括：
在每个编码器中，依次对第j个比特序列的第i个子序列所在的编码块内的比特序列进行编码、对第j+1个比特序列的第i个子序列所在的编码块内的比特序列进行编码、以及对第j+2个比特序列的第i个子序列所在的编码块内的比特序列进行编码。
在一些可能的设计中，根据需要重复编码的次数，可对不同的比特序列做不同的预处理。那么按照编码器中编码块的子编码块的位置的排列顺序，将所述N个子序列中的每个子序列输入M个编码器中的一个编码器的编码块的子编码块，包括：
按照比特的位顺序和编码器中编码块的时域位置或频域位置增序，依次将同一个比特序列的每个子序列输入第一编码器中的编码块的子编码块。
以及还包括以下两项中的至少一项：
按照比特的位顺序和编码器中编码块的时域位置或频域位置降序，依次将所述同一个比特序列的每个子序列输入第二编码器中的编码块的子编码块。
或者，按照比特的位顺序和编码器中编码块的时域位置或频域位置增序，将线性变换后的所述同一个比特序列的每个子序列输入第三编码器中的编码块的子编码块。
在一些可能的设计中，当M≥3时，线性变换的次数至少为一次，所述第三编码器的个数为至少一个。
在对所述比特序列集合中的至少一个比特序列进行线性变换之后，在将线性变换后的所述同一个比特序列的子序列输入第三编码器中的编码块的子编码块之前，还可将线性变换后的各比特序列映射到X元域，X＝2p，p为正整数。
在将线性变换后的所述同一个比特序列的子序列输入第三编码器中的编码块之后，对输入所述第三编码器的线性变换后的所述同一个比特序列的子序列进行编码之前，将输入所述第三编码器的映射到X元域的线性变换后的各比特序列映射为二进制序列。
其中，将线性变换后的各比特序列映射到X元域，包括以下项之一：
当M≤4时，将线性变换后的各比特序列映射到二元域；
或者，当M＞4时，将线性变换后的各比特序列映射到多元域2q，q为大于或等于2的正整数。
在一些可能的设计中，线性变换的矩阵满足：
其中，bk,1bk,2…bk,N表示输入第k个第三编码器的线性变换后的同一个比特序列的子序列，a1a2…aN分别表示待输入第k个第三编码器的同一个比特序列的子序列，Fk表示线性变换的矩阵，N为编码器中编码块的个数,k和N为正整数，且1≤k≤N。
在一些可能的设计中，在将预处理后的第1个比特序列输入M个编码器中的一个编码器中的编码块的子编码块之后，在对所述Qi,(j+i)所在的编码块内的比特序列进行编码之前，还可将当前输入预处理后的第1个比特序列的编码器中除位置Qi,(i+1)之外的其他子编码块赋零。
在一些可能的设计中，同一个比特序列中的各子序列的长度相同或不同，第一子编码块的长度与第二子编码块的长度相同，所述第一子编码块为所述比特序列集合中的第一子序列经过一次预处理后输入一个编码器的子编码块，所述第二子编码块为所述第一子序列经过另一次预处理后输入另一个编码器的子编码块。
在一些可能的设计中，在对比特序列编码时，可根据预处理的处理类型调用编码器中对应所述处理类型的编码矩阵，将预处理后的比特序列集合与所述编码矩阵相乘，得到对应的编码序列。通过选择合适的编码矩阵，能够得到符合业务需求的编码序列，也能得到具备某种特性的编码序列，例如抗干扰性强、提高比特序列的频谱特性、减少差错等，具体编码矩阵的类型和数量本发明不作限定。
本发明第四方面提供一种信道编码装置，具有实现对应于上述第一方面提供的信道编码方法的功能。所述功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。硬件或软件包括一个或多个与上述功能相对应的模块，所述模块可以是软件和/或硬件。
一种可能的设计中，该装置包括：
处理模块，用于对N个比特序列进行预处理，并按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的N个比特序列输入M个编码器中的一个编码器中的编码块的子编码块，其中N和M为正整数，M≥2；
编码器，用于对输入编码器中的预处理后的N个比特序列进行编码，得到对应的M个编码序列；
收发模块，用于将编码得到的M个编码序列分别在M个并行信道中发送。
一种可能的设计中，上述装置包括：
至少一个处理器、存储器和收发器；
其中，所述存储器用于存储程序代码，所述处理器用于调用所述存储器中的程序代码来执行以下操作：
对N个比特序列进行预处理，并按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的N个比特序列输入M个编码器中的一个编码器中的编码块的子编码块，其中N和M为正整数，M≥2；
对输入编码器中的预处理后的N个比特序列进行编码，得到对应的M个编码序列；
通过收发器将编码得到的M个编码序列分别在M个并行信道中发送。
本发明第五方面提供一种信道编码装置，具有实现上述第二方面提供的信道编码方法的功能。所述功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。硬件或软件包括一个或多个与上述功能相对应的模块，所述模块可以是软件和/或硬件。
一种可能的设计中，该装置包括：
处理模块，用于对第一数据流和第二数据流分别进行预处理，所述第一数据流包括N1个比特序列，所述第二数据流包括N2个比特序列，N1和N2为正整数；并按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的第一数据流中的比特序列和每次预处理后的第二数据流的比特序列均分别输入M个编码器中的一个编码器的不同编码块的子编码块，M≥2；所述第一数据流的第k+1个比特序列所在的编码块和所述第二数据流的第k个比特序列在同一编码块，k为正整数；
编码器，用于对输入编码器中的所述第一数据流的第k个比特序列所在的编码块内的比特序列进行编码，即可得到对应的编码序列，所述第二数据流的第k个比特序列位于一个编码块中可靠性最高的子编码块。
收发模块，用于将编码得到的编码序列分别在M个并行信道发送。
一种可能的设计中，该装置包括：
至少一个处理器、存储器和收发器；
其中，所述存储器用于存储程序代码，所述处理器用于调用所述存储器中的程序代码来执行以下操作：
对第一数据流和第二数据流分别进行预处理，所述第一数据流包括N1个比特序列，所述第二数据流包括N2个比特序列，N1和N2为正整数；并按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的第一数据流中的比特序列和每次预处理后的第二数据流的比特序列均分别输入M个编码器中的一个编码器的不同编码块的子编码块，M≥2；所述第一数据流的第k+1个比特序列所在的编码块和所述第二数据流的第k个比特序列在同一编码块，k为正整数；
对输入编码器中的所述第一数据流的第k个比特序列所在的编码块内的比特序列进行编码，即可得到对应的编码序列，所述第二数据流的第k个比特序列位于一个编码块中可靠性最高的子编码块。
通过收发器将编码得到的编码序列分别在M个并行信道发送。
本发明第六方面提供一种信道编码装置，具有实现上述第三方面提供的信道编码方法的功能。该功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。硬件或软件包括一个或多个与上述功能相对应的模块，所述模块可以是软件和/或硬件。
一种可能的设计中，该装置包括：
处理模块，用于对比特序列集合中的每个比特序列采用至少两种预处理方式中的一种进行预处理，所述比特序列集合包括至少两个比特序列，每个比特序列包括N个子序列，N为正整数；按照编码器中编码块的子编码块的位置的排列顺序，将预处理后的N个子序列中的每个子序列输入M个编码器中的一个编码器中的编码块的子编码块；其中，所述比特序列集合中第j个比特序列的第i个子序列对应的第(j+i)个编码块的第i个子编码块的位置用Qi,(j+i)表示，i＜N，i为非负整数，j和M为正整数；其中至少有两个编码器中的比特序列所采用的预处理方式不同；
编码器，用于对所述Qi,(j+i)所在的编码块内的比特序列进行编码，得到对应的编码序列；
收发模块，用于分别将每次编码得到的编码序列在M个并行信道发送。
一种可能的设计中，该装置包括：至少一个处理器、存储器和收发器；
其中，所述存储器用于存储程序代码，所述处理器用于调用所述存储器中的程序代码来执行以下操作：
对比特序列集合中的每个比特序列采用至少两种预处理方式中的一种进行预处理，所述比特序列集合包括至少两个比特序列，每个比特序列包括N个子序列，N为正整数；按照编码器中编码块的子编码块的位置的排列顺序，将预处理后的N个子序列中的每个子序列输入M个编码器中的一个编码器中的编码块的子编码块；其中，所述比特序列集合中第j个比特序列的第i个子序列对应的第(j+i)个编码块的第i个子编码块的位置用Qi,(j+i)表示，i＜N，i为非负整数，j和M为正整数；其中至少有两个编码器中的比特序列所采用的预处理方式不同；
对所述Qi,(j+i)所在的编码块内的比特序列进行编码，得到对应的编码序列；
通过收发器分别将每次编码得到的编码序列在M个并行信道发送。
相较于现有技术，本发明提供的方案中，发射设备并不需要知晓每个并行信道的容量，在将比特序列输入编码器之前，先对比特序列进行预处理，然后按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的比特序列输入M个编码器中的一个编码器中的编码块的子编码块中，就能保证所有输入编码器中的比特序列都有规律的输入到对应的子编码块。既能够实现正确的发送这些比特序列，又能通过编码的增益达到预设的信道容量，还能够使得接收设备正确译码出这些比特序列。
附图说明
图1为本实施例中信道编码方法的一种流程示意图；
图2-1为本实施例中编码器中编码块的结构示意图；
图2-2为本实施例中编码器中编码块的另一种结构示意图；
图3为本实施例中比特序列输入编码器中的一种位置分布示意图；
图4为本实施例中比特序列输入编码器中的另一种位置分布示意图；
图5为本实施例中比特序列输入编码器中的另一种位置分布示意图；
图6为本实施例中信道编码方法的另一种流程示意图；
图7为本实施例中比特序列输入编码器中的另一种位置分布示意图；
图8为本实施例中比特序列输入编码器中的另一种位置分布示意图；
图9为本实施例中信道编码方法的另一种流程示意图；
图10本实施例中信道编码装置的一种结构示意图；
图11本实施例中信道编码装置的另一种结构示意图；
图12本实施例中用于执行信道编码方法的实体装置的一种结构示意图。
具体实施方式
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或模块的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或模块，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或模块，本文中所出现的模块的划分，仅仅是一种逻辑上的划分，实际应用中实现时可以有另外的划分方式，例如多个模块可以结合成或集成在另一个系统中，或一些特征可以忽略，或不执行，另外，所显示的或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，模块之间的间接耦合或通信连接可以是电性或其他类似的形式，本文中均不作限定。并且，作为分离部件说明的模块或子模块可以是也可以不是物理上的分离，可以是也可以不是物理模块，或者可以分布到多个电路模块中，可以根据实际的需要选择其中的部分或全部模块来实现本发明实施例方案的目的。
本发明实施例提供了一种信道编码方法及信道编码装置，用于全球移动通讯系统(英文全称：Global System of Mobile communication，英文简称：GSM)，通用分组无线业务(英文全称：General Packet Radio Service，英文简称：GPRS)系统，码分多址(英文全称：Code Division Multiple Access，英文简称：CDMA)系统，宽带码分多址(英文全称：Wideband Code Division Multiple Access Wireless，英文简称：WCDMA)系统，长期演进(英文全称：Long Term Evolution，英文简称：LTE)系统，以及后续演进发展的各类无线通信系统，包括但不限于第五代移动通信系统(英文全称：5th Generation，英文简称：5G)等通信系统。
发射设备可以是网络设备或终端设备，接收设备可以是终端设备或网络设备。其中，网络设备包括但不限于：演进型节点B(英文全称：evolved Node Base，英文简称：eNB)、无线网络控制器(英文全称：Radio Network Controller，英文简称：RNC)、节点B(英文全称：Node B，英文简称：NB)、基站控制器(英文全称：Base Station Controller，英文简称：BSC)、基站收发台(英文全称：Base Transceiver Station,英文简称：BTS)、家庭基站(例如，Home evolved NodeB，或Home Node B，英文简称：HNB)、基带单元(英文全称：BaseBandUnit，英文简称：BBU)。
本发明所涉及的终端设备，可以是指向用户提供语音和/或数据连通性的设备，具有无线连接功能的手持式设备、或连接到无线调制解调器的其他处理设备。终端设备可以经无线接入网(英文全称：Radio Access Network，英文简称：RAN)与一个或多个核心网进行通信，终端设备可以是移动终端，如移动电话(或称为“蜂窝”电话)和具有移动终端的计算机，例如，可以是便携式、袖珍式、手持式、计算机内置的或者车载的移动装置，它们与无线接入网交换语言和/或数据。例如，个人通信业务(英文全称：Personal CommunicationService，英文简称：PCS)电话、无绳电话、会话发起协议(SIP)话机、无线本地环路(Wireless Local Loop，英文简称：WLL)站、个人数字助理(英文全称：Personal DigitalAssistant，英文简称：PDA)等设备。无线终端也可以称为系统、订户单元(SubscriberUnit)、订户站(Subscriber Station)，移动站(Mobile Station)、移动台(Mobile)、远程站(Remote Station)、接入点(Access Point)、远程终端(Remote Terminal)、接入终端(Access Terminal)、用户终端(User Terminal)、终端设备、用户代理(User Agent)、用户设备(User Device)、或用户装备(User Equipment)。
本发明中的信道编码装置包括多个编码器，每个编码器对应一个并行信道。这里的并行信道是指基于时域或者频域的两个或者多个信道，数据在并行信道上通过相同的处理或者不同的处理(包括但不限于编码、调制、加扰、共轭等处理)后重复发送。每个编码器包括多个编码块，这些编码块可按照时域增序或频域增序排列，不同的编码器中编码块所包括的子编码块个数相同。每个编码块包括多个子编码块，在每个编码块中，子编码块、子编码块的长度与子编码块的可靠性三者一一映射，子编码块在编码块中的位置代表其可靠性。在一个编码块中，各子编码块按照可靠性从低至高排列。本发明中所使用到的编码器可以是极化编码器，也可以是其他类型的编码器，具体类型本发明不作限定。
在实际应用中，采用极化编码器能够通过极化最终使得信道两极分化，分别得到接近无噪声的信道和纯噪声的信道。然后可以在事先不知道信道状态的前提下，也就是在不知道哪一个信道是无噪声信道以及不知道哪一个信道是纯噪声信道的前提下，也能确保通过接近无噪声的信道正确传输数据。由此可见，采用极化编码器能够充分利用极化编码器中各比特位置有可靠性高低排序的特点，将输入的比特序列都变为低码率的编码序列，进而实现并行信道的容量。其中，通过接近无噪声的信道传输的数据包括但不限于承载(payload)、报文和控制数据。
其中，子编码块的可靠性是指编码的可靠性，例如可以是可靠性最高的信道的序号。子编码块的长度是指该子编码块中可容纳的最大比特数目，也可称为比特容量。
在将比特序列送入定义好的信道发送之前，需要将待编码的比特序列输入信道编码装置中，然后对输入的比特序列进行编码，再将编码后的比特序列送入信道发送出去，本发明中的对比特序列进行编码是指重复编码，以及将编码后的比特序列送入信道发送是指基于并行信道发送。本发明中的并行信道可以为极化信道，参与发送重复比特序列的各信道的可靠性可以一致，也可按照从高至低排列，具体本发明不进行限定。其中，可将每份送入信道的比特序列称为一份重复数据，或称为重复信息比特等。
为解决前述技术问题，本发明实施例主要提供以下技术方案：
在发射设备侧，先对待编码的比特序列分别进行预处理，然后按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理的各比特序列输入编码器中的编码块。如此，每预处理一次，都将预处理的比特序列按照该排列顺序，将比特序列放入对应的编码块中。这样，对于来自同一个数据流的比特序列通过并行信道发送出去后，接收设备在接收到来自发射设备发送的重复的比特序列后，分别译码出来自每个信道的比特序列，然后根据这些译码出来的结果即可计算出正确的比特序列中各比特的排列顺序。对于接收设备，可采用交替补偿(英文简称：Successive Cancellation，英文全称：SC)译码、置信传播(英文全称：Belief Propagation，英文简称：BP)或List译码等方式，具体译码方式本发明不作限定。
由此可见，采用本方案，即使发送设备不知道这些并行信道的确切容量，也能够设计出正确的发送设备的编码方案，以及接收设备正确译码的方案，也能保证并行信道的合容量能够达到1。
图1从针对来自同一份数据流的比特序列进行编码的角度，对本发明提供一种信道编码方法进行举例说明。在对数据流输入编码器中之前，先将一份数据流按照编码需求划分为N个比特序列，每个比特序列由至少一个比特组成，对于不同的数据流N的取值可根据当前编码需求而变化，不同的数据流划分的比特序列个数，以及同一份数据流划分的比特序列的个数本发明均不作限定。若需要将这N个比特序列编码后在M各信道发送，则需要先选择能够对这N个比特序列进行编码的M个编码器。对于每个编码器，每个编码器至少包括N个编码块，每个编码块可包括至少N个子编码块(例如包括P个子编码块)，P个子编码块的可靠性按照时域增序或频域增序，从低至高排列，P为正整数，P≥N。图2-1为一个编码块中的各子编码块的可靠性的排列示意图，图2-1中(a)和(b)中，每个方框代表一个子编码块，方框中的标号为该子编码块的子编码块的索引，例如#1表示所在的子编码块的索引。其中，索引为1的子编码块的可靠性最高，索引为N的子编码块的可靠性最低。
其中，不同的编码器中编码块所包括的子编码块个数相同，N个比特序列中的各比特序列的长度相同或不同，第一子编码块的长度与第二子编码块的长度相同，所述第一子编码块为所述N个比特序列中的第一比特序列经过一次预处理后输入一个编码器的子编码块，所述第二子编码块为所述第一比特序列经过另一次预处理后输入另一个编码器的子编码块。下面对本发明实施例进行说明，本发明实施例包括：
101、对N个比特序列进行预处理。
可将每次预处理后的N个比特序列作为一份重复数据。对上述N个比特序列主要采用下述三种变换序列的预处理方式：正序排列、反序排列、线性变换。当然也还可以是其他预处理方式，比如可逆的非线性变换、比特逆序排列等等，具体的预处理方式本发明不作限定。
其中，正序排列是指：将待预处理的N个比特序列按照比特序列的位顺序排列，例如将一份数据流划分为比特序列a0、a1和a2(即N＝3时)，a0、a1和a2各自所包含的比特数目可相同或不同，具体可按照实际要输入到的子编码块的比特容量而定。其中a0、a1和a2的位顺序从高至低排列，在将a0、a1和a2输入编码块时，可按照a0、a1和a2的位顺序输入到对应的编码块中。
反序排列是指：将待预处理的N个比特序列按照比特序列的位顺序反向排列。
需要说明的是，对于正序排列和反序排列，如果设定了其它输入规则，一定程序上也可以认为未对原有的N个比特序列进行预处理。例如将一份数据流划分为比特序列a0、a1和a2，a0、a1和a2各自所包含的比特数目可相同或不同，具体可按照实际要输入到的子编码块的比特容量而定。其中a0、a1和a2的位顺序从高至低排列，在将a0、a1和a2输入编码块时，可按照a0、a1和a2的位顺序输入到对应的编码块中；或者按照a2、a1和a0的位顺序输入到对应的编码块中，注意在这种反序排列中，a2、a1和a0各自所包括的比特可以反序也可以不反序，这里统一以a2、a1和a0表示，不做具体区分，下文也同样处理。因此事实上也可认为并未对a0、a1和a2三个比特序列进行过预处理，本发明下述内容中均以反序处理为例。此外，反序排列不一定表示原有的比特位的顺序逆向排列，可以只需要保证经变换的N个比特序列中的多个比特序列与变换之前的比特位不同即可。
线性变换是指：在同一个域上，从一个线性空间到另一个线性空间的映射。在本发明中，可通过对比特序列中进行线性变换来实现将原比特序列变换为另一个线性空间的比特序列。在线性变换时，将原比特序列的向量与编码矩阵相乘即可得到变换后的比特序列的向量。其中，线性变换的矩阵可满足：
其中，bj,1bj,2…bj,N表示对待输入第j个第三编码器的N个比特序列进行线性变换后得到的N个新比特序列，a1a2…aN表示待输入第j个第三编码器的N个比特序列，Fj表示线性变换的矩阵。还可以基于本发明中举出的公式进行变形得到其他线性变换的公式，具体线性变换的公式本发明不作限定。
102、按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的N个比特序列输入M个编码器中的一个编码器中的编码块。
其中N和M为正整数，M≥2，并且每次预处理后输入的编码器不同。
103、在每个编码器中对输入的预处理后的N个比特序列进行编码后，得到对应的M个编码序列。
在编码时，可以根据预处理的处理类型调用编码器中对应所述处理类型的编码矩阵，将预处理后的N个比特序列与所述编码矩阵相乘，便可得到对应的编码序列。
假设共需要3个并行信道,那么对应编码器中的3个编码矩阵是A、B和C，将这三个编码矩阵分别与输入的N个比特序列(a0,a1,a2,…,aN-1)相乘后可得到：
(x0,x1,x2,…,xN-1)＝(a0,a1,a2,…,aN-1)*A； (1)
(y0,y1,y2,…,yN-1)＝(a0,a1,a2,…,aN-1)*B； (2)
(z0,z1,z2,…,zN-1)＝(a0,a1,a2,…,aN-1)*C； (3)
对于任意k1≥0，k2≥0，k3≥0，k1、k2和k3均为整数，k1+k2+k3＝N-1；
在接收设备端，根据预先定义的编码/译码码本，使用通用译码矩阵对接收到的比特序列进行译码。如果知道前k1个x，即知道(x0,x1,x2,…,xk1)；译码出前k2个y，即可计算出(y0,y1,y2,…,yk2)，译码出前k3个z，即可计算出(z0,z1,z2,…,zk3)，依此类推，最终接收端可以译出(a0,a1,a2,…,aN-1)。
此外，由于编码矩阵能够影响信道容量大小，进而影响通信系统的系统性能，所以还可以设计各编码矩阵的权重参数以选择适应的编码矩阵对各比特序列进行编码。
由于本发明的重复数据的发送基于重复编码和并行信道，故针对不同的信道，所做的预处理可能相同或不同。在步骤103中，将步骤101中预处理的N个比特序列输入对应的编码块，并进行编码的情况主要分下述两种场景：
一、M＝2的场景中
需要对N个比特序列分别进行两次不同的预处理，然后将每次预处理后的N个比特序列输入一个编码器中，每次预处理后输入的编码器不同。主要分下面两种情况：
a、对这N个比特序列进行1次正序排列后输入一个编码器，以及进行1次线性变换输入另一个编码器。
b、对这N个比特序列进行1次正序排列后输入一个编码器，以及进行1次反序排列后输入另一个编码器。
二、M≥3的场景中
需要对这N个比特序列进行1次正序排列、1次反序排列以及(M-2)次线性变换的预处理。其中的(M-2)次线性变换可以采用相同或不同的公式分别进行预处理，具体在这(M-2)次线性变换中所采用的公式本发明不作限定。
下面分别对正序排列、反序排列以及线性变换后，将N个比特序列分别输入M个编码器，并分别进行编码的过程进行具体说明。
(1)对于正序排列后的编码：
在编码时，可以按照比特序列的位顺序和编码器中编码块的时域位置增序或频域位置增序，依次将正序处理后的所述N个比特序列输入第一编码器中的编码块的子编码块，然后对输入所述第一编码器的所述N个比特序列进行编码，即可得到编码后的第一编码序列。
其中，将N个比特序列输入第一编码器的过程如下：
按照比特序列的位顺序和编码器中编码块的时域位置增序，将N个比特序列中的第i个比特序列输入所述第一编码器中的第i个编码块的第i个子编码块，i为正整数，1≤i≤P。
(2)对于反序排列后的编码：
按照比特序列的位顺序和编码器中编码块的时域位置增序或频域位置降序，依次将预处理后的N个比特序列输入第二编码器中的编码块的子编码块，并对输入所述第二编码器的所述N个比特序列进行编码，得到第二编码序列。可选的，也可以先对这N个比特序列的各比特序列先进行反序排列，然后按照比特的位顺序和编码器中编码块的时域位置或频域位置增序，依次将反序排列后的N个比特序列的每个比特序列输入第二编码器中的编码块的子编码块。只要可以达到相同的目的都可，具体针对这N个比特序列中的各比特序列所做的预处理，本发明不作限定。
其中，将所述N个比特序列输入第二编码器的过程如下：
按照比特序列的位顺序和编码器中编码块的时域位置或频域位置降序，将N个比特序列中的第j个比特序列输入所述第二编码器中的第j个编码块的第j个子编码块，j为正整数，1≤j≤P。
(3)对于线性变换后的编码：
按照比特序列的位顺序和编码器中编码块的时域位置或频域位置增序，将线性变换后的所述N个比特序列输入第三编码器中的编码块的子编码块，并对输入所述第三编码器的线性变换后的所述N个比特序列进行编码，得到第三编码序列。
其中，线性变换的次数为(M-2)次，所述第三编码器的个数为至少一个。相应的，对所述N个比特序列进行线性变换的过程如下：
首先，对待输入第k个第三编码器的N个比特序列进行线性变换，得到N个新比特序列，k为正整数，且1≤k≤N。
然后，将所述N个新比特序列中的第m个新比特序列输入所述第k个第三编码器中的第m个编码块的第m个子编码块，m为正整数，1≤m≤P。
其中，线性变换的矩阵可满足下述公式：
其中，bj,1bj,2…bj,N表示对待输入第j个第三编码器的N个比特序列进行线性变换后得到的N个新比特序列，a1a2…aN表示待输入第j个第三编码器的N个比特序列，Fj表示线性变换的矩阵。还可以基于本发明中举出的公式进行变形得到其他线性变换的公式，具体线性变换的公式本发明不作限定。
如图2-2所示，图2-2为M≥3时，在对上述N个比特序列进行(M-2)次线性变换后输入(M-2)个编码器中的布局示意图。其中，b3,N-1表示输入第3个第三编码器的线性变换后的N个比特序列中的第N个比特序列，其他类似，不再赘述。
可选的，为简化对当前输入的比特序列的编码运算过程，以及提高编码的效率，还可以冻结某些子编码块内的比特序列，使其成为已知的比特序列。或者可以将这些子编码块进行初始化，便于后续的比特序列的输入。具体来说，可以在对N个比特序列进行预处理之后，在按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的N个比特序列输入M个编码器中的一个编码器中的编码块之前，在所述第一编码器中除第i个子编码块外的其他子编码块赋零，在所述第二编码器中除第j个子编码块外的其他子编码块赋零，以及在所述第k个第三编码器中除第m个子编码块外的其他子编码块赋零。通过赋零的方式，能够简化编码运算过程以及提高编码效率。需要注意的是，这里以及下文所提到的赋零，还可以是赋1，或者赋予任意一个已知的数值，为陈述简便起见，均以赋零为例说明，下文不再赘述。
104、通过资源映射，将得到的M个编码序列分别在M个并行信道中发送。
相较于现有机制，本发明实施例中，发射设备并不需要知晓每个并行信道的容量，在将重复数据输入编码器之前，发射设备可先对重复数据进行预处理，然后按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的重复数据输入M个编码器中的一个编码器中的编码块的子编码块中，就能保证所有输入编码器中的比特序列都有规律的输入到对应的子编码块。既能够实现正确的发送这N个比特序列，又能通过编码的增益达到预设的信道容量，还能够使得接收设备正确译码出这N个比特序列。
在一些发明实施例中，在将线性变换后的N个比特序列输入第三编码器之前，还可将所述N个新比特序列映射到X元域，X＝2p，p为正整数。
在将线性变换后的N个比特序列输入第三编码器之后，对输入所述第三编码器的线性变换后的N个比特序列进行编码之前，还可将输入所述第j个第三编码器的映射到X元域的所述N个新比特序列映射为二进制序列。
其中，将所述N个比特序列映射到X元域，包括以下项之一：
当M≤4时，将所述N个比特序列映射到二元域；
或者，当M＞4时，将所述N个比特序列映射到多元域2q，q为大于或等于2的正整数。
图3为将N个比特序列(包括a0,a1,a2,…aN-2,aN-1)输入2个并行信道中发送的一种示意图，即M＝2的场景。在M＝2的场景中，需要对a0,a1,a2,…aN-2,aN-1进行两次预处理，以得到两份重复数据。对于每份重复数据而言，都需要按照重复数据中各比特的位顺序和待输入的编码器中编码块的子编码块的位置的排列顺序分别输入到对应的编码器中。以下以正序排列和反序排列两种预处理为例，具体如下：
对于正序排列的重复数据：分别将N个比特序列(包括比特序列a0,a1,a2,…aN-2,aN-1)放置在第一个编码器的N个连续的编码块的输入端。其中，将a0放在第一个编码块中索引为0的子编码块，将a1放在第二个编码块中索引为1的子编码块，将a2放在第三个编码块的中索引为2的子编码块，依此类推，将aN-1放在第N个编码块中索引为N的子编码块。然后对输入第一编码器中的a0,a1,a2,…aN-2,aN-1进行编码，或者可以在第一编码器中的每个编码块的输入端放满比特序列后，再进行编码。本发明不对编码的时序进行限定。
对于反序排列的重复数据：将N个比特序列(包括比特序列a0,a1,a2,…aN-2,aN-1)反序排列后形成(aN-1,aN-2,…,a1,a0),然后分别放在第二个编码器的N个连续的编码块的输入端。其中，将aN-1放在第一个编码块中索引为0的子编码块，将aN-2放在第二个编码块中索引为1的子编码块，依此类推，将a1放在第三个编码块的中索引为N-2的子编码块，将a0放在第N个编码块中索引为N-1的子编码块。同样，对输入第二编码器中的a0,a1,a2,…aN-2,aN-1进行编码，或者可以在第二编码器中的每个编码块的输入端放满比特序列后，再进行编码。
前述内容中的编码器、编码块、子编码块、编码块中子编码块的位置的排列顺序、预处理方式、比特序列输入子编码块的规则、编码规则、线性变换的矩阵、输入各子编码块的比特序列的长度、X元域和编码矩阵等特征也同样适用于本发明中后续内容中所有的实施例(包括图4-图12中任一所对应的实施例)，后续类似之处均不再赘述。
在另一些应用场景中，考虑到编码器需要同时对至少两个数据流进行编码处理，依旧可按照编码器中编码块的子编码块的位置的排列顺序，分别将至少两个数据流输入M个编码器，再对同一个编码器中的比特序列进行编码。为了提高编码效率和编码器的利用率，还可以设置将各数据流输入编码器的顺序，和对输入编码器中的数据流进行编码的编码规则。通过按照统一的规则将至少两个数据流输入同一个编码器，以及按照编码规则对至少两个数据流进行编码，能到提高编码效率，也能保证编码增益以及实现在无需知晓各信道的容量，仅根据M个信道的合容量即可达到合容量为1的目的。图4和图5为多个数据流在两个并行信道中编码的两种示意图。
图4中，在两个编码器中分别输入编码a数据流(a0、a1和a2)、b数据流(b0、b1和b2)、c数据流(c0、c1和c2)、d数据流(d0、d1和d2)、e数据流(e0、e1和e2)以及f数据流(f0、f1和f2)。
图5中，在两个编码器中分别输入编码a数据流(a0-a4)、b数据流(b0-b4)、c数据流(c0-c4)、d数据流(d0-d4)、e数据流(e0-e4)以及f数据流(f0-f4)。
图4和图5中，先对各子编码块赋零，再分别输入各数据流。每个编码块的长度相同，编码块中的子编码块的长度可相同或不相同，子编码块的长度表示该子编码块的能容纳的比特数目。如图4所示，假设一个编码块的长度为N(即包括N个子编码块)，在a0、b1和c2所在的编码块中，a0所在的子编码块的长度为rN，b1所在的子编码块的长度为(1-2r)N，c2所在的子编码块的长度为rN，图5同理，不再赘述。
针对图4和图5的编码，可以采用将编码器放满比特序列后再进行编码；也可以按照数据流输入编码器的先后顺序依次进行编码；还可以在输入下一个数据流后，对在先输入的数据流的部分或全部比特序列进行编码。此外，在对在先输入的数据流进行编码的同时，也可以对本次输入的部分比特序列进行编码。具体的编码规则可根据实际编码需求灵活选择，具体本发明不作限定。
实际应用中，在将至少两个数据流分别输入各编码器时，可以对数据流的输入先后时序进行限定，假设要同时对数据流1、数据流2和数据流3进行编码，那么可以按照编码规则，依次将数据流1、数据流2和数据流3按先后顺序分别输入对应的编码器中，然后进行编码；或者还可以在将数据流1中的一部分比特序列，以及将数据流2的一部分数据流输入编码器后，即可对已输入编码器中的部分数据流1的比特序列进行编码，在数据流3的部分比特序列输入编码器后，对已输入编码器中的部分数据流1&2的比特序列进行编码，依此类推，直至所有的比特序列都编码完。参照图6，下面以输入M个编码器中的多个数据流中的第一数据流和第二数据流的编码进行说明：
201、对第一数据流和第二数据流分别进行预处理。
其中，所述第一数据流包括N1个比特序列，所述第二数据流包括N2个比特序列，N1和N2为正整数，N1和N2可相等或不等。可根据当前编码器中空闲的子编码块的比特容量来划分数据流，例如当前某些空闲的子编码块的比特容量较大时，可将划分出比特数目较多的比特序列，以便放置在这些比特容量较大的子编码块中；或者还可以根据数据流中比特序列的重要性来划分，也可同时结合预处理方式改变重要性高的比特序列的位顺序，从而尽量将重要性高的比特序列输入到可靠性高的子编码块。N1和N2的取值可变化，具体划分的规则本发明不作限定。
202、按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的第一数据流中的比特序列和每次预处理后的第二数据流的比特序列均分别输入M个编码器中的一个编码器的不同编码块的子编码块。
其中，M≥2，在每个编码器中，所述第一数据流的第k+1个比特序列所在的编码块和所述第二数据流的第k个比特序列在同一编码块，k为正整数。
203、针对每个编码器，对所述第一数据流的第k个比特序列所在的编码块内的比特序列进行编码，得到编码序列。
其中，所述第二数据流的第k个比特序列位于一个编码块中可靠性最高的子编码块。
204、通过资源映射，将得到的编码序列分别在M个并行信道发送。
与现有机制相比，本发明中，发射设备并不需要知晓每个并行信道的容量，在将数据流输入编码器之前，先对数据流中的比特序列进行预处理，然后按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的比特序列输入M个编码器中的一个编码器中的编码块的子编码块中，就能保证所有输入编码器中的比特序列都有规律的输入到对应的子编码块。既能够实现正确的发送上述比特序列，又能通过编码的增益达到预设的信道容量，还能够使得接收设备正确译码出这些比特序列。
需要说明的是，由于输入同一编码器中的多个数据流的大小不一、其中重要性高的比特数不一等因素，可能会存在各自划分的比特序列数目不等，可能会存在下述两种情况：一种情况中，最终可能会出现在后输入的数据流占据的编码块较少，而在先输入的数据流占据的编码块较多的情况；另一种情况中，在最后一份数据流输入编码块后，再无新的数据流输入该编码器，且该编码器的输入端并未放满比特序列的情况。在这两种情况下，不足以按照步骤203中所示的编码规则对在先输入的部分比特序列进行编码，那么，在这两种情况下，无需等待，均可直接对剩余的部分比特序列进行编码，这样能够提高编码的效率，减少不必要的等待。
下面以对数据流a、数据流b、数据流c、数据流d以及数据流e进行编码为例。
如图7所示，分别将数据流a(a0-a5)、数据流b(b0-b4)、数据流c(c0-c2)、数据流d(d0-d2)以及数据流e(e0-e2)输入同一个编码器中。其中，a0、b0、c0、d0和e0均在所在的编码块中可靠性最高的子编码块的位置。那么，在输入a0-a2后，对a0所在的编码块内的比特序列进行编码；输入b0-b4后，对b0所在的编码块内的比特序列(包括b0和a1)进行编码；输入c0-c2后，对c0所在的编码块内的比特序列(包括c0、b1和a2)进行编码；输入d0-d2后，对d0所在的编码块内的比特序列(包括d0、c1、b2和a4)进行编码；输入e0-e2后，对a4所在的编码块内的比特序列(包括e0、d1、c2、b3和a5)进行编码。最终还剩下e1、d2、b4和e2还未编码，那么不论图7中的子编码块x和子编码块y是否后续一段时间内还会输入比特序列，为了保证编码效率，无需等待，可直接对e1所在的编码块内的比特序列(包括e1、d2和b4)进行编码，以及对e2所在的编码块内的比特序列(包括e2)进行编码。
如图8所示，分别将正序排列的数据流a(a0-a2)、数据流b(b0-b2)、数据流c(c0-c2)、数据流d(d0-d2)、数据流e(e0、e1)以及数据流f(f0-f2)输入#1号信道对应的编码器中，以及将反序排列的数据流a(a0-a2)、数据流b(b0-b2)、数据流c(c0-c2)、数据流d(d0-d2)、数据流e(e0、e1)以及数据流f(f0-f2)输入#1号信道对应的编码器。来自同一份数据流的比特序列形成对角位置，例如a0、a1和a2形成对角位置，其他类似。对于#1信道，输入a0-a2后，对a0所在的编码块内的比特序列进行编码；输入b0-b2后，对b0所在的编码块内的比特序列进行编码；输入c0-c2后，对c1所在的编码块内的比特序列进行编码；输入d0-d2后，对d0所在的编码块内的比特序列进行编码；输入e0、e1后，对e0所在的编码块内的比特序列进行编码；输入f0后，对f0所在的编码块内的比特序列进行编码。然后对阴影方框所示的子编码块所在的编码器内的比特序列进行编码，对于#2信道同理，不作赘述。
参照图9，下面以输入M个编码器中的比特序列集合中的每个比特序列的编码进行说明：
301、对比特序列集合中的每个比特序列采用至少两种预处理方式中的一种进行预处理。
其中，上述比特序列集合包括至少两个比特序列，每个比特序列包括N个子序列，N为正整数。
在对不同的比特序列进行预处理过程中，针对不同的比特序列的预处理方式可不同，也可相同。以及针对不同的比特序列的预处理次数可相同或不同，具体本发明均不作限定。
302、按照编码器中编码块的子编码块的位置的排列顺序，将预处理后的N个子序列中的每个子序列输入M个编码器中的一个编码器中的编码块的子编码块。
其中，所述比特序列集合中第j个比特序列的第i个子序列对应的第(j+i)个编码块的第i个子编码块的位置用Qi,(j+i)表示，i＜N，i为非负整数，j和M为正整数。需要说明的是，本发明中的第j个比特序列的j是指该第j个比特序列在比特序列集合中的索引，同样，i个子编码块的i是指该i个子编码块表示子编码块在所属的编码块中的索引。例如，比特序列集合包括4个比特序列，该比特序列集合中的第1个比特序列包括20个子序列，可将这20个子序列中第一个子序列称为第0个子序列。那么，第0个子编码块表示子编码块在所属的编码块中的索引为0，该第1个比特序列中的第0个子序列对应的第1个编码块的第0个子编码块的位置为Q0,1，其他同理。
可选的，其中至少有两个编码器中的比特序列所采用的预处理方式不同。
对于同一个比特序列的子序列，至少需要预处理两次。对于每一次预处理后的比特序列而言，需要将每个子序列分别输入同一编码器中不同的编码块的子编码块。根据预处理方式的不同和重复数据所需的编码器数量，主要可分下述三种情况：
1、按照比特的位顺序和编码器中编码块的时域位置或频域位置增序，依次将同一个比特序列的每个子序列输入第一编码器中的编码块的子编码块。
2、按照比特的位顺序和编码器中编码块的时域位置或频域位置降序，依次将所述同一个比特序列的每个子序列输入第二编码器中的编码块的子编码块。也可以先对所述同一个比特序列的各子序列先进行反序排列，然后按照比特的位顺序和编码器中编码块的时域位置或频域位置增序，依次将反序排列后的同一个比特序列的每个子序列输入第二编码器中的编码块的子编码块。只要可以达到相同的目的都可，具体针对比特序列中的各子序列所做的预处理，本发明不作限定。
3、按照比特的位顺序和编码器中编码块的时域位置或频域位置增序，将线性变换后的所述同一个比特序列的每个子序列输入第三编码器中的编码块的子编码块。
在M＝2时，可对待编码的比特序列进行1次正序排列后输入一个编码器，以及进行1次线性变换输入另一个编码器。或者对待编码的比特序列进行1次正序排列后输入一个编码器，以及进行1次反序排列后输入另一个编码器。
在M≥3时，需要对待编码的比特序列进行1次正序排列、1次反序排列以及(M-2)次线性变换的预处理。其中的(M-2)次线性变换可以采用相同或不同的公式分别进行预处理，具体在这(M-2)次线性变换中所采用的公式本发明不作限定。此外，当M≥3时，线性变换的次数至少为一次，所述第三编码器的个数为至少一个。
可选的，为了简化对当前输入的比特序列的编码运算过程，以及提高编码的效率，还可以冻结某些子编码块内的比特序列，使其成为已知的比特序列。或者可以将这些子编码块进行初始化，便于后续的比特序列的输入。具体来说，可以在将预处理后的第1个比特序列输入M个编码器中的一个编码器中的编码块的子编码块之后，将当前输入预处理后的第1个比特序列的编码器中除位置Qi,(i+1)之外的其他子编码块赋零。
303、对所述Qi,(j+i)所在的编码块内的比特序列进行编码，得到对应的编码序列。
具体来说，在每个编码器中，可依次对第j个比特序列的第i个子序列所在的编码块内的比特序列进行编码、对第j+1个比特序列的第i个子序列所在的编码块内的比特序列进行编码、以及对第j+2个比特序列的第i个子序列所在的编码块内的比特序列进行编码。
编码时，可根据预处理的处理类型调用编码器中对应所述处理类型的编码矩阵，将预处理后的比特序列集合与所述编码矩阵相乘，即可得到对应的编码序列。在图9所对应的实施例中，线性变换的矩阵满足：
其中，bk,1bk,2…bk,N表示输入第k个第三编码器的线性变换后的同一个比特序列的子序列，a1a2…aN分别表示待输入第k个第三编码器的同一个比特序列的子序列，Fk表示线性变换的矩阵，N为编码器中编码块的个数，k和N为正整数，且1≤k≤N。
304、通过资源映射，分别将每次编码得到的编码序列在M个并行信道发送。
与现有机制相比，本发明中，发射设备并不需要知晓每个并行信道的容量，在将比特序列输入编码器之前，先对比特序列进行预处理，然后按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的比特序列输入M个编码器中的一个编码器中的编码块的子编码块中，就能保证所有输入编码器中的子序列都有规律的输入到对应的子编码块。既能够实现正确的发送上述每个比特序列，又能通过编码的增益达到预设的信道容量，还能够使得接收设备正确译码出每个比特序列。
为便于理解，可参考图8，所述比特序列集合可包括比特序列a(包括子序列a0-a2)、比特序列b(包括子序列b0-b2)、比特序列c(包括子序列c0-c2)和比特序列d(包括子序列d0-d2)。可分别将比特序列a至d称为第1个至第4个比特序列，那么，在#1信道中，子序列a0-a2、b0-b2、c0-c2和d0-d2各自对应的子编码块的位置如下：
Q0,1表示比特序列a中的a0的对应第1个编码块的子编码块的索引为#0子编码块的位置，子编码块的索引为#0简称为#0，下同；
Q1,2表示比特序列a中的a1的对应第2个编码块的#1子编码块的位置；
Q2,3表示比特序列a中的a2的对应第3个编码块的#2子编码块的位置；
Q0,2表示比特序列b中的b0的对应第2个编码块的#0子编码块的位置；
Q1,3表示比特序列b中的b1的对应第3个编码块的#1子编码块的位置；
Q2,4表示比特序列b中的b2的对应第4个编码块的#2子编码块的位置；
Q0,3表示比特序列c中的c0的对应第3个编码块的#0子编码块的位置；
Q1,4表示比特序列c中的c1的对应第4个编码块的#1子编码块的位置；
Q2,5表示比特序列c中的c2的对应第5个编码块的#2子编码块的位置；
Q0,4表示比特序列d中的d0的对应第4个编码块的#0子编码块的位置；
Q1,5表示比特序列d中的d1的对应第5个编码块的#1子编码块的位置；
Q2,6表示比特序列d中的d2的对应第6个编码块的#2子编码块的位置；
Q0,5表示比特序列e中的e0的对应第5个编码块的#0子编码块的位置；
Q1,6表示比特序列e中的e1的对应第6个编码块的#1子编码块的位置；
Q0,6表示比特序列f中的f0的对应第6个编码块的#0子编码块的位置。
对于#1信道，输入a0-a2后，对Q0,1所在的编码块内的比特序列进行编码；输入b0-b2后，对Q0,2所在的编码块内的比特序列进行编码；输入c0-c2后，对Q0,3所在的编码块内的比特序列进行编码；输入d0-d2后，对Q0,4所在的编码块内的比特序列进行编码。然后对阴影方框所示的子编码块所在的编码器内的比特序列进行编码。对于#2信道同理，不作赘述。
可选的，同一个比特序列中的各子序列的长度相同或不同，子序列的长度划分可根据实际空闲的子编码块的长度、子序列的重要性等因素来划分，具体本发明不作限定。此外，对于每份重复数据而言，重复数据中的子序列会被预处理多次，但需要保证第一子编码块的长度与第二子编码块的长度相同，所述第一子编码块为所述比特序列集合中的第一子序列经过一次预处理后输入一个编码器的子编码块，所述第二子编码块为所述第一子序列经过另一次预处理后输入另一个编码器的子编码块。
以上对本发明中一种信道编码方法进行说明，以下对执行上述信道编码方法的信道编码装置进行描述。其中，信道编码装置包括处理模块、编码器和收发模块，每个编码器至少包括空闲的N个时域位置或频域位置连续的编码块，每个编码块包括P个子编码块，P个子编码块的可靠性按照时域增序或频域增序从低至高排列，P为正整数，P≥N。
一、参照图10，对信道编码装置进行说明，信道编码装置包括：
处理模块，用于对N个比特序列进行预处理，并按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的N个比特序列输入M个编码器中的一个编码器中的编码块的子编码块，其中N和M为正整数，M≥2；
编码器，用于对输入编码器中的预处理后的N个比特序列进行编码，得到对应的M个编码序列；
收发模块，用于将编码得到的M个编码序列分别在M个并行信道中发送。
本发明实施例中，处理模块并不需要知晓每个并行信道的容量，在将重复数据输入编码器之前，处理模块可先对重复数据进行预处理，然后按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的重复数据输入M个编码器中的一个编码器中的编码块的子编码块中，就能保证所有输入编码器中的比特序列都有规律的输入到对应的子编码块。既能够实现正确的发送这N个比特序列，又能通过编码的增益达到预设的信道容量，还能够使得接收设备正确译码出这N个比特序列。
可选的，在一些发明实施例中，所述处理模块具体用于：
先按照比特序列的位顺序和编码器中编码块的时域位置增序或频域位置增序。然后，依次将所述N个比特序列输入第一编码器中的编码块的子编码块，再由所述第一编码器对输入所述第一编码器的所述N个比特序列进行编码，得到第一编码序列；
以及还包括以下两项中的至少一项：
先按照比特序列的位顺序和编码器中编码块的时域位置降序或频域位置降序。然后，依次将所述N个比特序列输入第二编码器中的编码块的子编码块，再由所述第二编码器对输入所述第二编码器的所述N个比特序列进行编码，得到第二编码序列；
或者，先按照比特序列的位顺序和编码器中编码块的时域位置或频域位置增序。然后，将线性变换后的所述N个比特序列输入第三编码器中的编码块的子编码块，再由所述第三编码器对输入所述第三编码器的线性变换后的所述N个比特序列进行编码，得到第三编码序列。
在一些发明实施例中，所述处理模块具体用于：
按照比特序列的位顺序和编码器中编码块的时域位置或频域位置增序，将N个比特序列中的第i个比特序列输入所述第一编码器中的第i个编码块的第i个子编码块，i为正整数，1≤i≤P。
可选的，在一些发明实施例中，所述处理模块具体用于：
按照比特序列的位顺序和编码器中编码块的时域位置或频域位置降序，将N个比特序列中的第j个比特序列输入所述第一编码器中的第j个编码块的第j个子编码块，j为正整数，1≤j≤P。
可选的，在一些发明实施例中，所述处理模块具体用于：
先对所述N个比特序列进行线性变换，具体是指：对待输入第k个第三编码器的N个比特序列进行线性变换，得到N个新比特序列，k为正整数，且1≤k≤N。其中，线性变换的次数为(M-2)次，所述第三编码器的个数为至少一个。
再将所述N个新比特序列中的第m个新比特序列输入所述第k个第三编码器中的第m个编码块的第m个子编码块，m为正整数，1≤m≤P。
可选的，在本发明实施例中线性变换的矩阵满足：
其中，bj,1bj,2…bj,N表示对待输入第j个第三编码器的N个比特序列进行线性变换后得到的N个新比特序列，a1a2…aN表示待输入第j个第三编码器的N个比特序列，Fj表示线性变换的矩阵。
可选的，在一些发明实施例中，所述处理模块在对N个比特序列进行预处理之后，在按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的N个比特序列输入M个编码器中的一个编码器中的编码块的子编码块之前，各编码器还可以执行下述步骤：
所述第一编码器在所述第一编码器中除第i个子编码块外的其他子编码块赋零，以及所述第二编码器在所述第二编码器中除第j个子编码块外的其他子编码块赋零，以及所述第三编码器在所述第k个第三编码器中除第m个子编码块外的其他子编码块赋零。
可选的，在一些发明实施例中，所述N个比特序列中的各比特序列的长度相同或不同，第一子编码块的长度与第二子编码块的长度相同，所述第一子编码块为所述N个比特序列中的第一比特序列经过一次预处理后输入一个编码器的子编码块，所述第二子编码块为所述第一比特序列经过另一次预处理后输入另一个编码器的子编码块。
可选的，在一些发明实施例中，在实际编码时，所述编码器可根据预处理的处理类型调用编码器中对应所述处理类型的编码矩阵，将预处理后的N个比特序列与所述编码矩阵相乘，即可得到对应的编码序列。
二、参照图10，对信道编码装置进行说明，信道编码装置包括：
处理模块，用于对第一数据流和第二数据流分别进行预处理，所述第一数据流包括N1个比特序列，所述第二数据流包括N2个比特序列，N1和N2为正整数；并按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的第一数据流中的比特序列和每次预处理后的第二数据流的比特序列均分别输入M个编码器中的一个编码器的不同编码块的子编码块，M≥2；所述第一数据流的第k+1个比特序列所在的编码块和所述第二数据流的第k个比特序列在同一编码块，k为正整数；
编码器，用于对输入编码器中的所述第一数据流的第k个比特序列所在的编码块内的比特序列进行编码，即可得到对应的编码序列，所述第二数据流的第k个比特序列位于一个编码块中可靠性最高的子编码块。
收发模块，用于将编码得到的编码序列分别在M个并行信道发送。
本发明实施例中，处理模块并不需要知晓每个并行信道的容量，在将数据流输入编码器之前，即可先对数据流中的比特序列进行预处理，然后按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的比特序列输入M个编码器中的一个编码器中的编码块的子编码块中，就能保证所有输入编码器中的比特序列都有规律的输入到对应的子编码块。既能够实现正确的发送上述比特序列，又能通过编码的增益达到预设的信道容量，还能够使得接收设备正确译码出这些比特序列。
可选的，在一些发明实施例中，每个编码器至少包括空闲的N个时域位置或频域位置连续的编码块，N＝N1或者N＝N2；所述处理模块具体用于：
先按照比特序列的位顺序和编码器中编码块的时域位置或频域位置增序，然后，依次将所述N个比特序列输入第一编码器中的编码块。并由第一编码器对输入所述第一编码器的所述N个比特序列进行编码，得到第一编码序列。
以及还包括以下两项中的至少一项：
先按照比特序列的位顺序和编码器中编码块的时域位置或频域位置降序，然后，依次将所述N个比特序列输入第二编码器中的编码块。并由第二编码器对输入所述第二编码器的所述N个比特序列进行编码，得到第二编码序列。
先按照比特序列的位顺序和编码器中编码块的时域位置或频域位置增序，然后，将线性变换后的所述N个比特序列输入第三编码器中的编码块。并由第三编码器对输入所述第三编码器的线性变换后的所述N个比特序列进行编码，得到第三编码序列。
可选的，在一些发明实施例中，每个编码块包括P个编码位置，P个编码位置的可靠性按照时域增序从高至低排列，P为正整数，P≥N；对于将比特序列输入第一编码器、第二编码器和第三编码器的情况具体如下：
关于将比特序列输入第一编码器：所述处理模块按照比特序列的位顺序和编码器中编码块的时域位置增序，然后，将N个比特序列中的第i个比特集合输入所述第一编码器中的第i个编码块的第i个编码位置，i为正整数，1≤i≤P。
关于将比特序列输入第二编码器：所述处理模块按照比特序列的位顺序和编码器中编码块的时域位置或频域位置降序，然后，将N个比特序列中的第j个比特集合输入所述第一编码器中的第j个编码块的第j个编码位置，j为正整数，1≤j≤P。
关于将比特序列输入第三编码器：所述处理模块先对所述N个比特序列进行线性变换。线性变换的具体过程为：对待输入第k个第三编码器的N个比特序列进行线性变换，得到N个新比特序列，k为正整数，且1≤k≤N。其中，线性变换的次数可为(M-2)次，所述第三编码器的个数为至少一个。然后，所述处理模块将所述N个新比特序列中的第m个新比特序列输入所述第k个第三编码器中的第m个编码块的第m个编码位置，m为正整数，1≤m≤P。
可选的，在一些发明实施例中，在将线性变换后的N个比特序列输入第三编码器之前，所述处理模块还可以用于：将所述N个新比特序列映射到X元域，X＝2p，p为正整数。
并且，在将线性变换后的N个比特序列输入第三编码器之后，并对输入所述第三编码器的线性变换后的N个比特序列进行编码之前，所述处理模块还可将输入所述第j个第三编码器的映射到X元域的所述N个新比特序列映射为二进制序列。
其中，所述将所述N个比特序列映射到X元域，可包括以下项之一：
当M≤4时，将所述N个比特序列映射到二元域；
或者，当M＞4时，将所述N个比特序列映射到多元域2q，q为大于或等于2的正整数。
可选的，线性变换的矩阵满足：
其中，bj,1bj,2…bj,N表示对待输入第j个第三编码器的N个比特序列进行线性变换后得到的N个新比特序列，a1a2…aN表示待输入第j个第三编码器的N个比特序列，Fj表示线性变换的矩阵。
可选的，在一些发明实施例中，在对第一数据流和第二数据流分别进行预处理之后，在按照比特序列的位顺序和编码器中编码块的时域位置增序，将N个比特序列中的第i个比特集合输入所述第一编码器中的第i个编码块的第i个编码位置之前，所述处理模块还用于：
在所述第一编码器中除第i个子编码块外的其他子编码块赋零，在所述第二编码器中除第j个子编码块外的其他子编码块赋零，以及在所述第k个第三编码器中除第m个子编码块外的其他子编码块赋零。
可选的，在一些发明实施例中，所述N个比特序列中的各比特序列的长度相同或不同，第一子编码块的长度与第二子编码块的长度相同，所述第一子编码块为所述N个比特序列中的第一比特序列经过一次预处理后输入一个编码器的子编码块，所述第二子编码块为所述第一比特序列经过另一次预处理后输入另一个编码器的子编码块。
可选的，在一些发明实施例中，在编码时，编码器可根据预处理的处理类型调用编码器中对应所述处理类型的编码矩阵，将预处理后的所述N个比特序列与所述编码矩阵相乘，得到对应的编码序列。
三、参照图10，对信道编码装置进行说明，信道编码装置包括：
处理模块，用于对比特序列集合中的每个比特序列采用至少两种预处理方式中的一种进行预处理，所述比特序列集合包括至少两个比特序列，每个比特序列包括N个子序列，N为正整数；按照编码器中编码块的子编码块的位置的排列顺序，将预处理后的N个子序列中的每个子序列输入M个编码器中的一个编码器中的编码块的子编码块；其中，所述比特序列集合中第j个比特序列的第i个子序列对应的第(j+i)个编码块的第i个子编码块的位置用Qi,(j+i)表示，i＜N，i为非负整数，j和M为正整数；其中至少有两个编码器中的比特序列所采用的预处理方式不同；
编码器，用于对所述Qi,(j+i)所在的编码块内的比特序列进行编码，得到对应的编码序列；
收发模块，用于分别将每次编码得到的编码序列在M个并行信道发送。
其中，每个编码器可包括时域位置或频域位置连续的编码块，每个编码块包括多个子编码块，编码块中的子编码块与可靠性对应；在每个编码块中，各子编码块的可靠性按照时域增序或频域增序从低至高排列。
本发明实施例中，处理模块并不需要知晓每个并行信道的容量，在将比特序列输入编码器之前，即可先对比特序列进行预处理，然后按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的比特序列输入M个编码器中的一个编码器中的编码块的子编码块中，就能保证所有输入编码器中的子序列都有规律的输入到对应的子编码块。既能够实现正确的发送上述每个比特序列，又能通过编码的增益达到预设的信道容量，还能够使得接收设备正确译码出每个比特序列。
可选的，在一些发明实施例中，针对不同的比特序列的预处理方式可不同。
可选的，在一些发明实施例中，每个所述编码器具体用于：
针对所述编码器内的比特序列，依次对第j个比特序列的第i个子序列所在的编码块内的比特序列进行编码、对第j+1个比特序列的第i个子序列所在的编码块内的比特序列进行编码、以及对第j+2个比特序列的第i个子序列所在的编码块内的比特序列进行编码。
可选的，在一些发明实施例中，所述处理模块具体用于：
按照比特的位顺序和编码器中编码块的时域位置或频域位置增序，依次将同一个比特序列的每个子序列输入第一编码器中的编码块的子编码块；
以及还包括以下两项中的至少一项：
按照比特的位顺序和编码器中编码块的时域位置或频域位置降序，依次将所述同一个比特序列的每个子序列输入第二编码器中的编码块的子编码块；
或者，按照比特的位顺序和编码器中编码块的时域位置或频域位置增序，将线性变换后的所述同一个比特序列的每个子序列输入第三编码器中的编码块的子编码块。
可选的，在一些发明实施例中，所述预处理方式包括线性变换，当M≥3时，线性变换的次数至少为一次，所述第三编码器的个数为至少一个。
其中，线性变换的矩阵可满足：
其中，bk,1bk,2…bk,N表示输入第k个第三编码器的线性变换后的同一个比特序列的子序列，a1a2…aN分别表示待输入第k个第三编码器的同一个比特序列的子序列，Fk表示线性变换的矩阵，N为编码器中编码块的个数,k和N为正整数，且1≤k≤N。
可选的，在一些发明实施例中，在所述处理模块将预处理后的第1个比特序列输入M个编码器中的一个编码器中的编码块的子编码块之后，在对所述Qi,(j+i)所在的编码块内的比特序列进行编码之前，所述编码器还可用于：
将当前输入预处理后的第1个比特序列的编码器中除位置Qi,(i+1)之外的其他子编码块赋零。
可选的，在一些发明实施例中，同一个比特序列中的各子序列的长度相同或不同，第一子编码块的长度与第二子编码块的长度相同，所述第一子编码块为所述比特序列集合中的第一子序列经过一次预处理后输入一个编码器的子编码块，所述第二子编码块为所述第一子序列经过另一次预处理后输入另一个编码器的子编码块。
可选的，在一些发明实施例中，对于每个编码器而言，在编码时，所述编码器可根据预处理的处理类型调用编码器中对应所述处理类型的编码矩阵，将预处理后的比特序列集合与所述编码矩阵相乘，得到对应的编码序列。
需要说明的是，本发明中的编码器可以是独立的电路模块，也可以是通过软件实现的逻辑电路，该编码器可以通过软件或硬件实现，该编码器可由处理器通过软件实现，也可是独立于处理器之外芯片实现，具体本发明不作限定。例如，在本发明中图10所对应的各实施例中所有的收发模块对应的实体设备可以为收发器，所有的处理模块对应的实体设备可以为处理器。图10所示的装置可以具有如图11或者图12所示的结构，当一种装置具有如图11所示的结构时，图11中的处理器、编码器和收发器实现前述对应该装置的装置实施例提供的处理模块、编码器和收发模块相同或相似的功能。或者，当一种装置具有如图12所示的结构时，图12中的处理器和收发器实现前述对应该装置的装置实施例提供的处理模块、编码器和收发模块相同或相似的功能。
图11和图12中的存储器存储处理器执行上述信道编码方法时需要调用的程序代码和数据。
本发明还提供一种计算机存储介质，该介质存储有程序，该程序执行时包括上述信道编码装置执行上述信道编码方法中的部分或者全部步骤。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(英文全称：Read-OnlyMemory，英文简称：ROM)、随机存取存储器(英文全称：Random Access Memory，英文简称：RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上对本发明所提供的技术方案进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (40)

1.一种信道编码方法，其特征在于，所述方法包括：
对N个比特序列进行预处理；
按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的N个比特序列输入M个编码器中的一个编码器中的编码块的子编码块，其中N和M为正整数，M≥2；
在每个编码器中对预处理后的N个比特序列进行编码后，得到对应的M个编码序列；
将得到的M个编码序列分别在M个并行信道中发送。
2.根据权利要求1所述的方法，其特征在于，每个编码器至少包括空闲的N个时域位置或频域位置连续的编码块，所述按照编码块的子编码块的位置的排列顺序，将每次预处理后的N个比特序列输入M个编码器中的一个编码器中的编码块的子编码块，在每个编码器中对输入的预处理后的N个比特序列进行编码，得到M个编码序列，包括：
按照比特序列的位顺序和编码器中编码块的时域位置增序或频域位置增序，依次将所述N个比特序列输入第一编码器中的编码块的子编码块，并对输入所述第一编码器的所述N个比特序列进行编码，得到第一编码序列；
以及还包括以下两项中的至少一项：
按照比特序列的位顺序和编码器中编码块的时域位置降序或频域位置降序，依次将所述N个比特序列输入第二编码器中的编码块的子编码块，并对输入所述第二编码器的所述N个比特序列进行编码，得到第二编码序列；
或者，按照比特序列的位顺序和编码器中编码块的时域位置或频域位置增序，将线性变换后的所述N个比特序列输入第三编码器中的编码块的子编码块，并对输入所述第三编码器的线性变换后的所述N个比特序列进行编码，得到第三编码序列。
3.根据权利要求2所述的方法，其特征在于，每个编码块包括P个子编码块，P个子编码块的可靠性按照时域增序或频域增序从低至高排列，P为正整数，P≥N；所述按照比特序列的位顺序和编码块的时域增序，依次将N个比特序列输入第一编码器中的编码块的子编码块，包括：
按照比特序列的位顺序和编码器中编码块的时域位置或频域位置增序，将N个比特序列中的第i个比特序列输入所述第一编码器中的第i个编码块的第i个子编码块，i为正整数，1≤i≤P。
4.根据权利要求2所述的方法，其特征在于，所述按照比特序列的位顺序和编码块的时域位置降序或频域位置降序，依次将所述N个比特序列输入第二编码器中的编码块的子编码块，包括：
按照比特序列的位顺序和编码器中编码块的时域位置或频域位置降序，将N个比特序列中的第j个比特序列输入所述第一编码器中的第j个编码块的第j个子编码块，j为正整数，1≤j≤P。
5.根据权利要求2-4任一所述的方法，其特征在于，所述对N个比特序列进行预处理，包括：
对所述N个比特序列进行线性变换。
6.根据权利要求5所述的方法，其特征在于，线性变换的次数为(M-2)次，所述第三编码器的个数为至少一个，所述对所述N个比特序列进行线性变换，包括：
对待输入第k个第三编码器的N个比特序列进行线性变换，得到N个新比特序列，k为正整数，且1≤k≤N；
所述按照比特序列的位顺序和编码器中编码块的时域位置增序，依次将线性变换后的N个比特序列输入第三编码器中的编码块的子编码块，包括：
将所述N个新比特序列中的第m个新比特序列输入所述第k个第三编码器中的第m个编码块的第m个子编码块，m为正整数，1≤m≤P。
7.根据权利要求6所述的方法，其特征在于，线性变换的矩阵满足：
其中，bj,1 bj,2 … bj,N表示对待输入第j个第三编码器的N个比特序列进行线性变换后得到的N个新比特序列，a1 a2 … aN表示待输入第j个第三编码器的N个比特序列，Fj表示线性变换的矩阵。
8.根据权利要求3-7任一所述的方法，其特征在于，在对N个比特序列进行预处理之后，在按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的N个比特序列输入M个编码器中的一个编码器中的编码块的子编码块之前，方法还包括：
在所述第一编码器中除第i个子编码块外的其他子编码块赋零，在所述第二编码器中除第j个子编码块外的其他子编码块赋零，以及在所述第k个第三编码器中除第m个子编码块外的其他子编码块赋零。
9.根据权利要求1所述的方法，其特征在于，所述N个比特序列中的各比特序列的长度相同或不同，第一子编码块的长度与第二子编码块的长度相同，所述第一子编码块为所述N个比特序列中的第一比特序列经过一次预处理后输入一个编码器的子编码块，所述第二子编码块为所述第一比特序列经过另一次预处理后输入另一个编码器的子编码块。
10.根据权利要求1所述的方法，其特征在于，所述在每个编码器中对输入的预处理后的N个比特序列进行编码，得到M个编码序列，包括：
根据预处理的处理类型调用编码器中对应所述处理类型的编码矩阵，将预处理后的N个比特序列与所述编码矩阵相乘，得到对应的编码序列。
11.一种信道编码方法，其特征在于，所述方法包括：
对比特序列集合中的每个比特序列采用至少两种预处理方式中的一种进行预处理，所述比特序列集合包括至少两个比特序列，每个比特序列包括N个子序列，N为正整数；
按照编码器中编码块的子编码块的位置的排列顺序，将预处理后的N个子序列中的每个子序列输入M个编码器中的一个编码器中的编码块的子编码块；其中，所述比特序列集合中第j个比特序列的第i个子序列对应的第(j+i)个编码块的第i个子编码块的位置用Qi,(j+i)表示，i＜N，i为非负整数，j和M为正整数；其中至少有两个编码器中的比特序列所采用的预处理方式不同；
对所述Qi,(j+i)所在的编码块内的比特序列进行编码，得到对应的编码序列；
分别将每次编码得到的编码序列在M个并行信道发送。
12.根据权利要求11所述的方法，其特征在于，每个编码器包括时域位置或频域位置连续的编码块，每个编码块包括多个子编码块，编码块中的子编码块与可靠性对应；在每个编码块中，各子编码块的可靠性按照时域增序或频域增序从低至高排列。
13.根据权利要求11或12所述的方法，其特征在于，针对不同的比特序列的预处理方式不同。
14.根据权利要求11-13任一所述的方法，其特征在于，所述对所述Qi,(j+i)所在的编码块内的比特序列进行编码，包括：
在每个编码器中，依次对第j个比特序列的第i个子序列所在的编码块内的比特序列进行编码、对第j+1个比特序列的第i个子序列所在的编码块内的比特序列进行编码、以及对第j+2个比特序列的第i个子序列所在的编码块内的比特序列进行编码。
15.根据权利要求11-14任一所述的方法，其特征在于，所述按照编码器中编码块的子编码块的位置的排列顺序，将所述N个子序列中的每个子序列输入M个编码器中的一个编码器的编码块的子编码块，包括：
按照比特的位顺序和编码器中编码块的时域位置或频域位置增序，依次将同一个比特序列的每个子序列输入第一编码器中的编码块的子编码块；
以及还包括以下两项中的至少一项：
按照比特的位顺序和编码器中编码块的时域位置或频域位置降序，依次将所述同一个比特序列的每个子序列输入第二编码器中的编码块的子编码块；
或者，按照比特的位顺序和编码器中编码块的时域位置或频域位置增序，将线性变换后的所述同一个比特序列的每个子序列输入第三编码器中的编码块的子编码块。
16.根据权利要求11-13任一所述的方法，其特征在于，所述预处理方式包括线性变换，当M≥3时，线性变换的次数至少为一次，所述第三编码器的个数为至少一个。
17.根据权利要求15或16所述的方法，其特征在于，线性变换的矩阵满足：
其中，bk,1 bk,2 … bk,N表示输入第k个第三编码器的线性变换后的同一个比特序列的子序列，a1 a2 … aN分别表示待输入第k个第三编码器的同一个比特序列的子序列，Fk表示线性变换的矩阵，N为编码器中编码块的个数,k和N为正整数，且1≤k≤N。
18.根据权利要求11所述的方法，其特征在于，在将预处理后的第1个比特序列输入M个编码器中的一个编码器中的编码块的子编码块之后，在对所述Qi,(j+i)所在的编码块内的比特序列进行编码之前，方法还包括：
将当前输入预处理后的第1个比特序列的编码器中除位置Qi,(i+1)之外的其他子编码块赋零。
19.根据权利要求11所述的方法，其特征在于，同一个比特序列中的各子序列的长度相同或不同，第一子编码块的长度与第二子编码块的长度相同，所述第一子编码块为所述比特序列集合中的第一子序列经过一次预处理后输入一个编码器的子编码块，所述第二子编码块为所述第一子序列经过另一次预处理后输入另一个编码器的子编码块。
20.根据权利要求11或19所述的方法，其特征在于，所述对所述Qi,(j+i)所在的编码块内的比特序列进行编码，得到对应的编码序列，包括：
根据预处理的处理类型调用编码器中对应所述处理类型的编码矩阵，将预处理后的比特序列集合与所述编码矩阵相乘，得到对应的编码序列。
21.一种信道编码装置，其特征在于，所述装置包括：
处理模块，用于对N个比特序列进行预处理，并按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的N个比特序列输入M个编码器中的一个编码器中的编码块的子编码块，其中N和M为正整数，M≥2；
编码器，用于对输入编码器中的预处理后的N个比特序列进行编码，得到对应的M个编码序列；
收发模块，用于将编码得到的M个编码序列分别在M个并行信道中发送。
22.根据权利要求21所述的装置，其特征在于，每个编码器至少包括空闲的N个时域位置或频域位置连续的编码块，所述处理模块具体用于：
按照比特序列的位顺序和编码器中编码块的时域位置增序或频域位置增序，依次将所述N个比特序列输入第一编码器中的编码块的子编码块，并通过所述第一编码器对输入所述第一编码器的所述N个比特序列进行编码，得到第一编码序列；
以及还包括以下两项中的至少一项：
按照比特序列的位顺序和编码器中编码块的时域位置降序或频域位置降序，依次将所述N个比特序列输入第二编码器中的编码块的子编码块，并通过所述第二编码器对输入所述第二编码器的所述N个比特序列进行编码，得到第二编码序列；
或者，按照比特序列的位顺序和编码器中编码块的时域位置或频域位置增序，将线性变换后的所述N个比特序列输入第三编码器中的编码块的子编码块，并通过所述第三编码器对输入所述第三编码器的线性变换后的所述N个比特序列进行编码，得到第三编码序列。
23.根据权利要求22所述的装置，其特征在于，每个编码块包括P个子编码块，P个子编码块的可靠性按照时域增序或频域增序从低至高排列，P为正整数，P≥N；所述处理模块具体用于：
按照比特序列的位顺序和编码器中编码块的时域位置或频域位置增序，将N个比特序列中的第i个比特序列输入所述第一编码器中的第i个编码块的第i个子编码块，i为正整数，1≤i≤P。
24.根据权利要求22所述的装置，其特征在于，所述处理模块具体用于：
按照比特序列的位顺序和编码器中编码块的时域位置或频域位置降序，将N个比特序列中的第j个比特序列输入所述第一编码器中的第j个编码块的第j个子编码块，j为正整数，1≤j≤P。
25.根据权利要求22-24任一所述的装置，其特征在于，所述处理模块具体用于：
对所述N个比特序列进行线性变换。
26.根据权利要求25所述的装置，其特征在于，线性变换的次数为(M-2)次，所述第三编码器的个数为至少一个，所述处理模块具体用于：
对待输入第k个第三编码器的N个比特序列进行线性变换，得到N个新比特序列，k为正整数，且1≤k≤N；
将所述N个新比特序列中的第m个新比特序列输入所述第k个第三编码器中的第m个编码块的第m个子编码块，m为正整数，1≤m≤P。
27.根据权利要求26所述的装置，其特征在于，线性变换的矩阵满足：
其中，bj,1 bj,2 … bj,N表示对待输入第j个第三编码器的N个比特序列进行线性变换后得到的N个新比特序列，a1 a2 … aN表示待输入第j个第三编码器的N个比特序列，Fj表示线性变换的矩阵。
28.根据权利要求23-27任一所述的装置，其特征在于，所述处理模块在对N个比特序列进行预处理之后，在按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的N个比特序列输入M个编码器中的一个编码器中的编码块的子编码块之前，还用于：
通过所述第一编码器在所述第一编码器中除第i个子编码块外的其他子编码块赋零，通过所述第二编码器在所述第二编码器中除第j个子编码块外的其他子编码块赋零，以及通过所述第三编码器在所述第k个第三编码器中除第m个子编码块外的其他子编码块赋零。
29.根据权利要求21所述的装置，其特征在于，所述N个比特序列中的各比特序列的长度相同或不同，第一子编码块的长度与第二子编码块的长度相同，所述第一子编码块为所述N个比特序列中的第一比特序列经过一次预处理后输入一个编码器的子编码块，所述第二子编码块为所述第一比特序列经过另一次预处理后输入另一个编码器的子编码块。
30.根据权利要求21所述的装置，其特征在于，所述处理模块具体用于：
根据预处理的处理类型调用编码器中对应所述处理类型的编码矩阵，将预处理后的N个比特序列与所述编码矩阵相乘，得到对应的编码序列。
31.一种信道编码装置，其特征在于，所述装置包括：
处理模块，用于对比特序列集合中的每个比特序列采用至少两种预处理方式中的一种进行预处理，所述比特序列集合包括至少两个比特序列，每个比特序列包括N个子序列，N为正整数；按照编码器中编码块的子编码块的位置的排列顺序，将预处理后的N个子序列中的每个子序列输入M个编码器中的一个编码器中的编码块的子编码块；其中，所述比特序列集合中第j个比特序列的第i个子序列对应的第(j+i)个编码块的第i个子编码块的位置用Qi,(j+i)表示，i＜N，i为非负整数，j和M为正整数；其中至少有两个编码器中的比特序列所采用的预处理方式不同；
编码器，用于对所述Qi,(j+i)所在的编码块内的比特序列进行编码，得到对应的编码序列；
收发模块，用于分别将每次编码得到的编码序列在M个并行信道发送。
32.根据权利要求31所述的装置，其特征在于，每个编码器包括时域位置或频域位置连续的编码块，每个编码块包括多个子编码块，编码块中的子编码块与可靠性对应；在每个编码块中，各子编码块的可靠性按照时域增序或频域增序从低至高排列。
33.根据权利要求31或32所述的装置，其特征在于，针对不同的比特序列的预处理方式不同。
34.根据权利要求31-33任一所述的装置，其特征在于，每个所述编码器具体用于：
针对所述编码器内的比特序列，依次对第j个比特序列的第i个子序列所在的编码块内的比特序列进行编码、对第j+1个比特序列的第i个子序列所在的编码块内的比特序列进行编码、以及对第j+2个比特序列的第i个子序列所在的编码块内的比特序列进行编码。
35.根据权利要求31-34任一所述的装置，其特征在于，所述处理模块具体用于：
按照比特的位顺序和编码器中编码块的时域位置或频域位置增序，依次将同一个比特序列的每个子序列输入第一编码器中的编码块的子编码块；
以及还包括以下两项中的至少一项：
按照比特的位顺序和编码器中编码块的时域位置或频域位置降序，依次将所述同一个比特序列的每个子序列输入第二编码器中的编码块的子编码块；
或者，按照比特的位顺序和编码器中编码块的时域位置或频域位置增序，将线性变换后的所述同一个比特序列的每个子序列输入第三编码器中的编码块的子编码块。
36.根据权利要求31-33任一所述的装置，其特征在于，所述预处理方式包括线性变换，当M≥3时，线性变换的次数至少为一次，所述第三编码器的个数为至少一个。
37.根据权利要求35或36所述的装置，其特征在于，线性变换的矩阵满足：
其中，bk,1 bk,2 … bk,N表示输入第k个第三编码器的线性变换后的同一个比特序列的子序列，a1 a2 … aN分别表示待输入第k个第三编码器的同一个比特序列的子序列，Fk表示线性变换的矩阵，N为编码器中编码块的个数,k和N为正整数，且1≤k≤N。
38.根据权利要求31所述的装置，其特征在于，在所述处理模块将预处理后的第1个比特序列输入M个编码器中的一个编码器中的编码块的子编码块之后，在对所述Qi,(j+i)所在的编码块内的比特序列进行编码之前，所述编码器还用于：
将当前输入预处理后的第1个比特序列的编码器中除位置Qi,(i+1)之外的其他子编码块赋零。
39.根据权利要求31所述的装置，其特征在于，同一个比特序列中的各子序列的长度相同或不同，第一子编码块的长度与第二子编码块的长度相同，所述第一子编码块为所述比特序列集合中的第一子序列经过一次预处理后输入一个编码器的子编码块，所述第二子编码块为所述第一子序列经过另一次预处理后输入另一个编码器的子编码块。
40.根据权利要求31或39所述的装置，其特征在于，所述编码器具体用于：
根据预处理的处理类型调用编码器中对应所述处理类型的编码矩阵，将预处理后的比特序列集合与所述编码矩阵相乘，得到对应的编码序列。
CN201611204798.7A 2016-12-23 2016-12-23 一种信道编码方法及信道编码装置 Active CN108242968B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201611204798.7A CN108242968B (zh) 2016-12-23 2016-12-23 一种信道编码方法及信道编码装置
EP17883812.4A EP3550746A4 (en) 2016-12-23 2017-12-12 CHANNEL CODING METHOD, CHANNEL CODING DEVICE, CHIP SYSTEM AND STORAGE MEDIUM
PCT/CN2017/115569 WO2018113550A1 (zh) 2016-12-23 2017-12-12 信道编码方法、信道编码装置、芯片系统及存储介质
US16/450,125 US20190312602A1 (en) 2016-12-23 2019-06-24 Channel coding method, channel coding apparatus, chip system, and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611204798.7A CN108242968B (zh) 2016-12-23 2016-12-23 一种信道编码方法及信道编码装置

Publications (2)

Publication Number Publication Date
CN108242968A true CN108242968A (zh) 2018-07-03
CN108242968B CN108242968B (zh) 2020-01-10

Family

ID=62624376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611204798.7A Active CN108242968B (zh) 2016-12-23 2016-12-23 一种信道编码方法及信道编码装置

Country Status (4)

Country Link
US (1) US20190312602A1 (zh)
EP (1) EP3550746A4 (zh)
CN (1) CN108242968B (zh)
WO (1) WO2018113550A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021208674A1 (zh) * 2020-04-14 2021-10-21 华为技术有限公司 一种数据处理方法、装置及设备
CN113541854A (zh) * 2020-04-14 2021-10-22 华为技术有限公司 一种数据处理方法、装置及设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114257332A (zh) * 2020-09-23 2022-03-29 华为技术有限公司 一种数据处理方法、通信装置及通信设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103023618A (zh) * 2013-01-11 2013-04-03 北京邮电大学 一种任意码长的极化编码方法
CN103516465A (zh) * 2012-06-21 2014-01-15 华为技术有限公司 编码调制和解调译码方法、装置及系统
US20150110016A1 (en) * 2012-01-15 2015-04-23 Lg Electronics Inc. Method and apparatus for transmitting control information through uplink

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101667884A (zh) * 2008-09-03 2010-03-10 中兴通讯股份有限公司 信道编码方法及装置、信道译码方法及装置
CN105450329B (zh) * 2014-05-30 2019-01-08 华为技术有限公司 并行信道的编码调制方法和装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150110016A1 (en) * 2012-01-15 2015-04-23 Lg Electronics Inc. Method and apparatus for transmitting control information through uplink
CN103516465A (zh) * 2012-06-21 2014-01-15 华为技术有限公司 编码调制和解调译码方法、装置及系统
CN103023618A (zh) * 2013-01-11 2013-04-03 北京邮电大学 一种任意码长的极化编码方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021208674A1 (zh) * 2020-04-14 2021-10-21 华为技术有限公司 一种数据处理方法、装置及设备
CN113541854A (zh) * 2020-04-14 2021-10-22 华为技术有限公司 一种数据处理方法、装置及设备
CN113541878A (zh) * 2020-04-14 2021-10-22 华为技术有限公司 一种数据处理方法、装置及设备

Also Published As

Publication number Publication date
EP3550746A1 (en) 2019-10-09
EP3550746A4 (en) 2019-12-11
CN108242968B (zh) 2020-01-10
WO2018113550A1 (zh) 2018-06-28
US20190312602A1 (en) 2019-10-10

Similar Documents

Publication Publication Date Title
Mheich et al. Design of SCMA codebooks based on golden angle modulation
CN109039406B (zh) 一种信道状态信息发送、接收方法、存储介质及设备
CN101924606B (zh) 基于pusch传输的上行控制信息的发送方法及系统
CN108462556A (zh) 传输数据的方法和装置
US20230254026A1 (en) Method and Apparatus for Generating a Channel State Information Report Adapted to Support a Partial Omission
CN106899379A (zh) 用于处理极化码的方法和通信设备
CN104202118A (zh) 预编码码本和反馈表示
CN101925070B (zh) 一种基于空间复用的认知系统资源分配方法
CN108242968A (zh) 一种信道编码方法及信道编码装置
CN111106857B (zh) 指示和确定预编码向量的方法以及通信装置
CN106953671B (zh) 一种移动通信中信号的多址接入方法及装置
CN111435849B (zh) 一种通信方法及设备
CN105873214A (zh) 一种基于遗传算法的d2d通信系统的资源分配方法
CN109428697A (zh) 数据传输方法、网络设备及终端设备
CN108900229A (zh) 通信的方法、网络设备和终端设备
CN107342844A (zh) 一种编码方法和装置
CN108809486A (zh) Polar码编译码方法及装置
CN105940740B (zh) 处理数据的方法、网络节点和终端
CN106161291B (zh) 一种数据的发送方法、接收方法及装置
WO2021062551A1 (en) Method and apparatus for facilitating transmissions in a wireless communication system
CN109286403A (zh) 极化码编码的方法和装置
CN107154833A (zh) 传输信息的方法和装置
CN109391345A (zh) 一种Polar码编码方法及装置
CN107682127A (zh) 信号传输的方法和装置
CN109361498B (zh) 预编码矩阵子集限制的方法和传输装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant