CN108231134A - Ram良率补救方法及装置 - Google Patents
Ram良率补救方法及装置 Download PDFInfo
- Publication number
- CN108231134A CN108231134A CN201810127735.9A CN201810127735A CN108231134A CN 108231134 A CN108231134 A CN 108231134A CN 201810127735 A CN201810127735 A CN 201810127735A CN 108231134 A CN108231134 A CN 108231134A
- Authority
- CN
- China
- Prior art keywords
- target
- ram
- data
- address location
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明实施例提供一种RAM良率补救方法及装置,属于自动检测领域。该方法首先通过对系统中多个随机存储器RAM进行测试,以获得出错的目标RAM,然后将预先对出错的所述目标RAM进行读写操作映射到没有出错的备份RAM的读写总线上,以对所述备份RAM进行读写操作,该方法对出错的RAM进行良率补救的方式简单,同时删除因RAM测试及存储RAM出错位置而加入的较大规模的电路,简化系统中的电路设计,降低了设计成本。
Description
技术领域
本发明涉及自动检测技术领域,具体而言,涉及一种RAM良率补救方法及装置。
背景技术
在计算机及其应用系统中,随机存储器是用来记录存放原始数据、中间处理结果及其它信息的核心单元。随机存储器能否实现正常的读/写操作,并在存/取过程中不发生数据歧变,对于保证整个系统的正常工作十分重要。为此,有必要在系统开始工作前对随机存储器进行诊断。
随着半导体工艺的飞速发展,硅片集成度的提高,单位面积的硅片上所能实现的存储容量也在急剧增加。现在的单片存储器的存储容量已由70年代初的1Kbit增加到今天的64Mbit,并且还在快速地增加。因此,如何实现对大容量随机存取存储器RAM(RandomAccess Memory)的高速、高覆盖率的测试便尤其重要。
而现有技术中对RAM进行测试,然后判断出出错的RAM,对于出错的RAM需要进行良率补救,当前比较的Ram良率补救方案做法是根据ram word line或bit line的出错统计值,在ram中增加1个或多个word line或bit line,测试时发现哪个word line或bit line上的任一bit错误,系统会通过ram的补救输入总线将错误的word line或bit line替换为多增加的word line或bit line。但是,当IC系统中需要使用多块ram拼成容量较大的ram时,需要花费较大规模的测试电路及寄存器存储电路来测试定位和记录每块ram的出错位置信息,显然对于系统的设计是不利的。
发明内容
有鉴于此,本发明实施例的目的在于提供一种RAM良率补救方法及装置,以改善上述问题。
第一方面,本发明实施例提供了一种RAM良率补救方法,所述方法包括:对系统中多个随机存储器RAM进行测试,以获得出错的目标RAM;将预先对出错的所述目标RAM进行读写操作映射到没有出错的备份RAM的读写总线上,以对所述备份RAM进行读写操作。
进一步地,对系统中多个随机存储器RAM进行测试,以获得出错的目标RAM,包括:对系统中多个随机存储器RAM中的目标RAM的多个地址单元中的每个地址单元对应写入第一目标数据;对每个地址单元写入的对应的第一目标数据进行读取,以获得从每个地址单元对应读取的第二目标数据;针对每个地址单元,判断对目标地址单元写入的对应的第一目标数据与从该目标地址单元对应读取的第二目标数据是否相同;在为否时,则确定所述目标RAM出错。
进一步地,确定所述目标RAM出错之后,所述方法还包括:记录所述目标RAN在所述系统中的编号。
进一步地,所述系统还包括N个备份RAM,N为大于等于1的正整数,确定所述目标RAM出错之后,所述方法还包括:对所述N个备份RAM进行出错判断;在判断M个备份RAM出错时,则确定可对出错的所述目标RAN进行良率补救,M为大于等于1小于N的正整数。
进一步地,对所述N个备份RAM进行出错判断,包括:针对每个备份RAM,对目标备份RAM的多个地址单元中的每个地址单元对应写入第三目标数据;对每个地址单元写入的对应的第三目标数据进行读取,以获得从每个地址单元对应读取的第四目标数据;针对每个地址单元,判断对目标地址单元写入的对应的第三目标数据与从该目标地址单元对应读取的第四目标数据是否相同;在为否时,则确定所述目标备份RAM出错。
第二方面,本发明实施例提供了一种RAM良率补救装置,所述装置包括:测试模块,用于对系统中多个随机存储器RAM进行测试,以获得出错的目标RAM;良率补救模块,用于将预先对出错的所述目标RAM进行读写操作映射到没有出错的备份RAM的读写总线上,以对所述备份RAM进行读写操作。
进一步地,所述测试模块包括:数据写入单元,用于对系统中多个随机存储器RAM中的目标RAM的多个地址单元中的每个地址单元对应写入第一目标数据;数据读取单元,用于对每个地址单元写入的对应的第一目标数据进行读取,以获得从每个地址单元对应读取的第二目标数据;数据比较单元,用于针对每个地址单元,判断对目标地址单元写入的对应的第一目标数据与从该目标地址单元对应读取的第二目标数据是否相同;确定出错单元,用于在对目标地址单元写入的对应的第一目标数据与从该目标地址单元对应读取的第二目标数据不相同时,确定所述目标RAM出错。
进一步地,所述测试模块还包括:编号记录单元,用于记录所述目标RAN在所述系统中的编号。
进一步地,所述系统还包括N个备份RAM,N为大于等于1的正整数,所述测试模块还包括:出错判断单元,用于对所述N个备份RAM进行出错判断,在判断M个备份RAM出错时,则确定可对出错的所述目标RAN进行良率补救,M为大于等于1小于N的正整数。
进一步地,所述出错判断单元包括:数据写入单元,用于针对每个备份RAM,对目标备份RAM的多个地址单元中的每个地址单元对应写入第三目标数据;数据读取单元,用于对每个地址单元写入的对应的第三目标数据进行读取,以获得从每个地址单元对应读取的第四目标数据;数据比较单元,用于针对每个地址单元,判断对目标地址单元写入的对应的第三目标数据与从该目标地址单元对应读取的第四目标数据是否相同;出错确定单元,用于在对目标地址单元写入的对应的第三目标数据与从该目标地址单元对应读取的第四目标数据不相同时,则确定所述目标备份RAM出错。
本发明实施例的有益效果是:
本发明实施例提供一种RAM良率补救方法及装置,该方法首先通过对系统中多个随机存储器RAM进行测试,以获得出错的目标RAM,然后将预先对出错的所述目标RAM进行读写操作映射到没有出错的备份RAM的读写总线上,以对所述备份RAM进行读写操作,该方法对出错的RAM进行良率补救的方式简单,同时删除因RAM测试及存储RAM出错位置而加入的较大规模的电路,简化系统中的电路设计,降低了设计成本。
本发明的其他特征和优点将在随后的说明书阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明实施例了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的一种RAM良率补救装置与RAM的连接示意图;
图2为本发明实施例提供的一种RAM良率补救方法的流程图;
图3为本发明实施例提供的一种RAM良率补救方法应用示意图;
图4为本发明实施例提供的一种RAM良率补救装置的结构框图。
具体实施方式
下面将结合本发明实施例中附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本发明的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
请参照图1,图1为本发明实施例提供的一种RAM良率补救装置100与RAM的连接示意图,该RAM良率补救装置100与RAM连接,RAM作为数据的缓存,为确保数据在存取过程中不发生错误,需在电路开始工作之前由RAM良率补救装置100对随机存储器RAM进行检测。
其中,该RAM良率补救装置100可以软件代码形式运行于CPU控制芯片中。例如,所述RAM良率补救装置100包括至少一个可以软件或固件(firmware)的形式存储于存储器中或固化在RAM良率补救装置100的操作系统(operating system,OS)中的软件功能模块。处理器用于执行存储器中存储的可执行模块,例如RAM良率补救装置100包括的软件功能模块或计算机程序。
请参照图2,图2为本发明实施例提供的一种RAM良率补救方法的流程图,所述方法包括如下步骤:
步骤S110:对系统中多个随机存储器RAM进行测试,以获得出错的目标RAM。
在一个系统设计中,通过会使用多个RAM来进行数据的存储,对于RAM不存储器而言,数据总线是用来传入数据或者传出数据的,而把数据存放到存储上相应的位置,则需依靠地址总线来实现了,对于CPU来说,RAM就像是一天长长的有很多空格的细线,每个空格都有一个唯一的地址与之相对应,如果CPU想要从RAM中调用数据,首先需要给地址总线发送地址数据定位要存取的数据,然后等待若干个时钟周期之后,数据总线就会把数据传输给CPU。
所以,为了保证系统的正常工作,首先需要对这多个RAM进行良率(合格率)检测,则其测试方法为:对系统中多个随机存储器RAM中的目标RAM的多个地址单元中的每个地址单元对应写入第一目标数据,即先向系统中多个RAM均进行写入数据操作,具体为,将每个RAM作为目标RAM,对目标RAM的多个地址单元中的每个地址单元对应写入第一目标数据。
地址单元用于存储数据,即每个地址单元为不同地址对应的存储数据的空间,例如,目标RAM响应写数据指令,通过数据总线将数据分别写入对应的地址单元,其中,为了方便描述,每个地址单元中写入的数据均可称为第一目标数据,例如,预先设定一组数据,如00、01、02、03,每个数据均可叫做第一目标数据,将其分别写入地址单元为1、2、3、4中,也就是,将00写入地址单元1中,将01写入地址单元2中,将02写入地址单元3中,将03写入地址单元4中。
然后对每个地址单元写入的对应的第一目标数据进行读取,以获得从每个地址单元对应读取的第二目标数据。
对于每一个RAM,在完成数据写入后,即可对数据进行读取,对于一个RAM来说,可先对每一个地址单元写入第一目标数据,然后对每个地址单元存储的第一目标数据进行读取,例如,地址单元1中存储的是00,对00进行读取,读取获得的数据称为第二目标数据,由此方法可读取每个地址单元存储的数据。
再针对每个地址单元,判断对目标地址单元写入的对应的第一目标数据与从该目标地址单元对应读取的第二目标数据是否相同。
而对每个地址单元,例如,对于地址单元1,将写入的第一目标数据与读取的第二目标数据进行比较,获得比较结果,如地址单元1中写入的第一目标数据是00,若其读取的第二目标数据为01,则其比较结果可为0,表示写入的数据与读取的数据不一致,则可将比较结果传输至相应的提示模块进行提示,则确定所述目标RAM出错,即,若该目标RAM出错则可传输相应的出错标识至对应的提示模块进行提示,从而工作人员可及时知晓哪个RAM出错,避免在系统正式工作时导致错误。
当然,对于系统中每一个RAM的测试均可采用上述方法进行,由此可判断系统中哪些RAM可以正常工作,哪些RAM不合格,可预先对不合格的RAM采取补救措施,避免系统的不正常工作的情况发生。
当然,在测试时,将上一个数据写入所有的RAM之后,在写下一个数据同一时段,才读回所有地址单元的数据进行比较,因此每个地址单元的比较是真的上一次写入的数据而言,比较完之后再写入新的数据。
在确定所述目标RAM出错后,记录所述目标RAM在所述系统中的编号,预先在系统设计时,对每一个RAM均进行标号,如RAM1、RAM2、RAM3等,在对RAM进行数据读写操作时可基于RAM的编号进行有序读写操作,例如,先对RAM1进行测试,可先对RAM1进行写数据操作,在进行读数据操作,然后再将写入的数据与读出的数据进行比较,判断其是否一致,若不一致,则判断RAM1出错,若一致,则判断RAM1没有出错,可正常工作,则RAM良率补救装置100可记录该RAM的编号1后,可知是RAM1出错,然后再进行下一个RAM的测试,当然对多个RAM的测试也可同时进行。
步骤S120:将预先对出错的所述目标RAM进行读写操作映射到没有出错的备份RAM的读写总线上,以对所述备份RAM进行读写操作。
另外,在判断某个RAM出错后,如目标RAM出错,为了对该目标RAM进行良率补救,则可在系统中还设置多个备份RAM,如N个,N为大于等于1的正整数,多个备份RAM可作为出错RAM的备份使用。
当然,对于每个备份RAM也需进行良率测试,即,对所述N个备份RAM进行出错判断,在判断M个备份RAM出错时,则确定可对出错的所述目标RAN进行良率补救,M为大于等于1小于N的正整数。
例如,在系统中有5个备份RAM,若有4个备份RAM出错,则还有一个备份RAM可正常使用,则替换出错的目标RAM,以对出错的目标RAM进行良率补救,从而可使系统正常工作。
具体地,对N个备份RAM进行良率检测的方法和上述对多个RAM进行良率检测方法一致,即针对每个备份RAM,对目标备份RAM的多个地址单元中的每个地址单元对应写入第三目标数据,对每个地址单元写入的对应的第三目标数据进行读取,以获得从每个地址单元对应读取的第四目标数据,针对每个地址单元,判断对目标地址单元写入的对应的第三目标数据与从该目标地址单元对应读取的第四目标数据是否相同;在为否时,则确定所述目标备份RAM出错。
也就是说,在判断每个备份RAM是否出错时,先对每个备份RAM中的每个地址单元中写入第三目标数据,当然每个地址单元中写入的数据可以相同也可以不同,为了保证测试的准确性,可写入不同的第三目标数据,具体请参照上述的例子,然后在对每个地址单元中写入的数据进行读取,从而获得第四目标数据,将第三目标数据和第四目标数据一一进行比较,获得比较结果,在比较结果为写入数据和读取数据不一致时,则判断该备份RAM出错,若比较结果为写入数据和读取数据不一致时,则判断该备份RAM没有出错。
当然,为了对出错的备份RAM进行记录,也可预先对备份RAM进行编号,在备份RAM出错时,可对其编号进行记录,以对出错的备份RAM进行准确定位。
为了对出错的目标RAM进行良率补救,在可在上述对多个备份RAM进行测试完成后,选择其中没有出错的备份RAM来替换,也就是将预先对出错的所述目标RAM进行读写操作映射到没有出错的备份RAM的读写总线上,以对所述备份RAM进行读写操作。
其中,备份RAM和其他RAM共享读写总线,例如,如图3所示,RAM1出错,则RAM1不可用,若系统在运行时,CPU要对RAM1进行读写操作,则可将对RAM1的读写操作映射到不出错的备份RAM的读写总线上,从而CPU可对该备份RAM进行读写操作,这样出错的目标RAM不会被读写,而对其的读写操作可通过备份RAM来完成,从而不会影响到系统的运行。
请参照图4,图4为本发明实施例提供的一种RAM良率补救装置100的结构框图,所述装置包括:
测试模块210,用于对系统中多个随机存储器RAM进行测试,以获得出错的目标RAM。
良率补救模块220,用于将预先对出错的所述目标RAM进行读写操作映射到没有出错的备份RAM的读写总线上,以对所述备份RAM进行读写操作。
进一步地,所述测试模块210包括:
数据写入单元,用于对系统中多个随机存储器RAM中的目标RAM的多个地址单元中的每个地址单元对应写入第一目标数据。
数据读取单元,用于对每个地址单元写入的对应的第一目标数据进行读取,以获得从每个地址单元对应读取的第二目标数据。
数据比较单元,用于针对每个地址单元,判断对目标地址单元写入的对应的第一目标数据与从该目标地址单元对应读取的第二目标数据是否相同。
确定出错单元,用于在对目标地址单元写入的对应的第一目标数据与从该目标地址单元对应读取的第二目标数据不相同时,确定所述目标RAM出错。
进一步地,所述测试模块210还包括:
编号记录单元,用于记录所述目标RAN在所述系统中的编号。
进一步地,所述系统还包括N个备份RAM,N为大于等于1的正整数,所述测试模块210还包括:
出错判断单元,用于对所述N个备份RAM进行出错判断,在判断M个备份RAM出错时,则确定可对出错的所述目标RAN进行良率补救,M为大于等于1小于N的正整数。
进一步地,所述出错判断单元包括:
数据写入单元,用于针对每个备份RAM,对目标备份RAM的多个地址单元中的每个地址单元对应写入第三目标数据。
数据读取单元,用于对每个地址单元写入的对应的第三目标数据进行读取,以获得从每个地址单元对应读取的第四目标数据。
数据比较单元,用于针对每个地址单元,判断对目标地址单元写入的对应的第三目标数据与从该目标地址单元对应读取的第四目标数据是否相同。
出错确定单元,用于在对目标地址单元写入的对应的第三目标数据与从该目标地址单元对应读取的第四目标数据不相同时,则确定所述目标备份RAM出错。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的装置的具体工作过程,可以参考前述方法中的对应过程,在此不再过多赘述。
综上所述,本发明实施例提供一种RAM良率补救方法及装置,该方法首先通过对系统中多个随机存储器RAM进行测试,以获得出错的目标RAM,然后将预先对出错的所述目标RAM进行读写操作映射到没有出错的备份RAM的读写总线上,以对所述备份RAM进行读写操作,该方法对出错的RAM进行良率补救的方式简单,同时删除因RAM测试及存储RAM出错位置而加入的较大规模的电路,简化系统中的电路设计,降低了设计成本。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置和方法,也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,附图中的流程图和框图显示了根据本发明的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分,所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在有些作为替换的实现方式中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
另外,在本发明各个实施例中的各功能模块可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或两个以上模块集成形成一个独立的部分。
所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应所述以权利要求的保护范围为准。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (10)
1.一种RAM良率补救方法,其特征在于,所述方法包括:
对系统中多个随机存储器RAM进行测试,以获得出错的目标RAM;
将预先对出错的所述目标RAM进行读写操作映射到没有出错的备份RAM的读写总线上,以对所述备份RAM进行读写操作。
2.根据权利要求1所述的方法,其特征在于,对系统中多个随机存储器RAM进行测试,以获得出错的目标RAM,包括:
对系统中多个随机存储器RAM中的目标RAM的多个地址单元中的每个地址单元对应写入第一目标数据;
对每个地址单元写入的对应的第一目标数据进行读取,以获得从每个地址单元对应读取的第二目标数据;
针对每个地址单元,判断对目标地址单元写入的对应的第一目标数据与从该目标地址单元对应读取的第二目标数据是否相同;
在为否时,则确定所述目标RAM出错。
3.根据权利要求2所述的方法,其特征在于,确定所述目标RAM出错之后,所述方法还包括:
记录所述目标RAN在所述系统中的编号。
4.根据权利要求3所述的方法,其特征在于,所述系统还包括N个备份RAM,N为大于等于1的正整数,确定所述目标RAM出错之后,所述方法还包括:
对所述N个备份RAM进行出错判断;
在判断M个备份RAM出错时,则确定可对出错的所述目标RAN进行良率补救,M为大于等于1小于N的正整数。
5.根据权利要求4所述的方法,其特征在于,对所述N个备份RAM进行出错判断,包括:
针对每个备份RAM,对目标备份RAM的多个地址单元中的每个地址单元对应写入第三目标数据;
对每个地址单元写入的对应的第三目标数据进行读取,以获得从每个地址单元对应读取的第四目标数据;
针对每个地址单元,判断对目标地址单元写入的对应的第三目标数据与从该目标地址单元对应读取的第四目标数据是否相同;
在为否时,则确定所述目标备份RAM出错。
6.一种RAM良率补救装置,其特征在于,所述装置包括:
测试模块,用于对系统中多个随机存储器RAM进行测试,以获得出错的目标RAM;
良率补救模块,用于将预先对出错的所述目标RAM进行读写操作映射到没有出错的备份RAM的读写总线上,以对所述备份RAM进行读写操作。
7.根据权利要求6所述的装置,其特征在于,所述测试模块包括:
数据写入单元,用于对系统中多个随机存储器RAM中的目标RAM的多个地址单元中的每个地址单元对应写入第一目标数据;
数据读取单元,用于对每个地址单元写入的对应的第一目标数据进行读取,以获得从每个地址单元对应读取的第二目标数据;
数据比较单元,用于针对每个地址单元,判断对目标地址单元写入的对应的第一目标数据与从该目标地址单元对应读取的第二目标数据是否相同;
确定出错单元,用于在对目标地址单元写入的对应的第一目标数据与从该目标地址单元对应读取的第二目标数据不相同时,确定所述目标RAM出错。
8.根据权利要求7所述的装置,其特征在于,所述测试模块还包括:
编号记录单元,用于记录所述目标RAN在所述系统中的编号。
9.根据权利要求8所述的装置,其特征在于,所述系统还包括N个备份RAM,N为大于等于1的正整数,所述测试模块还包括:
出错判断单元,用于对所述N个备份RAM进行出错判断,在判断M个备份RAM出错时,则确定可对出错的所述目标RAN进行良率补救,M为大于等于1小于N的正整数。
10.根据权利要求9所述的装置,其特征在于,所述出错判断单元包括:
数据写入单元,用于针对每个备份RAM,对目标备份RAM的多个地址单元中的每个地址单元对应写入第三目标数据;
数据读取单元,用于对每个地址单元写入的对应的第三目标数据进行读取,以获得从每个地址单元对应读取的第四目标数据;
数据比较单元,用于针对每个地址单元,判断对目标地址单元写入的对应的第三目标数据与从该目标地址单元对应读取的第四目标数据是否相同;
出错确定单元,用于在对目标地址单元写入的对应的第三目标数据与从该目标地址单元对应读取的第四目标数据不相同时,则确定所述目标备份RAM出错。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810127735.9A CN108231134B (zh) | 2018-02-08 | 2018-02-08 | Ram良率补救方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810127735.9A CN108231134B (zh) | 2018-02-08 | 2018-02-08 | Ram良率补救方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108231134A true CN108231134A (zh) | 2018-06-29 |
CN108231134B CN108231134B (zh) | 2021-06-25 |
Family
ID=62671046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810127735.9A Active CN108231134B (zh) | 2018-02-08 | 2018-02-08 | Ram良率补救方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108231134B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115631782A (zh) * | 2022-12-19 | 2023-01-20 | 合肥康芯威存储技术有限公司 | 一种存储装置及其数据检测方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0195839A1 (en) * | 1985-03-29 | 1986-10-01 | Ibm Deutschland Gmbh | Stability testing of semiconductor memories |
CN102467423A (zh) * | 2010-11-18 | 2012-05-23 | 英业达股份有限公司 | 备份存储器数据的方法 |
CN102592680A (zh) * | 2011-01-12 | 2012-07-18 | 北京兆易创新科技有限公司 | 一种存储芯片的修复装置和方法 |
CN103092728A (zh) * | 2013-01-22 | 2013-05-08 | 清华大学 | 一种非易失性内存的磨损错误恢复方法和装置 |
CN103631721A (zh) * | 2012-08-23 | 2014-03-12 | 华为技术有限公司 | 一种隔离内存中坏块的方法及系统 |
CN104091617A (zh) * | 2014-06-17 | 2014-10-08 | 深圳市江波龙电子有限公司 | 一种闪存存储设备检测的方法及装置 |
CN105047229A (zh) * | 2015-08-03 | 2015-11-11 | 西安华芯半导体有限公司 | 一种用于rram的存储单元片内自测电路及方法 |
-
2018
- 2018-02-08 CN CN201810127735.9A patent/CN108231134B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0195839A1 (en) * | 1985-03-29 | 1986-10-01 | Ibm Deutschland Gmbh | Stability testing of semiconductor memories |
CN102467423A (zh) * | 2010-11-18 | 2012-05-23 | 英业达股份有限公司 | 备份存储器数据的方法 |
CN102592680A (zh) * | 2011-01-12 | 2012-07-18 | 北京兆易创新科技有限公司 | 一种存储芯片的修复装置和方法 |
CN103631721A (zh) * | 2012-08-23 | 2014-03-12 | 华为技术有限公司 | 一种隔离内存中坏块的方法及系统 |
CN103092728A (zh) * | 2013-01-22 | 2013-05-08 | 清华大学 | 一种非易失性内存的磨损错误恢复方法和装置 |
CN104091617A (zh) * | 2014-06-17 | 2014-10-08 | 深圳市江波龙电子有限公司 | 一种闪存存储设备检测的方法及装置 |
CN105047229A (zh) * | 2015-08-03 | 2015-11-11 | 西安华芯半导体有限公司 | 一种用于rram的存储单元片内自测电路及方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115631782A (zh) * | 2022-12-19 | 2023-01-20 | 合肥康芯威存储技术有限公司 | 一种存储装置及其数据检测方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108231134B (zh) | 2021-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100458693C (zh) | 基于bios读写内存spd的计算机系统信息保存和读取方法 | |
CN101599305B (zh) | 具有数据修复功能的储存系统及其数据修复方法 | |
CN106294229A (zh) | 串行接口存储器中的同时读取与写入存储器操作 | |
US9881682B1 (en) | Fine grained data retention monitoring in solid state drives | |
US9552287B2 (en) | Data management method, memory controller and embedded memory storage apparatus using the same | |
US11984181B2 (en) | Systems and methods for evaluating integrity of adjacent sub blocks of data storage apparatuses | |
CN105573676B (zh) | 一种存储系统中验证数据一致性的方法 | |
CN112000536A (zh) | 一种内存检测方法、系统及相关设备 | |
US10768852B2 (en) | Batch automatic test method for solid state disks and batch automatic test device for solid state disks | |
US6625728B1 (en) | Method and apparatus for locating and displaying a defective component in a data processing system during a system startup using location and progress codes associated with the component | |
CN108231134A (zh) | Ram良率补救方法及装置 | |
US7000159B2 (en) | System and method for testing memory | |
CN113409878A (zh) | 闪存错误信息检测方法、替换方法、装置、设备及存储介质 | |
US20030051193A1 (en) | Computer system with improved error detection | |
CN108665941A (zh) | 基于nand闪存的列修复方法、装置和nand存储设备 | |
CN109582513B (zh) | 一种基于通用服务器的jbod测试方法及系统 | |
US6560733B1 (en) | Soft error detection for digital signal processors | |
TWI502350B (zh) | 快閃記憶體的存取裝置及方法 | |
US10922023B2 (en) | Method for accessing code SRAM and electronic device | |
CN100386739C (zh) | 计算机内存检测方法 | |
US8626992B2 (en) | Storage device with identification information | |
CN107168650A (zh) | 一种对bios的存储器中的数据的处理方法及装置 | |
CN107680632A (zh) | 一种固态硬盘的寿命测试方法及装置 | |
CN111949198A (zh) | 一种坏块管理方法、装置和存储设备 | |
CN114267402B (zh) | 闪存的坏存储单元测试方法、装置、设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |