CN108227828A - 一种序列信号发生器及序列信号产生方法 - Google Patents

一种序列信号发生器及序列信号产生方法 Download PDF

Info

Publication number
CN108227828A
CN108227828A CN201810140567.7A CN201810140567A CN108227828A CN 108227828 A CN108227828 A CN 108227828A CN 201810140567 A CN201810140567 A CN 201810140567A CN 108227828 A CN108227828 A CN 108227828A
Authority
CN
China
Prior art keywords
level
delay
wave train
wave
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810140567.7A
Other languages
English (en)
Other versions
CN108227828B (zh
Inventor
秦熙
张闻哲
王淋
仝煜
荣星
杜江峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology of China USTC
Original Assignee
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC filed Critical University of Science and Technology of China USTC
Priority to CN201810140567.7A priority Critical patent/CN108227828B/zh
Publication of CN108227828A publication Critical patent/CN108227828A/zh
Application granted granted Critical
Publication of CN108227828B publication Critical patent/CN108227828B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02Digital function generators
    • G06F1/022Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供了一种序列信号发生器及序列信号产生方法,通信模块接收上位机发送的波形播放指令。波形播放模块根据波形播放指令获得波形数据,其中,波形数据包括原始方波序列数据和目标方波序列数据,且目标方波序列数据包括一级延时参数和二级延时参数。根据原始方波序列数据获得原始方波序列信号;延时模块根据一级延时参数对原始方波序列信号进行一级延时处理得到中间方波序列信号;然后,延时模块根据二级延时参数对中间方波序列信号进行二级延时处理得到目标方波序列信号。使用延时时长较大的一级延时单元,减少了二级延时单元的使用数量从而使得所使用的延时链落在非线性较好的部分。因此,提高了产生方波序列信号的时间精度。

Description

一种序列信号发生器及序列信号产生方法
技术领域
本申请涉及脉冲信号技术领域,更具体的说是涉及一种序列信号发生器及序列信号产生方法。
背景技术
序列信号是把一组二进制数码0、1按一定规则排列的串行信号,可以作为同步信号、地址码、数据、控制信号等。序列发生器就是产生一系列特定的方波序列信号的仪器。
近年来,随着电子科学技术以及相关研究领域的快速发展,序列信号发生器在航空航天、通讯、自动化控制、电子精密仪器、基础物理,甚至医学生物等前沿科研领域得到了广泛的应用。高精度方波序列信号可以用作高精度时序控制,也可以作为高稳定度的激励信号。高精度方波序列信号不仅能够应用于超声波、雷达、医学成像、激光控制、通信等领域,还广泛应用于量子计算、量子通讯、量子精密测量等前沿科学领域中。
其中,相关技术的一种序列信号发生器采用高速时钟法实现,利用高速时钟信号作为方波序列信号的参考基准,即在高速时钟信号的上升沿或下降沿改变方波通道的输出电平,生成方波序列信号。高速时钟法产生序列方波信号的时间精度受限于工作时钟频率。对于工作频率是GHz量级的时钟频率等效于纳秒级的时间精度,而在此基础上进一步提升工作频率非常困难,因此,高速时钟法生成方波序列信号不适合更高精度序列场合的应用。
随着科学的不断发展,技术的不断进步,以及实验方法的不断推进,对序列信号发生器的时间精度要求越来越高,因此,亟需一种时间精度更高的序列信号发生器。
发明内容
有鉴于此,本申请提供一种序列信号发生器,以产生时间精度更高的序列信号。
为实现上述目的,本申请提供如下技术方案:
第一方面,本申请提供一种序列信号发生器,包括:通信模块、波形播放模块、波形数据存储模块和延时模块,所述延时模块包括至少一个一级延时单元和至少一个二级延时单元,且所述一级延时单元的延时时长大于所述二级延时单元的延时时长,所述一级延时单元和所述二级延时单元的延时时长均小于系统时钟周期;
所述通信模块,用于接收上位机发送的指令并传输至所述波形播放模块;
所述波形播放模块,用于当确定所述指令为波形播放指令时,根据所述指令从所述波形数据存储模块中读取波形数据,所述波形数据包括原始方波序列数据和目标方波序列数据;以及,根据所述原始方波序列数据产生原始方波序列信号,并将所述原始方波序列信号和所述目标方波序列数据传输至所述延时模块,所述目标方波序列数据包括一级延时参数和二级延时参数;
所述延时模块,用于根据所述一级延时参数由所述至少一个一级延时单元对所述原始方波序列信号进行一级延时处理,得到中间方波序列信号,并根据所述二级延时参数由所述至少一个二级延时单元对所述中间方波序列信号进行二级延时处理,得到目标方波序列信号,并输出所述目标方波序列信号。
可选地,所述延时模块还包括第一多路选择控制器和第二多路选择控制器;
所述至少一个一级延时单元,用于对所述原始方波序列信号进行一级延时处理;
所述第一多路选择控制器,用于根据所述一级延时参数确定所述原始方波序列信号在所述至少一个一级延时单元中的输出节点,并在所述输出节点得到所述中间方波序列信号;
所述至少一个二级延时单元,用于对所述中间方波序列信号进行二级延时处理;
所述第二多路选择控制器,用于根据所述二级延时参数确定所述中间方波序列信号在所述至少一个二级延时单元中的输出节点,并在所述输出节点得到所述目标方波序列信号。
可选地,所述一级延时参数包括上升沿一级延时级数和下降沿一级延时级数,所述二级延时参数包括上升沿二级延时级数和下降沿二级延时级数;
所述第一多路选择控制器,用于根据所述上升沿一级延时级数确定所述原始方波序列信号的上升沿在所述至少一个一级延时单元中的第一输出节点,以及,根据所述下降沿一级延时级数确定所述原始方波序列信号的下降沿在所述至少一个一级延时单元中的第二输出节点,所述原始方波序列信号经过所述至少一个一级延时单元的所述第一输出节点或所述第二输出节点后,得到所述中间方波序列信号;
所述第二多路选择控制器,用于根据所述上升沿二级延时级数确定所述中间方波序列信号的上升沿在所述至少一个一级延时单元中的第三输出节点,以及,根据所述下降沿二级延时级数确定所述中间方波序列信号的下降沿在所述至少一个二级延时单元中的第四输出节点,所述中间方波序列信号经过所述至少一个二级延时单元的所述第三输出节点或所述第四输出节点后,得到所述目标方波序列信号。
可选地,所述波形数据存储模块中还存储有与所述波形数据相对应的波形数据修正值,所述波形数据修正值对应的方波序列信号与所述波形数据对应的目标方波序列信号之间偏差最小,所述波形数据修正值包括原始方波序列数据修正值和目标方波序列数据修正值;
所述波形播放模块,还用于根据所述波形数据从所述波形存储模块中查找对应的所述波形数据修正值,根据所述原始方波序列数据修正值产生所述原始方波序列信号,并将所述原始方波序列信号及所述目标方波序列数据修正值传输至所述延时模块,所述目标方波序列数据修正值包括一级延时参数修正值和二级延时参数修正值;
所述延时模块,还用于通过所述一级延时单元根据所述一级延时参数修正值对所述原始方波序列信号进行一级延时处理,得到所述中间方波序列信号,并根据所述二级延时参数修正值对所述中间方波序列信号进行二级延时处理,得到所述目标方波序列信号,并输出所述目标方波序列信号。
可选地,所述原始方波序列数据包括高电平保持时间和低电平保持时间,所述高电平保持时间是以所述系统时钟周期为单位的高电平持续周期数,所述低电平保持时间是以所述系统时钟周期为单位的低电平持续周期数;
所述波形播放模块根据所述原始方波序列数据产生原始方波序列信号时,具体用于:
产生高电平信号,直到高电平信号的保持时间达到所述高电平保持时间;将所述高电平信号转换为低电平信号,保持所述低电平信号直到所述低电平信号的保持时间达到所述低电平保持时间。
可选地,所述波形播放模块,还用于当所述指令为波形存储指令时,将通过所述通信模块接收到的波形数据存储到所述波形数据存储模块中。
第二方面,本申请还提供了一种序列信号产生方法,包括:
获取目标播放波形信息;
根据所述目标播放波形信息以及序列信号发生器的系统参数,获得对应的目标波形数据,所述目标波形数据包括原始方波序列数据和目标方波序列数据,所述系统参数包括系统时钟周期、一级延时单元的延时时长和二级延时单元的延时时长,其中,所述一级延时单元的延时时长大于所述二级延时单元的延时时长,所述一级延时单元和所述二级延时单元的延时时长均小于系统时钟周期;
将所述目标波形数据发送至所述序列信号发生器进行存储;
向所述序列信号发生器发送波形播放指令,以使所述序列信号发生器根据所述波形播放指令获得所述目标波形数据,并根据所述原始方波序列数据产生原始方波序列信号,根据所述目标方波序列数据中的一级延时参数对所述原始方波序列信号进行一级延时处理,得到中间方波序列信号,以及,根据所述目标方波序列数据中的二级延时参数对所述中间方波序列信号进行二级延时处理,得到目标方波序列信号。
可选地,所述根据所述目标播放波形信息以及序列信号发生器的系统参数,获得对应的目标波形数据,包括:
根据所述目标方波波形信息以及所述系统参数,计算得到所述原始方波序列数据、所述一级延时参数和二级延时初始参数;
判断所述二级延时初始参数在优选参数范围内,所述优选参数范围是所述序列信号发生器中由二级延时单元构成的延时链的偏差小于预设阈值的范围;
当所述二级延时初始参数小于所述优选参数范围的最小值时,将所述二级延时初始参数增加指定延时,得到所述二级延时参数,以使所述目标波形数据中的全部所述二级延时参数在所述优选参数范围内。
可选地,所述方法还包括:
查找波形数据标定对照表,获得与所述目标波形数据相对应的波形数据修正值,并将所述波形数据修正值作为最终的目标波形数据。
第三方面,本申请还提供了另一种序列信号产生方法,包括:
接收上位机发送的指令;
当确定所述指令是波形播放指令时,根据所述指令获得波形数据,所述波形数据包括原始方波序列数据和目标方波序列数据,所述目标方波序列数据包括一级延时参数和二级延时参数;
根据所述原始方波序列数据产生原始方波序列信号;
根据所述一级延时参数对所述原始方波序列信号进行一级延时处理,得到中间方波序列信号;
根据所述二级延时参数对所述中间方波序列信号进行二级延时处理,得到目标方波序列信号。
本申请提供的序列信号发生器,包括通信模块、波形播放模块、波形数据存储模块和延时模块。延时模块包括至少一个一级延时单元和至少一个二级延时单元。通信模块接收上位机发送的波形播放指令并发送给波形播放模块。波形播放模块解析波形播放指令获得波形数据的存储地址,并根据该存储地址从波形数据存储模块中读取原始方波序列数据和目标方波序列数据。根据该原始方波序列数据获得原始方波序列信号,并将原始方波序列信号和目标方波序列数据传输至延时模块。延时模块根据目标方波序列数据中的一级延时参数由一级延时单元对原始方波序列信号进行一级延时处理得到中间方波序列信号;然后,延时模块继续根据目标方波序列数据中的二级延时参数由二级延时单元对中间方波序列信号进行二级延时处理得到目标方波序列信号。由于现有制作工艺限制二级延时单元的真实延时时长与额定延时时长存在一定的偏差,对于一条由多个二级延时单元组成的延时链,这种偏差导致延时链具有一定非线性,一条延时链通常具有非线性较小的部分和非线性较大的部分,而且,通常延时链越长非线性越不容易控制。该序列信号发生器,使用了延时时长较大的一级延时单元,使得二级延时单元的使用数量减少,即减小了由二级延时单元构成的延时链的长度,使得所使用的延时链落在非线性较好的部分。从而,消除了延时链上非线性较大的部分对方波序列信号的时间精度的影响,因此,提高了产生方波序列信号的时间精度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1是本申请实施例一种序列信号发生器的结构框图;
图2是本申请实施例一种产生目标方波序列信号过程中各个阶段的方波序列信号示意图;
图3是本申请实施例一种延时模块的结构框图;
图4是本申请实施例一种序列信号产生方法的流程图;
图5是本申请实施例另一种序列信号产生方法的流程图。
具体实施方式
本申请实施例提供的序列信号发生器,利用单级延时时长不同的一级延时单元和二级延时单元依次对原始序列信号进行延时得到目标方波序列信号。通过使用合适数量的一级延时单元,实现始终使用由二级延时单元构成的延时链的非线性较小的部分,即,消除了延时链上非线性较大的部分对方波序列信号的时间精度的影响。从而提高了方波序列信号的时间精确度。
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
请参见图1,示出了本申请实施例一种序列信号发生器的结构框图,如图1所示,该序列信号发生器包括通信模块110、波形播放模块120、波形数据存储模块130、延时模块140和时钟管理模块150。
时钟管理模块150用于向整个系统分配时钟,使整个系统的工作时钟同步。该模块可以连接外部高稳定度时钟源作为参考。
通信模块110是上位机与该序列信号发生器之间的通信桥梁,建立上位机与波形播放模块之间的数据联系。当通信模块110接收到上位机100发送的指令后传输至波形播放模块120。
该通信模块110传输的内容可以包括:对序列信号发生器的控制指令和配置指令,以及,波形数据。
波形播放模块120,用于控制整个系统的数据和运行状态;该波形播放模块120通过通信模块接收上位机发送的指令,并进行相应的动作。
波形数据存储模块130,用于存储上位机发送的波形数据,其中,波形数据包括原始方波序列数据和目标方波序列数据。
当波形播放模块120确定接收到的指令为波形播放指令时,解析该指令获得波形数据的存储地址。根据该存储地址从波形数据存储模块130中读取波形数据,其中,该波形数据包括原始方波序列数据和目标方波序列数据;然后,根据该原始方波序列数据产生原始方波序列信号,并将原始方波序列信号和目标方波序列数据传输至延时模块140。
目标方波序列数据包括一级延时参数和二级延时参数,一级延时参数用于确定参与延时的一级延时单元的级数,二级延时参数用于确定参与延时的二级延时单元的级数。
在本申请的一个实施例中,一个波形数据通常包括一组高电平数据和一组低电平数据;高电平数据包括高电平保持时间、上升沿一级延时级数及上升沿二级延时级数;低电平数据包括低电平保持时间、下降沿一级延时级数及下降沿二级延时级数。
其中,高电平保持时间和低电平保持时间为原始方波序列数据。目标方波序列数据中的一级延时参数包括上升沿一级延时级数和下降沿一级延时级数;二级延时参数包括上升沿二级延时级数和下降沿二级延时级数。
高电平保持时间和低电平保持时间是以系统时钟周期T为单位,保持高电平或低电平的时钟周期个数,分别记为NH和NL。波形播放模块120可以根据系统时钟周期,以及,NH和NL产生原始方波序列信号。
上升沿一级延时级数NL1和下降沿一级延时级数NH1分别为原始方波序列信号的上升沿信号和下降沿信号经过的一级延时单元的个数。
上升沿二级延时级数NL2和下降沿二级延时级数NH2为中间方波序列信号的上升沿信号和下降沿信号经过二级延时单元的个数。
在本申请的另一个实施例中,当波形播放模块120确定接收到的指令是波形存储指令时,将通过通信模块110接收到上位机100发送的波形数据存储到波形播放模块120中。
延时模块140包括至少一个一级延时单元和至少一个二级延时单元,且一级延时单元的延时时长大于二级延时单元的延时时长,二级延时单元的延时时长小于系统时钟周期。
如果一个一级延时单元的延时时长是t1,一个二级延时单元的延时时长是t2,系统时钟周期是T,则t2<t1<T。
一级延时单元根据一级延时参数对原始方波序列信号进行一级延时处理,得到中间方波序列信号并传输至二级延时单元。二级延时单元根据二级延时参数对该中间方波序列信号进行二级延时处理,得到目标方波序列信号并输出。
下面结合图2说明产生目标方波序列信号的过程:
原始序列信号的产生过程如下:波形播放模块120通过记录保持高电平或低电平的时钟周期个数,并在系统时钟边沿转换电平信号。例如,输出高电平信号,且保持高电平的时钟周期个数达到NH时,在系统时钟边沿切换为输出低电平信号,即,高电平保持时间是NH×T。当保持低电平的时钟周期个数达到NL时,在系统时钟边沿切换为输出高电平信号,即,低电平保持时间是NL×T。可以读取新的波形数据,并依次重复上述过程,最终得到原始序列信号。
中间方波序列信号的产生过程如下:中间方波序列信号由原始序列信号经过多个一级延时单元进行延时后产生。如果一个一级延时单元的延时时长是t1,原始方波序列信号的下降沿经过NH1个一级延时单元,则下降沿信号的延时是NH1×t1;原始序列信号的上升沿经过NL1个一级延时单元,则上升沿信号的延时是NL1×t1。
目标方波序列信号的产生过程如下:目标方波序列信号由中间方波序列信号经过多个二级延时单元进行延时后产生。如果一个二级延时单元的延时时长是t2,中间方波序列信号的下降沿经过NH2个二级延时单元,则下降沿信号的延时是NH2×t2;中间方波序列信号的上升沿经过NL2个二级延时单元,则上升沿的延时是NL2×t2。
在本申请的一个实施例中,波形数据存储模块中存储的波形数据由上位机根据要输出的目标方波序列信号的参数计算得到,并存储到波形数据存储模块中。
下面以输出得到目标方波序列信号中一个高电平信号(或一个低电平信号)的过程为例进行说明:
可以根据目标方波序列信号高电平保持时间(或低电平保持时间)、系统时钟周期T、一级延时单元的延时时长,以及,二级延时单元的延时时长计算得到原始方波序列信号的高电平保持时间和低电平保持时间N、上升沿(或下降沿)经过一级延时单元的级数N1、上升沿(或下降沿)经过二级延时单元的级数N2,并将这三个数据作为波形数据存储到波形数据存储模块中。
序列信号发生器根据波形数据生成的目标方波序列信号的边沿在时间轴上的位置t0取决于系统时钟周期T、保持高电平(或低电平)的时间N、上升沿(或下降沿)经过一级延时单元的级数N1,以及,上升沿(或下降沿)经过二级延时单元的级数N2,则t0可以利用如下公式1表示:
t0=N×T+N1×t1+N2×t2 (公式1)
公式1中,t1为一个一级延时单元的延时时长,t2为一个二级延时单元的延时时长,T为系统时钟周期,而且,t2<t1<T。
目前的制作工艺有限,延时单元可能存在一定的偏差,即延时单元的真实延时与其额定延时之间存在一定的偏差。而且,单位延时较小的延时单元的偏差很难控制。对于一条由多个二级延时单元构成的延时链而言,这种偏差会导致延时链具有一定的非线性,这种偏差越大,该延时链的非线性也越大。
一条延时链通常都有非线性较小的部分和非线性较大的部分,而且,延时链的长度越长,其非线性越难控制。可以统计由二级延时单元构成的延时链中每一级二级延时单元的真实延时,确定出该延时链中非线性较小的部分。然后,使用一级延时单元来代替部分二级延时单元,从而减少使用的二级延时单元的使用数量,即减小了由二级延时单元构成的延时链的长度,使得使用的延时链落在非线性较好的部分。从而,消除了延时链的非线性较大的部分对方波序列信号的时间精度的影响,因此,提高了方波序列信号的时间精度。
使用一级延时单元仅能缩短延时链的长度,能够避免使用延时链中位置偏后的非线性不好部分。如果延时链中非线性较好的部分位于延时链中间位置,而使用到的延时链长度落在非线性较好部分的前面,则统一调整所有要播放的波形数据中的二级延时参数,即,调整由二级延时单元构成的延时链的长度,使得最终使用的延时链落在非线性较好的部分。
假设延时链中非线性较小的部分为前m+1级到前m+q级。此时,上位机可以在计算出的产生目标方波序列信号需要使用的二级延时单元的级数N2的基础上增加一个固定延时X*t2,使得目标方波序列信号中所有N2都满足m+1≤N2+X≤m+q。然后,将公式1中的N2调整为N2+X。N、N1和N2+X即上位机最后计算出的二级延时单元的级数。
例如,上位机计算出公式1中的N2=2,而m=3,q=7,即二级延时单元构成的延时链中非线性较小的部分是前4级到前10级,假设2≤X≤8时目标方波序列信号中所有N2都能保证4≤N2+X≤10。例如,取X=4,则N2+X=6,将计算出的N2调整为6作为最终的N2。
每一组高电平和低电平都增加固定延时,使得上升沿和下降沿均向后延迟一固定延时,而高电平时间和低电平时间并没有改变,因此,相当于移动了波形的开始时间,不会影响方波序列信号的波形。因此,通过调整使用的二级延时单元的级数,实现始终使用非线性较小部分的二级延时单元,消除了由二级延时单元构成的延时链中非线性较大部分对目标方波序列信号的影响从而提高了目标方波序列信号的时间精度。
本实施例提供的序列信号发生器,利用单级延时时长不同的一级延时单元和二级延时单元依次对原始序列信号进行延时处理得到目标方波序列信号。通过调整使用的一级延时单元的数量,实现始终使用二级延时单元构成的延时链上非线性较小的部分,即,消除了该延时链上非线性较大的部分对方波序列信号的时间精度的影响,因此,提高了产生方波序列信号的时间精度。
请参见图3,示出了本申请实施例一种延时模块的结构框图,如图3所示,延时模块包括第一多路选择控制器141、若干个一级延时单元142、第二多路选择控制器143和若干个二级延时单元144。
一级延时单元142,用于对接收到的原始序列信号进行一级延时处理。每一个一级延时单元的延时时长是t1。
第一多路选择控制器141,用于根据一级延时参数确定原始方波序列信号在一级延时单元中的输出节点,并根据该输出节点输出的信号得到中间方波序列信号。
如图3所示,第一多路选择控制器141包括一个选择端、两个输入端和一个输出端。其中,一个输入端输入一级延时参数,另一个输入端输入使能信号;当使能信号有效时,一级延时参数才能被加载入第一多路选择控制器141中。第一多路选择控制器141用于根据一级延时参数确定选择端所连接的一级延时单元,并最终在输出端输出经过一级延时单元延时得到的中间方波序列信号。
其中,一级延时参数包括下降沿一级延时级数NH1和上升沿一级延时级数NL1。第一多路选择控制器141根据NL1确定原始方波序列信号的上升沿在多个二级延时单元的输出位置,即第一输出节点;同时,根据NH1确定原始方波序列信号的下降沿在多个一级延时单元中的输出位置,即第二输出节点,同时,原始信号经过一级延时单元的第一输出节点或第二输出节点后,得到中间方波序列信号,并由第一多路选择控制器141的输出端输出。
二级延时单元144,用于对第一多路选择控制器141输出的中间方波序列信号进行二级延时处理。
每一个二级延时单元的延时时长是t2。其中,t2<t1<T,T为系统时钟周期。
第二多路选择控制器143,用于根据二级延时参数确定中间方波序列信号在二级延时单元中的输出节点,并在该输出节点得到目标方波序列信号。
第二多路选择控制器143包括一个选择端、一个数据输入端和一个使能端,当使能端输入的使能信号有效时,数据输入端的二级延时参数才能被加载入第二多路选择控制器143中。第二多路选择控制器143根据二级延时参数确定选择端所连接的二级延时单元。第二多路选择控制器143的输出端输出经过二级延时单元延时得到的目标方波序列信号。
其中,二级延时参数包括上升沿二级延时级数和下降沿二级延时级数,第二多路选择控制器143根据上升沿二级延时级数确定中间方波序列信号的上升沿在多个二级延时单元中的输出位置,即,第三输出节点;同时,第二多路选择控制器143根据下降沿二级延时级数确定中间方波序列信号的下降沿在多个二级延时单元中的输出位置,即,第四输出节点。中间方波序列信号经过二级延时单元的第三输出节点或第四输出节点后,得到目标方波序列信号,并由第二多路选择控制器143的输出端输出。
本实施例提供的序列信号发生器,利用两个多路选择控制器分别控制一级延时单元和二级延时单元的数量,实现一级延时处理和二级延时处理的精确控制,最终产生时间精度更高的方波序列信号。而且,该序列信号发生器只需要在每一个方波序列信号的上升沿和下降沿到来前对延时模块进行配置就能够实现对方波序列信号脉冲宽度的精确调节,因此,死时间仅为数个时钟周期,在高速时钟下,该时间仅为纳秒量级。死时间是指方波序列信号中脉冲宽度不能发生变化的时间。死时间越短则方波序列信号的最小脉冲宽度可以越小。
在本申请的另一个实施例中,为了进一步提高序列信号发生器的时间精度,对于一个已知的目标方波序列信号,对每一组可能存在的波形数据(例如,N、N1和N2)与对应的真正延时进行标定,找到与需要播放的目标方波序列信号之间误差最小的一组波形数据(例如,N′、N1′和N2′),并将误差最小的一组波形数据作为波形数据修正值,以使波形播放模块读取该波形数据修正值,并根据该波形数据修正值产生相应的目标方波序列信号。
公式1是在没考虑一级延时单元的非线性情况下得到的目标方波序列信号的边沿在时间轴上的位置t0的计算公式。当同时考虑到一级延时单元和二级延时单元的非线性,将落在二级延时单元线性部分之外的信号折叠到线性部分之内,这一过程可以利用公式2表示:
t0=N×T+(N1-i)t1+(N2+i×q)×t2 (公式2)
其中,t2<t1<T,0≤i≤N1;假设t1=q×t2,且q为正整数。
由于一级延时单元和二级延时单元均存在偏差,在公式2中t0的不同组合中,将会得到不同的实际延时结果,这些实际延时结果会分布在理想时间t00附近,这些实际延时结果之间的时间间隔可能小于一个二级延时单元的延时时长,即t2,最终实现小于t2的序列信号时间控制精度。
而且,通过调整i值,总能找到一组值使得所有波形数据都满足m+1≤N2+i×q≤m+q,同时,实际时间t0与理想时间t00之间的偏差最小。此时,只需将N1调整为N1-i,将N2调整为N2+i×q。将N、N1-i、N2+i×q作为修正值,使序列信号发生器按照N、N1-i、N2+i×q产生目标方波序列信号。
在本申请的一个实施例中,为每一组波形数据(例如,N、N1、N2)进行标定找到一组波形数据修正值(例如,N、N1-i、N2+i×q),并将波形数据与波形数据修正值对应存储。当根据用户需要输出的方波序列信号获得一组波形数据(例如,N、N1、N2)之后,可以利用N、N1、N2作为搜索关键字,搜索得到对应的修正值N、N1-i、N2+i×q,并最终根据修正值产生最终的方波序列信号。从而,进一步提高了序列信号发生器产生方波序列信号的时间精度。
相应于上述的序列信号发生器实施例,本申请还提供了序列信号产生方法实施例。
请参见图4,示出了本申请实施例一种序列信号产生方法的流程图,该方法应用于上位机中。本实施例中,上位机根据用户需要发送的序列信号信息以及序列信号发生器的系统参数,计算得到目标波形数据,并发送至序列信号发生器。
如图4所示,该方法可以包括以下步骤:
S110,获取目标播放波形信息。
目标播放波形信息是用户想要播放的目标序列信号波形,该目标播放波形信息包括至少一组波形数据,每一组波形数据所对应的波形不同。例如,一组波形数据可以包括高电平数据和低电平数据。
S120,根据目标播放波形信息以及序列信号发生器的系统参数,获得对应的目标波形数据。
目标波形数据包括原始方波序列数据和目标方波序列数据。
序列信号发生器的系统参数包括系统时钟周期、一级延时单元的延时时长和二级延时单元的延时时长,其中,所述一级延时单元的延时时长大于所述二级延时单元的延时时长,所述一级延时单元和所述二级延时单元的延时时长均小于系统时钟周期。
下面结合一简单的例子对获得目标方波序列数据的过程进行介绍:例如,目标播放波形信息包括一个高电平时间和一个低电平保持时间,利用高电平保持时间除以系统时钟周期,得到的商就是原始方波序列数据中的高电平保持时间;如果整除系统时钟周期后有第一余数,则利用该第一余数整除一级延时单元的延时时长,得到的商为一级延时参数;如果整除一级延时单元的延时时长后,存在第二余数,则将该第二余数整除二级延时单元的延时时长,得到的商即二级延时参数。
同理,利用上述过程可以计算得到低电平的相关的原始方波序列数据、一级延时参数和二级延时参数,此处不再赘述。
在本申请的一个实施例中,S120可以包括以下步骤:
A:根据目标方波波形信息以及所述系统参数,计算得到原始方波序列数据、一级延时参数和二级延时初始参数;
B:判断二级延时初始参数在优选参数范围内;
其中,优选参数范围是序列信号发生器中由二级延时单元构成的延时链中非线性较小的级数范围。该优选参数范围可以通过统计由二级延时单元构成的延时链中每一级二级延时单元的真实延时得到。
C:当二级延时初始参数小于优选参数范围的最小值时,将二级延时初始参数增加指定延时,得到二级延时参数,以使所述目标波形数据中的全部所述二级延时参数在所述优选参数范围内。
如果计算得到的二级延时初始参数小于优选参数范围的最小值,表明二级延时初始参数在延时链中非线性较好的部分之前,此种应用场景下,可以在所有波形数据的二级延时初始参数的基础上增加一固定延时,使得目标波形数据中所有的二级延时参数都处于优选参数范围内。
由于每一组高电平和低电平都增加固定延时,使得上升沿和下降沿均向后延迟一固定延时,而高电平时间和低电平时间并没有改变,因此,相当于移动了波形的开始时间,不会影响方波序列信号的波形。
S130,将目标波形数据发送至所述序列信号发生器进行存储。
上位机发送存储指令及待存储的波形数据,序列信号发生器接收到该存储指令及带存储的波形数据后,将该波形数据存储到波形数据存储器中。
在本申请的一个优选实施例中,为了进一步提高序列信号的时间精度,对于一个已知的目标方波序列信号,对每一组可能存在的波形数据(例如,N、N1和N2)与对应的真正延时进行标定,找到与需要播放的目标方波序列信号之间误差最小的一组波形数据(例如,N′、N1′和N2′),并将误差最小的一组波形数据作为波形数据修正值,存储到上位机中。使得序列信号发生器能够获取该波形数据修正值,并根据该波形数据修正值产生相应的目标方波序列信号。
S140,向序列信号发生器发送波形播放指令,以使序列信号发生器根据该波形播放指令播放波形序列信号。
序列信号发生器根据接收到的波形播放指令获得目标波形数据,其中,该目标波形数据包括原始方波序列数据和目标方波序列数据,而且,目标方波序列数据包括一级延时参数和二级延时参数。然后,序列信号发生器根据原始方波序列数据产生原始方波序列信号,并根据一级延时参数对所述原始方波序列信号进行一级延时处理,得到中间方波序列信号,然后,根据二级延时参数对所述中间方波序列信号进行二级延时,得到目标方波序列信号。
本实施例提供的序列信号产生方法,利用单级延时时长不同的一级延时单元和二级延时单元依次对原始序列信号进行延时处理得到目标方波序列信号。通过调整使用的一级延时单元的数量,实现始终使用二级延时单元构成的延时链上非线性较小的部分,即,消除了该延时链上非线性较大的部分对方波序列信号的时间精度的影响,因此,提高了产生方波序列信号的时间精度。
请参见图5,示出了本申请实施例另一种序列信号产生方法的流程图,该方法应用于序列信号发生器中,如图5所示,该方法可以包括以下步骤:
S210,接收上位机发送的指令。
通过通信模块接收上位机发送的指令。接收到指令后判断指令的类型,并根据该指令的类型执行相应的动作。
在本申请的一个实施例中,序列信号发生器接收到指令后,首先判断该指令是否是错误指令,如果是错误指令,则不进行任何处理,等待接收下一个指令。如果不是错误指令,则继续判断指令类型。其中,指令类型可以包括波形播放指令、波形存储指令、数据校验指令等。
如果接收到的指令判断为波形存储指令,则将接收到的波形数据存储到序列信号发生器中的波形数据存储模块中。
如果接收到的指令判断为数据校验指令,则从波形数据存储模块中读取波形数据并回传至上位机,由上位机对波形数据进行校验。
如果接收到的指令判断为波形播放指令,则执行S220。
S220,当确定指令是波形播放指令时,根据指令获得波形数据。
所述波形数据包括原始方波序列数据和目标方波序列数据,所述目标方波序列数据包括一级延时参数和二级延时参数。
如果接收到的指令是波形播放指令,则解析该波形播放指令获得波形数据存储地址,从序列信号发生器的波形数据存储模块中读取相应的波形数据。
在本申请的一个实施例中,当获得波形数据后,判断该波形数据的数据格式是否正确,如果数据格式正确,则继续执行S230;如果数据格式不正确,则等待接收下一个指令。
在本申请的一个优选实施例中,为了进一步提高序列信号的时间精度,对于一个已知的目标方波序列信号,对每一组可能存在的波形数据(例如,N、N1和N2)与对应的真正延时进行标定,找到与需要播放的目标方波序列信号之间误差最小的一组波形数据(例如,N′、N1′和N2′),并将误差最小的一组波形数据作为波形数据修正值,存储到序列信号发生器中。使得序列信号发生器读取该波形数据修正值,并根据该波形数据修正值产生相应的目标方波序列信号。
S230,根据原始方波序列数据产生原始方波序列信号。
S240,根据一级延时参数对原始方波序列信号进行一级延时处理,得到中间方波序列信号。
S250,根据二级延时参数对中间方波序列信号进行二级延时处理,得到目标方波序列信号。
其中,S230-S250的详细过程请参见上述的序列信号发生器实施例中的相关部分。
执行完一次S220-S250后完成一条波形数据的播放过程,然后,判断波形播放是否结束,如果波形播放未结束,则返回执行S220读取下一条波形数据,直到所有的波形数据都播放完毕。如果波形播放结束,则等待接收下一条指令。
本实施例提供的序列信号产生方法,利用单级延时时长不同的一级延时单元和二级延时单元依次对原始序列信号进行延时处理得到目标方波序列信号。通过调整使用的一级延时单元的数量,实现始终使用二级延时单元构成的延时链上非线性较小的部分,即,消除了该延时链上非线性较大的部分对方波序列信号的时间精度的影响,因此,提高了产生方波序列信号的时间精度。
对于前述的各方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本申请并不受所描述的动作顺序的限制,因为依据本申请,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模块并不一定是本申请所必须的。
对于前述的各方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明并不受所描述的动作顺序的限制,因为依据本发明,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模块并不一定是本发明所必须的。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。对于装置类实施例而言,由于其与方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
本申请各实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。
本申请各实施例种装置及终端中的模块和子模块可以根据实际需要进行合并、划分和删减。
本申请所提供的几个实施例中,应该理解到,所揭露的终端,装置和方法,可以通过其它的方式实现。例如,以上所描述的终端实施例仅仅是示意性的,例如,模块或子模块的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个子模块或模块可以结合或者可以集成到另一个模块,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或模块的间接耦合或通信连接,可以是电性,机械或其它的形式。
作为分离部件说明的模块或子模块可以是或者也可以不是物理上分开的,作为模块或子模块的部件可以是或者也可以不是物理模块或子模块,即可以位于一个地方,或者也可以分布到多个网络模块或子模块上。可以根据实际的需要选择其中的部分或者全部模块或子模块来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能模块或子模块可以集成在一个处理模块中,也可以是各个模块或子模块单独物理存在,也可以两个或两个以上模块或子模块集成在一个模块中。上述集成的模块或子模块既可以采用硬件的形式实现,也可以采用软件功能模块或子模块的形式实现。
上述实施例所述应用程序控制装置,在实际应用中,可以集成到电子设备中,该电子设备可以为手机、平板电脑等移动设备。部署本申请实施例应用程序控制装置的电子设备,可以快速高效的实现对应用程序的控制,减少了繁琐的操作步骤,因此减少了用户操作电子设备的次数,进而降低了电子设备的运算量,有助于提高电子设备的性能。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
为了描述的方便,描述以上装置时以功能分为各种单元分别描述。当然,在实施本申请时可以把各单元的功能在同一个或多个软件和/或硬件中实现。
通过以上的实施方式的描述可知,本领域的技术人员可以清楚地了解到本申请可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在存储介质中,如ROM/RAM、磁碟、光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本申请各个实施例或者实施例的某些部分所述的方法。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种序列信号发生器,其特征在于,包括:通信模块、波形播放模块、波形数据存储模块和延时模块,所述延时模块包括至少一个一级延时单元和至少一个二级延时单元,且所述一级延时单元的延时时长大于所述二级延时单元的延时时长,所述一级延时单元和所述二级延时单元的延时时长均小于系统时钟周期;
所述通信模块,用于接收上位机发送的指令并传输至所述波形播放模块;
所述波形播放模块,用于当确定所述指令为波形播放指令时,根据所述指令从所述波形数据存储模块中读取波形数据,所述波形数据包括原始方波序列数据和目标方波序列数据;以及,根据所述原始方波序列数据产生原始方波序列信号,并将所述原始方波序列信号和所述目标方波序列数据传输至所述延时模块,所述目标方波序列数据包括一级延时参数和二级延时参数;
所述延时模块,用于根据所述一级延时参数由所述至少一个一级延时单元对所述原始方波序列信号进行一级延时处理,得到中间方波序列信号,并根据所述二级延时参数由所述至少一个二级延时单元对所述中间方波序列信号进行二级延时处理,得到目标方波序列信号,并输出所述目标方波序列信号。
2.根据权利要求1所述的序列信号发生器,其特征在于,所述延时模块还包括第一多路选择控制器和第二多路选择控制器;
所述至少一个一级延时单元,用于对所述原始方波序列信号进行一级延时处理;
所述第一多路选择控制器,用于根据所述一级延时参数确定所述原始方波序列信号在所述至少一个一级延时单元中的输出节点,并在所述输出节点得到所述中间方波序列信号;
所述至少一个二级延时单元,用于对所述中间方波序列信号进行二级延时处理;
所述第二多路选择控制器,用于根据所述二级延时参数确定所述中间方波序列信号在所述至少一个二级延时单元中的输出节点,并在所述输出节点得到所述目标方波序列信号。
3.根据权利要求2所述的序列信号发生器,其特征在于,所述一级延时参数包括上升沿一级延时级数和下降沿一级延时级数,所述二级延时参数包括上升沿二级延时级数和下降沿二级延时级数;
所述第一多路选择控制器,用于根据所述上升沿一级延时级数确定所述原始方波序列信号的上升沿在所述至少一个一级延时单元中的第一输出节点,以及,根据所述下降沿一级延时级数确定所述原始方波序列信号的下降沿在所述至少一个一级延时单元中的第二输出节点,所述原始方波序列信号经过所述至少一个一级延时单元的所述第一输出节点或所述第二输出节点后,得到所述中间方波序列信号;
所述第二多路选择控制器,用于根据所述上升沿二级延时级数确定所述中间方波序列信号的上升沿在所述至少一个一级延时单元中的第三输出节点,以及,根据所述下降沿二级延时级数确定所述中间方波序列信号的下降沿在所述至少一个二级延时单元中的第四输出节点,所述中间方波序列信号经过所述至少一个二级延时单元的所述第三输出节点或所述第四输出节点后,得到所述目标方波序列信号。
4.根据权利要求1所述的序列信号发生器,其特征在于,所述波形数据存储模块中还存储有与所述波形数据相对应的波形数据修正值,所述波形数据修正值对应的方波序列信号与所述波形数据对应的目标方波序列信号之间偏差最小,所述波形数据修正值包括原始方波序列数据修正值和目标方波序列数据修正值;
所述波形播放模块,还用于根据所述波形数据从所述波形存储模块中查找对应的所述波形数据修正值,根据所述原始方波序列数据修正值产生所述原始方波序列信号,并将所述原始方波序列信号及所述目标方波序列数据修正值传输至所述延时模块,所述目标方波序列数据修正值包括一级延时参数修正值和二级延时参数修正值;
所述延时模块,还用于通过所述一级延时单元根据所述一级延时参数修正值对所述原始方波序列信号进行一级延时处理,得到所述中间方波序列信号,并根据所述二级延时参数修正值对所述中间方波序列信号进行二级延时处理,得到所述目标方波序列信号,并输出所述目标方波序列信号。
5.根据权利要求1-4任一项所述的序列信号发生器,其特征在于,所述原始方波序列数据包括高电平保持时间和低电平保持时间,所述高电平保持时间是以所述系统时钟周期为单位的高电平持续周期数,所述低电平保持时间是以所述系统时钟周期为单位的低电平持续周期数;
所述波形播放模块根据所述原始方波序列数据产生原始方波序列信号时,具体用于:
产生高电平信号,直到高电平信号的保持时间达到所述高电平保持时间;将所述高电平信号转换为低电平信号,保持所述低电平信号直到所述低电平信号的保持时间达到所述低电平保持时间。
6.根据权利要求1所述的序列信号发生器,其特征在于,所述波形播放模块,还用于当所述指令为波形存储指令时,将通过所述通信模块接收到的波形数据存储到所述波形数据存储模块中。
7.一种序列信号产生方法,其特征在于,包括:
获取目标播放波形信息;
根据所述目标播放波形信息以及序列信号发生器的系统参数,获得对应的目标波形数据,所述目标波形数据包括原始方波序列数据和目标方波序列数据,所述系统参数包括系统时钟周期、一级延时单元的延时时长和二级延时单元的延时时长,其中,所述一级延时单元的延时时长大于所述二级延时单元的延时时长,所述一级延时单元和所述二级延时单元的延时时长均小于系统时钟周期;
将所述目标波形数据发送至所述序列信号发生器进行存储;
向所述序列信号发生器发送波形播放指令,以使所述序列信号发生器根据所述波形播放指令获得所述目标波形数据,并根据所述原始方波序列数据产生原始方波序列信号,根据所述目标方波序列数据中的一级延时参数对所述原始方波序列信号进行一级延时处理,得到中间方波序列信号,以及,根据所述目标方波序列数据中的二级延时参数对所述中间方波序列信号进行二级延时处理,得到目标方波序列信号。
8.根据权利要求7所述的方法,其特征在于,所述根据所述目标播放波形信息以及序列信号发生器的系统参数,获得对应的目标波形数据,包括:
根据所述目标方波波形信息以及所述系统参数,计算得到所述原始方波序列数据、所述一级延时参数和二级延时初始参数;
判断所述二级延时初始参数在优选参数范围内,所述优选参数范围是所述序列信号发生器中由二级延时单元构成的延时链的偏差小于预设阈值的范围;
当所述二级延时初始参数小于所述优选参数范围的最小值时,将所述二级延时初始参数增加指定延时,得到所述二级延时参数,以使所述目标波形数据中的全部所述二级延时参数在所述优选参数范围内。
9.根据权利要求7所述的方法,其特征在于,所述方法还包括:
查找波形数据标定对照表,获得与所述目标波形数据相对应的波形数据修正值,并将所述波形数据修正值作为最终的目标波形数据。
10.一种序列信号产生方法,其特征在于,包括:
接收上位机发送的指令;
当确定所述指令是波形播放指令时,根据所述指令获得波形数据,所述波形数据包括原始方波序列数据和目标方波序列数据,所述目标方波序列数据包括一级延时参数和二级延时参数;
根据所述原始方波序列数据产生原始方波序列信号;
根据所述一级延时参数对所述原始方波序列信号进行一级延时处理,得到中间方波序列信号;
根据所述二级延时参数对所述中间方波序列信号进行二级延时处理,得到目标方波序列信号。
CN201810140567.7A 2018-02-11 2018-02-11 一种序列信号发生器及序列信号产生方法 Active CN108227828B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810140567.7A CN108227828B (zh) 2018-02-11 2018-02-11 一种序列信号发生器及序列信号产生方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810140567.7A CN108227828B (zh) 2018-02-11 2018-02-11 一种序列信号发生器及序列信号产生方法

Publications (2)

Publication Number Publication Date
CN108227828A true CN108227828A (zh) 2018-06-29
CN108227828B CN108227828B (zh) 2020-02-07

Family

ID=62661577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810140567.7A Active CN108227828B (zh) 2018-02-11 2018-02-11 一种序列信号发生器及序列信号产生方法

Country Status (1)

Country Link
CN (1) CN108227828B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671134A (zh) * 2018-12-13 2019-04-23 武汉中旗生物医疗电子有限公司 基于动态延时技术的波形绘制方法和装置
CN110632975A (zh) * 2019-09-18 2019-12-31 中国科学技术大学 一种序列信号生成方法及装置
CN111294022A (zh) * 2020-03-23 2020-06-16 中国科学技术大学 序列信号发生器
CN117631752A (zh) * 2024-01-25 2024-03-01 深圳市鼎阳科技股份有限公司 波形序列的创建方法、显示方法及波形序列发生器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202206353U (zh) * 2011-08-24 2012-04-25 东南大学 一种基于数字电路的超宽带脉冲发生器
CN105162437A (zh) * 2015-08-11 2015-12-16 中国科学技术大学 一种波形发生装置及方法
CN105718404A (zh) * 2016-01-18 2016-06-29 中国科学技术大学 一种基于fpga的方波发生器及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202206353U (zh) * 2011-08-24 2012-04-25 东南大学 一种基于数字电路的超宽带脉冲发生器
CN105162437A (zh) * 2015-08-11 2015-12-16 中国科学技术大学 一种波形发生装置及方法
CN105718404A (zh) * 2016-01-18 2016-06-29 中国科学技术大学 一种基于fpga的方波发生器及方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671134A (zh) * 2018-12-13 2019-04-23 武汉中旗生物医疗电子有限公司 基于动态延时技术的波形绘制方法和装置
CN110632975A (zh) * 2019-09-18 2019-12-31 中国科学技术大学 一种序列信号生成方法及装置
CN110632975B (zh) * 2019-09-18 2022-09-06 中国科学技术大学 一种序列信号生成方法及装置
CN111294022A (zh) * 2020-03-23 2020-06-16 中国科学技术大学 序列信号发生器
CN111294022B (zh) * 2020-03-23 2022-10-28 中国科学技术大学 序列信号发生器
CN117631752A (zh) * 2024-01-25 2024-03-01 深圳市鼎阳科技股份有限公司 波形序列的创建方法、显示方法及波形序列发生器
CN117631752B (zh) * 2024-01-25 2024-05-07 深圳市鼎阳科技股份有限公司 波形序列的创建方法、显示方法及波形序列发生器

Also Published As

Publication number Publication date
CN108227828B (zh) 2020-02-07

Similar Documents

Publication Publication Date Title
CN108227828A (zh) 一种序列信号发生器及序列信号产生方法
KR101972661B1 (ko) 클럭 주파수 체배기를 위한 방법 및 장치
CN103870238B (zh) 基于fpga的伪随机序列发生器及其生成方法
KR100975040B1 (ko) 프로그램 가능한 주파수 분주기 및 분주 방법
CN103444084B (zh) 具有高分辨率相位对准的dtc系统
EP3503404B1 (en) By odd integer digital frequency divider circuit and method
CN102788891A (zh) 一种复杂的波形序列发生器
US6998893B2 (en) Circuit and method for inducing jitter to a signal
CN105718404A (zh) 一种基于fpga的方波发生器及方法
US11888480B2 (en) Method and apparatus for synchronizing two systems
US5706029A (en) Apparatus and method for retrieving data from a joystick
CN106842137A (zh) 一种雷达信号生成方法及装置
US7151399B2 (en) System and method for generating multiple clock signals
EP3751382A1 (en) Sequence signal generator and sequence signal generation method
CN105425898B (zh) 一种低功耗嵌入式系统
CN110825210B (zh) 片上系统的时钟树结构的设计方法、装置、设备及介质
WO2008008297A2 (en) Glitch-free clock switcher
US6650162B2 (en) Digital clock generator circuit with built-in frequency and duty cycle control
CN104965169A (zh) 全自动ic电信号测试装置及测试方法
CN105319408B (zh) 信号发生器和用于生成信号变化曲线的方法
CN203340051U (zh) 锁相环系统
EP0280802A1 (en) Generation of trigger signals
CN111400981B (zh) 仿真电路控制系统、方法、电子设备、存储介质
CN117471504B (zh) Gnss基带芯片验证方法、电子设备和介质
JP2003110364A (ja) 信号波形生成出力装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant