CN108206720B - 终端及其慢时钟频偏的调整方法 - Google Patents

终端及其慢时钟频偏的调整方法 Download PDF

Info

Publication number
CN108206720B
CN108206720B CN201611173692.5A CN201611173692A CN108206720B CN 108206720 B CN108206720 B CN 108206720B CN 201611173692 A CN201611173692 A CN 201611173692A CN 108206720 B CN108206720 B CN 108206720B
Authority
CN
China
Prior art keywords
dcxo
indicate
cdac
frequency deviation
cfac
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611173692.5A
Other languages
English (en)
Other versions
CN108206720A (zh
Inventor
陆宇鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chen Core Technology Co ltd
Chenxin Technology Co ltd
Original Assignee
Chen Core Technology Co Ltd
Datang Semiconductor Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chen Core Technology Co Ltd, Datang Semiconductor Design Co Ltd filed Critical Chen Core Technology Co Ltd
Priority to CN201611173692.5A priority Critical patent/CN108206720B/zh
Publication of CN108206720A publication Critical patent/CN108206720A/zh
Application granted granted Critical
Publication of CN108206720B publication Critical patent/CN108206720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本发明提供了一种终端及其慢时钟频偏的调整方法中，所述终端包括用于产生基准时钟的数字补偿晶体振荡器DCXO，确定CDAC与DCXO的输出频率之间的关系，并获取所述CDAC最小时对应的DCXO的输出频率，进而获取此时所述DCXO的第一负载电容，所述CDAC为DCXO的工作电路的粗调电容；确定CFAC与DCXO的输出频率之间的关系，并获取所述CFAC最小时对应的DCXO的输出频率，进而获取此时所述DCXO的第二负载电容，所述CFAC为DCXO的工作电路的精调电容；根据所述第一负载电容和第二负载电容获取所述DCXO的最小负载电容；根据所述最小负载电容获取与其对应的第一频偏，所述第一频偏即为调整后的频偏。利用所述第一频偏对所述终端的慢时钟进行频偏补偿，即可提高所述终端在睡眠状态下的慢时钟的精度。

Description

终端及其慢时钟频偏的调整方法
技术领域
本发明涉及移动通信领域，尤其是一种终端及其慢时钟频偏的调整方法。
背景技术
移动终端中一般会有两个独立时钟：一个快时钟，采用VCTCXO(VoltageControlled Temperature Compensation Crystal Oscillator压控温补晶体振荡器)，用作系统主时钟；一个慢时钟，采用XTAL(External Crystal Oscillator，外部晶振)，用作睡眠时钟。随着DCXO(Digitally Compensated Crystal Oscillator数字补偿晶体振荡器)的普及，其成本低，功耗低，很多终端已经逐渐使用DCXO替代VCTCXO。同时在DCXO电路中加入一个分频器，可分频得到慢时钟。
在终端睡眠状态下，DCXO负载会被调整到最低，以降低功耗，此时分频得到的慢时钟的频偏会很大，由于快慢时钟同源，采用快时钟校准慢时钟的方法已不可用，进而无法获得精确的慢时钟的频偏。
发明内容
本发明的目的在于提供一种终端及其慢时钟频偏的调整方法，以能够精确的获得终端慢时钟的频偏。
为了达到上述目的，本发明提供了一种终端的慢时钟频偏的调整方法，所述终端包括用于产生基准时钟的数字补偿晶体振荡器DCXO，所述方法包括：
确定CDAC与DCXO的输出频率之间的关系，并获取所述CDAC最小时对应的DCXO的输出频率，进而获取此时所述DCXO的第一负载电容，所述CDAC为DCXO的工作电路的粗调电容；
确定CFAC与DCXO的输出频率之间的关系，并获取所述CFAC最小时对应的DCXO的输出频率，进而获取此时所述DCXO的第二负载电容，所述CFAC为DCXO的工作电路的精调电容；
根据所述第一负载电容和第二负载电容获取所述DCXO的最小负载电容；
根据所述最小负载电容获取与其对应的第一频偏，所述第一频偏即为调整后的频偏。
优选的，在上述的终端的慢时钟频偏的调整方法中，确定CDAC与DCXO的输出频率之间的关系的步骤包括：
获取所述CDAC的第一值CDAC1，控制所述终端进入发射状态，获取此时所述DCXO的输出频率FCDAC1；
再获取所述CDAC的又一值CDAC2，控制所述终端进入发射状态，获取此时所述DCXO的输出频率FCDAC2；
根据CDAC1、CDAC2、FCDAC1以及FCDAC2获取所述CDAC与所述DCXO的输出频率之间的关系。
优选的，在上述的终端的慢时钟频偏的调整方法中，确定CFAC与DCXO的输出频率之间的关系的步骤包括：
固定一CDAC值；
获取所述CFAC的第一值CFAC1，控制所述终端进入发射状态，获取此时所述DCXO的输出频率FCFAC1；
再获取所述CFAC的又一值CFAC2，控制所述终端进入发射状态，获取此时所述DCXO的输出频率FCFAC2；
根据CFAC1、CFAC2、FCFAC1以及FCFAC2获取所述CFAC与所述DCXO的输出频率之间的关系。
优选的，在上述的终端的慢时钟频偏的调整方法中，所述第一负载电容由以下公式获得：
其中，CL1表示第一负载电容；C1表示所述DCXO的等效电路中的动态电容；C0表示所述DCXO的等效电路中的静态电容；L1表示所述DCXO的等效电路中的动态电感；F1表示所述CDAC最小时对应的DCXO的输出频率。
优选的，在上述的终端的慢时钟频偏的调整方法中，所述第二负载电容由以下公式获得：
其中，CL2表示第二负载电容；C1表示所述DCXO的等效电路中的动态电容；C0表示所述DCXO的等效电路中的静态电容；L1表示所述DCXO的等效电路中的动态电感；F2表示所述CFAC最小时对应的DCXO的输出频率。
优选的，在上述的终端的慢时钟频偏的调整方法中，所述最小负载电容由以下公式获得：
CLMIN＝CL1+CL2-CL，
其中，CLMIN表示所述最小负载电容；CL1表示所述第一负载电容；CL2表示第二负载电容；CL表示所述终端工作需要的负载电容。
优选的，在上述的终端的慢时钟频偏的调整方法中，所述第一频偏由以下公式获得：
其中，F1为所述第一频偏；C1表示所述DCXO的等效电路中的动态电容；C0表示所述DCXO的等效电路中的静态电容；L1表示所述DCXO的等效电路中的动态电感；CLMIN表示所述最小负载电容。
优选的，在上述的终端的慢时钟频偏的调整方法中，获取当前温度下所述DCXO的第二频偏，所述DCXO调整后的频偏由以下公式获得：
FL＝F1+F2，
其中，FL为当前温度下所述DCXO调整后的频偏；F1为第一频偏；F2为第二频偏。
优选的，在上述的终端的慢时钟频偏的调整方法中，所述第二频偏由以下公式获得：
F2＝M3(t-t0)3+M2(t-t0)2+M1(t-t0)+M0，
其中，F2表示第二频偏，M3、M2、M1以及M0表示所述DCXO的温度参数；t表示当前温度；t0表示基准温度。
本发明还提供了一种终端，包括用于产生基准时钟的数字补偿晶体振荡器DCXO，还包括：
第一调频单元，用于获取所述DCXO的最小负载电容，根据所述最小负载电容获取与其对应的第一频偏。
优选的，在上述的终端中，所述第一调频单元获取DCXO的最小负载电容的步骤包括：
确定CDAC与DCXO的输出频率之间的关系，并获取所述CDAC最小时对应的DCXO的输出频率，进而获取此时所述DCXO的第一负载电容，所述CDAC为DCXO的工作电路的粗调电容；
确定CFAC与DCXO的输出频率之间的关系，并获取所述CFAC最小时对应的DCXO的输出频率，进而获取此时所述DCXO的第二负载电容，所述CFAC为DCXO的工作电路的精调电容；
根据所述第一负载电容和第二负载电容获取所述DCXO的最小负载电容。
优选的，在上述的终端中，确定CDAC与DCXO的输出频率之间的关系的步骤包括：
获取所述CDAC的中间值CDAC1，控制所述终端进入发射状态，获取此时所述DCXO的输出频率FCDAC1；
再获取所述CDAC的任意值CDAC2，控制所述终端进入发射状态，获取此时所述DCXO的输出频率FCDAC2；
根据CDAC1、CDAC2、FCDAC1以及FCDAC2获取所述CDAC与所述DCXO的输出频率之间的关系。
优选的，在上述的终端中，确定CFAC与DCXO的输出频率之间的关系的步骤包括：
获取所述CFAC的中间值CFAC1，控制所述终端进入发射状态，获取此时所述DCXO的输出频率FCFAC1；
再获取所述CFAC的任意值CFAC2，控制所述终端进入发射状态，获取此时所述DCXO的输出频率FCFAC2；
根据CFAC1、CFAC2、FCFAC1以及FCFAC2获取所述CFAC与所述DCXO的输出频率之间的关系。
优选的，在上述的终端中，所述第一负载电容由以下公式获得：
其中，CL1表示第一负载电容；C1表示所述DCXO的等效电路中的动态电容；C0表示所述DCXO的等效电路中的静态电容；L1表示所述DCXO的等效电路中的动态电感；F1表示所述CDAC最小时对应的DCXO的输出频率。
优选的，在上述的终端中，所述第二负载电容由以下公式获得：
其中，CL2表示第一负载电容；C1表示所述DCXO的等效电路中的动态电容；C0表示所述DCXO的等效电路中的静态电容；L1表示所述DCXO的等效电路中的动态电感；F2表示所述CFAC最小时对应的DCXO的输出频率。
优选的，在上述的终端中，所述最小负载电容由以下公式获得：
CLMIN＝CL1+CL2-CL，
其中，CLMIN表示所述最小负载电容；CL1表示所述第一负载电容；CL2表示第二负载电容；CL表示所述终端工作需要的负载电容。
优选的，在上述的终端中，所述第一频偏由以下公式获得：
其中，F1为所述第一频偏；C1表示所述DCXO的等效电路中的动态电容；C0表示所述DCXO的等效电路中的静态电容；L1表示所述DCXO的等效电路中的动态电感；CLMIN表示所述最小负载电容。
优选的，在上述的终端中，还包括第二调频单元，用于获取当前温度下所述DCXO的第二频偏，所述第二频偏由以下公式获得：
F2＝M3(t-t0)3+M2(t-t0)2+M1(t-t0)+M0，
其中，F2表示第二频偏，M3、M2、M1以及M0表示所述DCXO的温度参数；t表示当前温度；t0表示基准温度。
优选的，在上述的终端中，还包括一处理单元，用于根据所述第一频偏和第二频偏获取所述DCXO调整后的频偏，所述DCXO调整后的频偏由以下公式获得：
FL＝F1+F2，
其中，FL为当前温度下所述DCXO调整后的频偏；F1为第一频偏；F2为第二频偏。
在本发明提供的终端及其慢时钟频偏的调整方法中，获得所述DCXO在其负载电容为最小值时的频偏，即，在睡眠状态下，所述DCXO的负载电容最小时的频偏。利用所述第一频偏对所述终端的慢时钟进行频偏补偿，即可提高所述终端在睡眠状态下的慢时钟的精度。
附图说明
图1为本发明实施例中获取终端的慢时钟频偏的调整方法的流程图；
图2为本发明实施例中DCXO的等效电路；
图3为本发明实施例中终端的结构示意图。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供了一种终端的慢时钟频偏的调整方法，所述终端包括用于产生基准时钟的数字补偿晶体振荡器DCXO。具体的，所述方法包括两部分，第一部分：获取所述DCXO的最小负载电容，根据所述最小负载电容获取与其对应的第一频偏。第二部分：获取当前温度下所述DCXO的第二频偏。在考虑温度对所述DCXO的频偏的影响时，将所述第一频偏和第二频偏之后作为所述DCXO调整后的频偏。当不考虑温度对所述DCXO的频偏的影响或者温度对所述DCXO的频偏的影响较小时，将所述第一频偏作为所述DCXO调整后的频偏。
在本发明的实施例中，优选的，将所述第一频偏和第二频偏之后作为所述DCXO调整后的频偏。
获取所述第一频偏的过程包括以下步骤：确定CDAC与DCXO的输出频率之间的关系，并获取所述CDAC最小时对应的DCXO的输出频率，进而获取此时所述DCXO的第一负载电容，所述CDAC为DCXO的工作电路的粗调电容；确定CFAC与DCXO的输出频率之间的关系，并获取所述CFAC最小时对应的DCXO的输出频率，进而获取此时所述DCXO的第二负载电容，所述CFAC为DCXO的工作电路的精调电容；根据所述第一负载电容和第二负载电容获取所述DCXO的最小负载电容；根据所述最小负载电容获取与其对应的第一频偏。
具体的，如图1所示，图1为本发明实施例中获取终端的慢时钟频偏的调整方法的流程图。在步骤S1中，确定CDAC与DCXO的输出频率之间的关系，并获取所述CDAC最小时对应的DCXO的输出频率，进而获取此时所述DCXO的第一负载电容，所述CDAC为DCXO的工作电路的粗调电容。
确定CDAC与DCXO的输出频率之间的关系的步骤具体如下：首先获取所述CDAC的第一值CDAC1，控制所述终端进入发射状态，获取此时所述DCXO的输出频率FCDAC1；再获取所述CDAC的又一值CDAC2，控制所述终端进入发射状态，获取此时所述DCXO的输出频率FCDAC2；根据CDAC1、CDAC2、FCDACl以及FCDAC2获取所述CDAC与所述DCXO的输出频率之间的关系。
具体而言，所述CDAC与DCXO的输出频率之间可以被设计为线性关系，也可以为非线性关系。当所述CDAC与DCXO的输出频率之间为线性关系时，确定CDAC与DCXO的输出频率之间的关系的步骤如下：首先获取所述CDAC的中间值CDAC1，控制所述终端进入发射状态，获取此时所述DCXO的输出频率FCDAC1；再获取所述CDAC的任意其他值CDAC2，控制所述终端进入发射状态，获取此时所述DCXO的输出频率FCDAC2；根据CDAC1、CDAC2、FCDAC1以及FCDAC2获取所述CDAC与所述DCXO的输出频率之间的线性关系。
然后，从给定的多个CDAC值中选取其中的最小值，根据CDAC与DCXO的输出频率之间的线性关系获取CDAC为该最小值时DCXO的输出频率，然后再根据该输出频率获取此时(CDAC为该最小值时)DCXO的负载电容，该负载电容即为所述第一负载电容。
具体的，所述第一负载电容由以下公式获得：
其中，CL1表示第一负载电容；C1表示所述DCXO的等效电路中的动态电容；C0表示所述DCXO的等效电路中的静态电容；L1表示所述DCXO的等效电路中的动态电感；F1表示所述CDAC最小时对应的DCXO的输出频率。
所述DCXO的等效电路如图2所示，C1表示所述DCXO的等效电路中的动态电容；C0表示所述DCXO的等效电路中的静态电容；L1表示所述DCXO的等效电路中的动态电感；R1表示所述DCXO的等效电路的动态电阻。
当所述CDAC与DCXO的输出频率之间为非线性关系时，可以采用以下方式。首先，设定所述CDAC的最小调整量CDACa，在所述DCXO的电路中使用若干个CDAC并联，各个CDAC的电容值分别为：CDACa、2*CDACa、4*CDACa、8*CDACa、16*CDACa等以及更多，通过这种方式，可以将所述DCXO电路中的CDAC的电容值配置成任意值N*CDACa，其中，N为大于等于1的正整数。
在校准所述CDAC的过程中，选取两个CDAC，分别为CDAC1a和CDAC1b，其值分别为N*CDACa和M*CDACa，可以得到两个频率值F1a和F1b。
由此，可以获取F1a和F1b分别对应的负载电容CL1a和CL1b。
同时可以获取所述CDAC的最小调整量CDACa的值：
所述CDAC的等效电容即为N*CDACa，当N为1时，其值最小，即为CDACa，此时，第一负载电容即为CDACa，即所述第一负载电容由上式决定。
在实际设计中，为了减轻计算负担，同时为了在实际工作中能够更好的对CAFC进行调整。因此，在本发明实施例中，将CDAC和CAFC与DCXO的输出频偏之间的关系均设计为线性关系
在步骤S2中，确定CFAC与DCXO的输出频率之间的关系，并获取所述CFAC最小时对应的DCXO的输出频率，进而获取此时所述DCXO的第二负载电容，所述CFAC为DCXO的工作电路的精调电容。
所述CFAC与DCXO的输出频率之间的关系也可以为线性关系或者为非线性关系。在本发明实施例中，所述CFAC与DCXO的输出频率之间为线性关系。确定CFAC与DCXO的输出频率之间的关系的步骤包括：固定一CDAC值，在固定的CDAC值下，获取所述CFAC的一个值CFAC1，控制所述终端进入发射状态，获取此时所述DCXO的输出频率FCFAC1；再获取所述CFAC的又一值CFAC2，控制所述终端进入发射状态，获取此时所述DCXO的输出频率FCFAC2；根据CFAC1、CFAC2、FCFAC1以及FCFAC2获取所述CFAC与所述DCXO的输出频率之间的线性关系。
然后，从给定的多个CFAC值中选取其中的最小值，根据CFAC与DCXO的输出频率之间的线性关系获取CFAC为该最小值时DCXO的输出频率，然后再根据该输出频率获取此时(CFAC为该最小值时)DCXO的负载电容，该负载电容即为所述第二负载电容。
所述第二负载电容由以下公式获得：
其中，CL2表示第二负载电容；C1表示所述DCXO的等效电路中的动态电容；C0表示所述DCXO的等效电路中的静态电容；L1表示所述DCXO的等效电路中的动态电感；F2表示所述CFAC最小时对应的DCXO的输出频率。
在步骤S3中，根据所述第一负载电容和第二负载电容获取所述DCXO的最小负载电容。
具体的，所述DCXO的最小负载电容由以下公式获得：
CLMIN＝CL1+CL2-CL， (式3)
其中，CLMIN表示所述最小负载电容；CL1表示所述第一负载电容；CL2表示第二负载电容；CL表示所述终端工作需要的负载电容。
在步骤S4中，根据所述DCXO的最小负载电容获取与该最小负载电容对应的第一频偏。
所述第一频偏由以下公式获得：
其中，F1为所述第一频偏；C1表示所述DCXO的等效电路中的动态电容；C0表示所述DCXO的等效电路中的静态电容；L1表示所述DCXO的等效电路中的动态电感；CLMIN表示所述最小负载电容。
至此，获得所述DCXO在其负载电容为最小值时的频偏，即，在睡眠状态下，所述DCXO的负载电容最小时的频偏。利用所述第一频偏对所述终端的慢时钟进行频偏补偿，即可提高所述终端在睡眠状态下的慢时钟的精度。
在考虑负载电容对所述DCXO的输出频率的影响的同时，还需要考虑到温度对所述DCXO的输出频率的影响。即还需要获得当前温度下所述DCXO的第二频偏。
在步骤S4中，获取当前温度下所述DCXO的第二频偏。
所述第二频偏由以下公式获得：
F2＝M3(t-t0)3+M2(t-t0)2+M1(t-t0)+M0， (式5)
其中，F2表示第二频偏，M3、M2、M1以及M0表示所述DCXO的温度参数；t表示当前温度；t0表示基准温度。
在步骤S5中，根据所述第一频偏和第二频偏获取所述DCXO调整后的频偏。
所述DCXO调整后的频偏由以下公式获得：
FL＝F1+F2， (式6)
其中，FL为当前温度下所述DCXO调整后的频偏；F1为第一频偏；F2为第二频偏。
至此，分别获取所述DCXO在其最小负载电容下的第一频偏，以及其在当前温度下的第二频偏，既考虑了降低负载对所述DCXO的输出频率的影响，也考虑到了温度对所述DCXO的输出频率的影响，综合考虑降低负载和温度因素，获得所述DCXO调整后的频偏，以便所述终端在睡眠唤醒时能够快速的获得精确时钟。
在本发明实施例中，还提供了一种终端，如图3所示，图3为本发明实施例中终端的结构示意图。所述终端包括用于产生基准时钟的数字补偿晶体振荡器DCXO，还包括一第一调频单元、一第二调频单元以及一处理单元。所述第一调频单元用于获取所述DCXO的最小负载电容，根据所述最小负载电容获取与其对应的第一频偏，所述第二调频单元用于获取当前温度下所述DCXO的第二频偏，所述处理单元用于根据所述第一频偏和第二频偏获取所述DCXO调整后的频偏。
具体的，所述第一频偏由上述(式4)获得，所述第二频偏由上述(式5)获得，所述DCXO调整后的频偏由上述(式6)获得。
综上，在本发明实施例提供的终端及其慢时钟频偏的调整方法中，获得所述DCXO在其负载电容为最小值时的频偏，即，在睡眠状态下，所述DCXO的负载电容最小时的频偏。利用所述第一频偏对所述终端的慢时钟进行频偏补偿，即可提高所述终端在睡眠状态下的慢时钟的精度。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (15)

1.一种终端的慢时钟频偏的调整方法，所述终端包括用于产生基准时钟的数字补偿晶体振荡器DCXO，其特征在于，所述方法包括：
确定CDAC与DCXO的输出频率之间的关系，并获取所述CDAC最小时对应的DCXO的输出频率，进而获取此时所述DCXO的第一负载电容，所述CDAC为DCXO的工作电路的粗调电容；
确定CFAC与DCXO的输出频率之间的关系，并获取所述CFAC最小时对应的DCXO的输出频率，进而获取此时所述DCXO的第二负载电容，所述CFAC为DCXO的工作电路的精调电容；
根据所述第一负载电容和第二负载电容获取所述DCXO的最小负载电容；
根据所述最小负载电容获取与其对应的第一频偏；
获取当前温度下所述DCXO的第二频偏，所述DCXO调整后的频偏由以下公式获得：
FL＝F1+F2，
其中，FL为当前温度下所述DCXO调整后的频偏；F1为第一频偏；F2为第二频偏；所述第二频偏由以下公式获得：
F2＝M3(t-t0)3+M2(t-t0)2+M1(t-t0)+M0，
其中，M3、M2、M1以及M0表示所述DCXO的温度参数；t表示当前温度；t0表示基准温度。
2.如权利要求1所述的终端的慢时钟频偏的调整方法，其特征在于，确定CDAC与DCXO的输出频率之间的关系的步骤包括：
获取所述CDAC的第一值CDAC1，控制所述终端进入发射状态，获取此时所述DCXO的输出频率FCDAC1；
再获取所述CDAC的又一值CDAC2，控制所述终端进入发射状态，获取此时所述DCXO的输出频率FCDAC2；
根据CDAC1、CDAC2、FCDAC1以及FCDAC2获取所述CDAC与所述DCXO的输出频率之间的关系。
3.如权利要求1所述的终端的慢时钟频偏的调整方法，其特征在于，确定CFAC与DCXO的输出频率之间的关系的步骤包括：
固定一CDAC值；
获取所述CFAC的第一值CFAC1，控制所述终端进入发射状态，获取此时所述DCXO的输出频率FCFAC1；
再获取所述CFAC的又一值CFAC2，控制所述终端进入发射状态，获取此时所述DCXO的输出频率FCFAC2；
根据CFAC1、CFAC2、FCFAC1以及FCFAC2获取所述CFAC与所述DCXO的输出频率之间的关系。
4.如权利要求1所述的终端的慢时钟频偏的调整方法，其特征在于，所述第一负载电容由以下公式获得：
其中，CL1表示第一负载电容；C1表示所述DCXO的等效电路中的动态电容；C0表示所述DCXO的等效电路中的静态电容；L1表示所述DCXO的等效电路中的动态电感；F1表示所述CDAC最小时对应的DCXO的输出频率。
5.如权利要求1所述的终端的慢时钟频偏的调整方法，其特征在于，所述第二负载电容由以下公式获得：
其中，CL2表示第二负载电容；C1表示所述DCXO的等效电路中的动态电容；C0表示所述DCXO的等效电路中的静态电容；L1表示所述DCXO的等效电路中的动态电感；F2表示所述CFAC最小时对应的DCXO的输出频率。
6.如权利要求1所述的终端的慢时钟频偏的调整方法，其特征在于，所述最小负载电容由以下公式获得：
CLMIN＝CL1+CL2-CL，
其中，CLMIN表示所述最小负载电容；CL1表示所述第一负载电容；CL2表示第二负载电容；CL表示所述终端工作需要的负载电容。
7.如权利要求6所述的终端的慢时钟频偏的调整方法，其特征在于，所述第一频偏由以下公式获得：
其中，F1为所述第一频偏；C1表示所述DCXO的等效电路中的动态电容；C0表示所述DCXO的等效电路中的静态电容；L1表示所述DCXO的等效电路中的动态电感；CLMIN表示所述最小负载电容。
8.一种移动终端，包括用于产生基准时钟的数字补偿晶体振荡器DCXO，其特征在于，还包括：
第一调频单元，用于获取所述DCXO的最小负载电容，根据所述最小负载电容获取与其对应的第一频偏；
第二调频单元，用于获取当前温度下所述DCXO的第二频偏，所述第二频偏由以下公式获得：
F2＝M3(t-t0)3+M2(t-t0)2+M1(t-t0)+M0，
其中，F2表示第二频偏，M3、M2、M1以及M0表示所述DCXO的温度参数；t表示当前温度；t0表示基准温度；
一处理单元，用于根据所述第一频偏和所述第二频偏获取当前温度下所述DCXO调整后的频偏，并由以下公式获得：
FL＝F1+F2，
其中，FL为当前温度下所述DCXO调整后的频偏；F1为第一频偏。
9.如权利要求8所述的移动终端，其特征在于，所述第一调频单元获取DCXO的最小负载电容的步骤包括：
确定CDAC与DCXO的输出频率之间的关系，并获取所述CDAC最小时对应的DCXO的输出频率，进而获取此时所述DCXO的第一负载电容，所述CDAC为DCXO的工作电路的粗调电容；
确定CFAC与DCXO的输出频率之间的关系，并获取所述CFAC最小时对应的DCXO的输出频率，进而获取此时所述DCXO的第二负载电容，所述CFAC为DCXO的工作电路的精调电容；
根据所述第一负载电容和第二负载电容获取所述DCXO的最小负载电容。
10.如权利要求9所述的移动终端，其特征在于，确定CDAC与DCXO的输出频率之间的关系的步骤包括：
获取所述CDAC的中间值CDAC1，控制所述移动终端进入发射状态，获取此时所述DCXO的输出频率FCDAC1；
再获取所述CDAC的任意值CDAC2，控制所述移动终端进入发射状态，获取此时所述DCXO的输出频率FCDAC2；
根据CDAC1、CDAC2、FCDAC1以及FCDAC2获取所述CDAC与所述DCXO的输出频率之间的关系。
11.如权利要求9所述的移动终端，其特征在于，确定CFAC与DCXO的输出频率之间的关系的步骤包括：
获取所述CFAC的中间值CFAC1，控制所述移动终端进入发射状态，获取此时所述DCXO的输出频率FCFAC1；
再获取所述CFAC的任意值CFAC2，控制所述移动终端进入发射状态，获取此时所述DCXO的输出频率FCFAC2；
根据CFAC1、CFAC2、FCFAC1以及FCFAC2获取所述CFAC与所述DCXO的输出频率之间的关系。
12.如权利要求9所述的移动终端，其特征在于，所述第一负载电容由以下公式获得：
其中，CL1表示第一负载电容；C1表示所述DCXO的等效电路中的动态电容；C0表示所述DCXO的等效电路中的静态电容；L1表示所述DCXO的等效电路中的动态电感；F1表示所述CDAC最小时对应的DCXO的输出频率。
13.如权利要求9所述的移动终端，其特征在于，所述第二负载电容由以下公式获得：
其中，CL2表示第一负载电容；C1表示所述DCXO的等效电路中的动态电容；C0表示所述DCXO的等效电路中的静态电容；L1表示所述DCXO的等效电路中的动态电感；F2表示所述CFAC最小时对应的DCXO的输出频率。
14.如权利要求9所述的移动终端，其特征在于，所述最小负载电容由以下公式获得：
CLMIN＝CL1+CL2-CL，
其中，CLMIN表示所述最小负载电容；CL1表示所述第一负载电容；CL2表示第二负载电容；CL表示所述移动终端工作需要的负载电容。
15.如权利要求14所述的移动终端，其特征在于，所述第一频偏由以下公式获得：
其中，F1为所述第一频偏；C1表示所述DCXO的等效电路中的动态电容；C0表示所述DCXO的等效电路中的静态电容；L1表示所述DCXO的等效电路中的动态电感；CLMIN表示所述最小负载电容。
CN201611173692.5A 2016-12-16 2016-12-16 终端及其慢时钟频偏的调整方法 Active CN108206720B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611173692.5A CN108206720B (zh) 2016-12-16 2016-12-16 终端及其慢时钟频偏的调整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611173692.5A CN108206720B (zh) 2016-12-16 2016-12-16 终端及其慢时钟频偏的调整方法

Publications (2)

Publication Number Publication Date
CN108206720A CN108206720A (zh) 2018-06-26
CN108206720B true CN108206720B (zh) 2019-07-05

Family

ID=62602712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611173692.5A Active CN108206720B (zh) 2016-12-16 2016-12-16 终端及其慢时钟频偏的调整方法

Country Status (1)

Country Link
CN (1) CN108206720B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111478699A (zh) * 2020-04-09 2020-07-31 展讯通信（上海）有限公司 自动频率控制方法、系统、电子设备和介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201422100Y (zh) * 2009-04-25 2010-03-10 鸿富锦精密工业（深圳）有限公司 晶体振荡电路及使用其的电子装置
CN101753287A (zh) * 2008-11-28 2010-06-23 上海芯略电子科技有限公司 全数字全集成的频率综合发生器及方法
CN103078635A (zh) * 2012-12-28 2013-05-01 杭州士兰微电子股份有限公司 内置振荡电路
CN104111481A (zh) * 2014-07-30 2014-10-22 桂林电子科技大学 同步时钟相位差测量系统和方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101753287A (zh) * 2008-11-28 2010-06-23 上海芯略电子科技有限公司 全数字全集成的频率综合发生器及方法
CN201422100Y (zh) * 2009-04-25 2010-03-10 鸿富锦精密工业（深圳）有限公司 晶体振荡电路及使用其的电子装置
CN103078635A (zh) * 2012-12-28 2013-05-01 杭州士兰微电子股份有限公司 内置振荡电路
CN104111481A (zh) * 2014-07-30 2014-10-22 桂林电子科技大学 同步时钟相位差测量系统和方法

Also Published As

Publication number Publication date
CN108206720A (zh) 2018-06-26

Similar Documents

Publication Publication Date Title
US10389370B2 (en) Frequency calibration circuit and frequency calibration method
CN107257239B (zh) 一种基于模拟补偿的温度补偿高频晶体振荡器
US10367451B2 (en) Temperature-compensated crystal oscillator based on digital circuit
CN109039287A (zh) 半导体装置及其控制方法
CN108206720B (zh) 终端及其慢时钟频偏的调整方法
CN1697309A (zh) 一种模拟温度补偿晶体振荡器
CN107276582A (zh) 一种基于模拟电路的温度补偿晶体振荡器
CN105187061B (zh) 晶振控制方法及其装置
Khashaba et al. A 32-MHz, 34-μW temperature-compensated RC oscillator using pulse density modulated resistors
JP6898903B2 (ja) リアルタイムクロックを備えたトランシーバ装置
CN201414110Y (zh) 高精密宽频率控制范围的恒温晶体振荡器
CN204272083U (zh) 一种超短波跳频电台用频率合成器
Lei et al. Startup time and energy-reduction techniques for crystal oscillators in the IoT era
US9838023B2 (en) Slow-clock calibration method and unit, clock circuit, and mobile communication terminal
CN101064494B (zh) 一种频率可调的晶体振荡电路
CN103684257B (zh) 一种压控振荡器电压补偿电路
CN111669126A (zh) 一种提高温度补偿晶振稳定度的测试方法
CN103973225A (zh) 一种高阻抗晶体谐振器串联振荡电路及其调试方法
CN204068868U (zh) 一种恒温环形泛音晶体振荡器
CN109831114A (zh) 一种llc类双向有源桥逆变器谐振参数设计方法
RU150424U1 (ru) Термокомпенсированный кварцевый генератор для синхронизации систем радиосвязи
CN105811965B (zh) 一种高精度石英晶体振荡器结构及其实现方法
CN207053485U (zh) 一种基于双泡式起振系统
CN203722608U (zh) 高精度的高频环振荡器电路
CN205945697U (zh) 一种基于恒温技术和温度补偿技术新型小体积高稳晶体振荡器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180824

Address after: 201206 Pudong New Area, Shanghai, China (Shanghai) free trade pilot area, 1258 A406 3 fourth story room.

Applicant after: Chen core technology Co.,Ltd.

Applicant after: DATANG SEMICONDUCTOR DESIGN Co.,Ltd.

Address before: 200233 4 building, No. 333, No. 41, Qinjiang Road, Shanghai, Xuhui District

Applicant before: LEADCORE TECHNOLOGY Co.,Ltd.

Applicant before: DATANG SEMICONDUCTOR DESIGN Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221116

Address after: 201206 Shanghai Pudong New Area free trade pilot area 1258 moon 3 building fourth floor A406 room

Patentee after: Chen core technology Co.,Ltd.

Patentee after: Chenxin Technology Co.,Ltd.

Address before: 201206 Pudong New Area, Shanghai, China (Shanghai) free trade pilot area, 1258 A406 3 fourth story room.

Patentee before: Chen core technology Co.,Ltd.

Patentee before: DATANG SEMICONDUCTOR DESIGN Co.,Ltd.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: 201206 Shanghai Pudong New Area free trade pilot area 1258 moon 3 building fourth floor A406 room

Patentee after: Chen core technology Co.,Ltd.

Patentee after: Chenxin Technology Co.,Ltd.

Address before: 201206 Shanghai Pudong New Area free trade pilot area 1258 moon 3 building fourth floor A406 room

Patentee before: Chen core technology Co.,Ltd.

Patentee before: Chenxin Technology Co.,Ltd.

CP01 Change in the name or title of a patent holder