CN108205443B - 一种多核设备引导程序和文件系统的烧写方法和装置 - Google Patents
一种多核设备引导程序和文件系统的烧写方法和装置 Download PDFInfo
- Publication number
- CN108205443B CN108205443B CN201611168879.6A CN201611168879A CN108205443B CN 108205443 B CN108205443 B CN 108205443B CN 201611168879 A CN201611168879 A CN 201611168879A CN 108205443 B CN108205443 B CN 108205443B
- Authority
- CN
- China
- Prior art keywords
- cpu
- host cpu
- bootstrap
- gate
- file system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/61—Installation
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
本发明提供了一种多核设备引导程序和文件系统的烧写方法和装置，其中，该方法包括：主CPU从外部存储设备中获取主CPU对应的第一引导程序及第一文件系统；主CPU将第一引导程序以及第一文件系统存储至主CPU连接的闪存中；主CPU从外部存储设备中，获取各从CPU对应的引导程序及文件系统并存储至主CPU连接的随机存储器中；主CPU对各GPIO接口进行配置，多通道选通器通过GPIO接口配置信息与从CPU对应的二选一选通器连通；主CPU从随机存储器中获取从CPU对应的第二引导程序及第二文件系统，将第二引导程序以及第二文件系统传输至CPU对应的闪存中。本发明提供的方案，操作便捷且节省人力资源。
Description
技术领域
本发明涉及计算机软件技术领域，特别是涉及一种多核设备引导程序和文件系统的烧写方法和装置。
背景技术
视联网是网络发展的重要里程碑，是互联网的更高级形态，是一个实时网络，能够实现目前互联网无法实现的全网高清视频实时传输，将众多互联网应用推向高清视频化，高清面对面，最终将实现世界无距离，实现全球范围内人与人的距离只是一个屏幕的距离。
视联网中在处理业务时，需要借助终端进行音视频显示。而目前终端多为包含多个CPU的多核设备，多核设备中包含一个主CPU以及至少一个从CPU。在多核心系统下，每个CPU都需要uboot即引导程序以及文件系统才可以正常运行，并且每个CPU的引导程序以及文件系统不同。因此，为每个CPU烧写引导程序以及文件系统已成为必要流程。
目前，为多核设备的CPU初次烧写引导程序和文件系统时，需要技术人员逐一为各CPU烧写对应的引导程序和文件系统，操作繁琐且消耗大量的人力资源。
发明内容
鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的多核设备引导程序和文件系统的烧写方法和装置。
为了解决上述问题，本发明公开了一种多核设备引导程序和文件系统的烧写方法，其中，所述方法包括：主CPU从外部存储设备中获取主CPU对应的第一引导程序及第一文件系统；所述主CPU将所述第一引导程序以及第一文件系统存储至所述主CPU连接的闪存中；所述主CPU从所述外部存储设备中，获取各从CPU对应的引导程序及文件系统；所述主CPU将各从CPU对应的引导程序及文件系统存储至所述主CPU连接的随机存储器中；针对每个从CPU，所述主CPU通过对与多通道选通器连接的各GPIO接口进行配置，所述多通道选通器通过GPIO接口配置信息与从CPU对应的二选一选通器连通；其中，每个从CPU对应一个二选一选通器以及一个闪存，当二选一选通器与多通道选通器连通时，二选一选通器与对应的闪存连通，与对应的从CPU断开；当二选一选通器与多通道选通器断开连通时，闪存与二选一选通器断开连通，与对应的从CPU连通；所述主CPU从所述随机存储器中获取所述从CPU对应的第二引导程序及第二文件系统；所述主CPU将所述第二引导程序以及第二文件系统通过所述多通道选通器、所述二选一选通器传输至所述从CPU对应的闪存中。
优选地，在所述主CPU将所述第二引导程序以及第二文件系统通过所述多通道选通器、所述二选一选通器传输至所述从CPU对应的闪存中的步骤之后，所述方法还包括：所述第二引导程序以及第二文件系统传输完成后，所述主CPU重新对与所述多通道选通器连接的各GPIO接口进行配置；所述多通道选通器依据GPIO接口配置信息，断开与所述二选一选通器之间的连通，与其他二选一选通器连通。
优选地，所述主CPU通过对与多通道选通器连接的各GPIO接口进行配置，所述多通道选通器通过GPIO接口配置信息与从CPU对应的二选一选通器连通的步骤，包括：所述主CPU对与所述多通道选通器连接的各GPIO接口的高低电平进行配置；所述多通道选通器依据GPIO接口的高低电平信号确定连通的二选一选通器。
优选地，所述外部存储设备为所述多核设备中安装的数据存储卡，所述数据存储卡与所述主CPU连通。
优选地，所述主CPU从外部存储设备中获取主CPU对应的第一引导程序及第一文件系统的步骤，包括：确定所述主CPU的标识信息；在所述外部存储设备中确定所述标识信息对应的存储区域；从所述存储区域中获取主CPU对应的第一引导程序及第一文件系统。
为了解决上述问题，本发明还公开了一种多核设备引导程序和文件系统的烧写装置，其中，所述装置包括：主CPU、多通道选通器、至少一个从CPU、外部存储设备、与主CPU连接的闪存以及与主CPU连接的随机存储器，其中，每个从CPU对应一个闪存以及一个二选一选通器；所述主CPU用于从外部存储设备中获取主CPU对应的第一引导程序及第一文件系统；将所述第一引导程序以及第一文件系统存储至所述主CPU连接的闪存中；从所述外部存储设备中，获取各从CPU对应的引导程序及文件系统；将各从CPU对应的引导程序及文件系统存储至所述主CPU连接的随机存储器中；针对每个从CPU，所述主CPU通过对与多通道选通器连接的各GPIO接口进行配置；所述多通道选通器用于通过GPIO接口配置信息与从CPU对应的二选一选通器连通；其中，每个从CPU对应一个二选一选通器以及一个闪存，当二选一选通器与多通道选通器连通时，二选一选通器与对应的闪存连通，与对应的从CPU断开；当二选一选通器与多通道选通器断开连通时，闪存与二选一选通器断开连通，与对应的从CPU连通；所述主CPU还用于从所述随机存储器中获取所述从CPU对应的第二引导程序及第二文件系统，并将所述第二引导程序以及第二文件系统通过所述多通道选通器、所述二选一选通器传输至所述从CPU对应的闪存中。
优选地，所述主CPU还用于在所述第二引导程序以及第二文件系统传输完成后，重新对与所述多通道选通器连接的各GPIO接口进行配置；所述多通道选通器依据GPIO接口配置信息，断开与所述二选一选通器之间的连通，与其他二选一选通器连通。
优选地，所述主CPU通过对与多通道选通器连接的各GPIO接口进行配置时，具体用于对与所述多通道选通器连接的各GPIO接口的高低电平进行配置；所述多通道选通器具体用于依据GPIO接口的高低电平信号确定连通的二选一选通器。
优选地，所述外部存储设备为所述多核设备中安装的数据存储卡，所述数据存储卡与所述主CPU连通。
优选地，所述主CPU从外部存储设备中获取主CPU对应的第一引导程序及第一文件系统时，具体用于：确定所述主CPU的标识信息；在所述外部存储设备中确定所述标识信息对应的存储区域；从所述存储区域中获取主CPU对应的第一引导程序及第一文件系统。
与现有技术相比，本发明具有以下优点：
本发明提供的多核设备引导程序和文件系统的烧写方案，将多核设备中的各CPU对应的引导程序和文件系统均存储在外部存储设备中，在初次向CPU中烧写引导程序和文件系统时，主CPU从外部存储设备中获取自身对应的第一引导程序以及第一文件系统进行烧写，在烧写完成后由主CPU通过多通道选通器分别与各从CPU对应的二选一选通器导通，由主CPU为从CPU进行引导程序以及文件系统的烧写。可见，本发明实施例的提供的多核设备引导程序和文件系统的烧写方案，各CPU的引导程序以及文件系统均由主CPU进行烧写，而无需技术人员逐一进行烧写，操作便捷且节省人力资源。
附图说明
图1是根据本发明实施例一的一种多核设备引导程序和文件系统的烧写方法的步骤流程图；
图2是根据本发明实施例二的一种多核设备引导程序和文件系统的烧写方法的步骤流程图；
图3是根据本发明实施例三的一种多核设备引导程序和文件系统的烧写装置的结构框图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
实施例一
参照图1，示出了本发明实施例一的一种多核设备引导程序和文件系统的烧写方法的步骤流程图。
本实施例的多核设备引导程序和文件系统的烧写方法包括以下步骤：
步骤101：主CPU从外部存储设备中获取主CPU对应的第一引导程序及第一文件系统。
本发明实施例的方法适用于包含多个CPU的设备。其中，一个主CPU至少一个从CPU。
外部存储设备可以为任意适当的可以与主CPU连接的存储设备，例如：数据存储卡即SD卡。本发明实施例中利用外部存储设备烧写主CPU，通过主CPU烧写各从CPU，外部存储设备中特定位置处存储有主CPU对应的导引程序和文件系统，此外，外部存储设备中也存储有各从CPU对应的引导程序和文件系统。
步骤102：主CPU将第一引导程序以及第一文件系统存储至主CPU连接的闪存中。
步骤103：主CPU从外部存储设备中，获取各从CPU对应的引导程序及文件系统。
例如：包含3个从CPU，主CPU则获取3个从CPU对应的引导程序及文件系统。
步骤104：主CPU将各从CPU对应的引导程序及文件系统存储至主CPU连接的随机存储器中。
其中，随机存储器可以为DDR（Double Data Rate，双倍速率同步动态随机存储器）。随机存储器与主CPU连接，主CPU直接从随机存储器中获取数据。
步骤101至步骤104已完成对主CPU引导程序和文件系统的烧写，下面重复执行步骤105至步骤106即可完成对各从CPU引导程序和文件系统的烧写。每个从CPU引导程序和文件系统的烧写流程如下：
步骤105：针对每个从CPU，主CPU通过对与多通道选通器连接的各GPIO接口进行配置，多通道选通器通过GPIO接口配置信息与从CPU对应的二选一选通器连通。
GPIO(General Purpose Input Output，通用输入/输出），主CPU对各GPIO接口的高低电平进行配置以完成对接口的配置。
其中，每个从CPU对应一个二选一选通器以及一个闪存，当二选一选通器与多通道选通器连通时，二选一选通器与对应的闪存连通，与对应的从CPU断开；当二选一选通器与多通道选通器断开连通时，闪存与二选一选通器断开连通，与对应的从CPU连通。
至此，主CPU已选通需要烧写的从CPU对应的闪存通道。
步骤106：主CPU从随机存储器中获取从CPU对应的第二引导程序及第二文件系统。
步骤107：主CPU将第二引导程序以及第二文件系统通过多通道选通器、二选一选通器传输至从CPU对应的闪存中。
至此，对一个从CPU引导程序和文件系统的烧写完成，重复执行步骤104至步骤105即可完成对各从CPU引导程序和文件系统的烧写。
本发明实施例提供的多核设备引导程序和文件系统的烧写方法，将多核设备中的各CPU对应的引导程序和文件系统均存储在外部存储设备中，在初次向CPU中烧写引导程序和文件系统时，主CPU获取自身对应的第一引导程序以及第一文件系统进行烧写，在烧写完成后由主CPU通过多通道选通器分别与各从CPU对应的二选一选通器导通，由主CPU为从CPU进行引导程序以及文件系统的烧写。可见，本发明实施例的提供的多核设备引导程序和文件系统的烧写方法，各CPU的引导程序以及文件系统均由主CPU进行烧写，而无需技术人员逐一进行烧写，操作便捷且节省人力资源。
实施例二
参照图2，示出了本发明实施例二的一种多核设备引导程序和文件系统的烧写方法的步骤流程图。
本发明实施例的多核设备引导程序和文件系统的烧写方法具体包括以下步骤：
步骤201：主CPU从外部存储设备中获取主CPU对应的第一引导程序及第一文件系统。
本发明实施例的方法适用于包含多个CPU的设备。其中，一个主CPU至少一个从CPU。
其中，外部存储设备可以为多核设备中安装的SD卡，SD卡与主CPU连通。SD卡中特定位置处存储有主CPU对应的导引程序和文件系统，此外，SD卡中也存储有各从CPU对应的引导程序和文件系统。
一种优选的主CPU从外部存储设备中获取主CPU对应的第一引导程序及第一文件系统的方式如下：
首先，确定主CPU的标识信息；
在外部存储设备中各CPU对应的引导程序和文件系统的存储位置可以采用对应CPU的标识标定。
其次，在外部存储设备中确定标识信息对应的存储区域；
最后，从存储区域中获取主CPU对应的第一引导程序及第一文件系统。
步骤202：主CPU将第一引导程序以及第一文件系统存储至主CPU连接的闪存中。
其中，闪存即Flash，本发明实施例中无论是主CPU还是从CPU均对应有闪存，从CPU对应的闪存为SPI Flash即带有SPI（Serial Peripheral Interface串行外设接口）的闪存。
步骤201至步骤202为通过外部存储设备烧写多核设备的主CPU。
步骤203：主CPU从外部存储设备中，获取各从CPU对应的引导程序及文件系统。
步骤204：主CPU将各从CPU对应的引导程序及文件系统存储至主CPU连接的随机存储器中。
需要说明的是，随机存储器可以为DDR，DDR与主CPU连接。
本发明实施例中，待主CPU引导程序和文件系统烧写完成后，读取从CPU的引导程序及文件系统放入DDR中，以供后续主CPU进行从CPU引导程序和文件系统的烧写。
步骤201至步骤204已完成了对主CPU对应的引导程序和文件系统的烧写，后续将通过主CPU完成对从CPU对应的引导程序和文件系统的烧写。需要说明的是，各从CPU引导程序和文件系统烧写的流程相同，下面以对一个从CPU对应的引导程序和文件系统进行烧写为例进行说明。
步骤205：主CPU对与多通道选通器连接的各GPIO接口的高低电平进行配置。
步骤206：多通道选通器依据GPIO接口的高低电平信号确定连通的二选一选通器。
每组GPIO接口信号均对应一个二选一选通器。
其中，每个从CPU对应一个二选一选通器以及一个闪存，当二选一选通器与多通道选通器连通时，二选一选通器与对应的闪存连通，与对应的从CPU断开；当二选一选通器与多通道选通器断开连通时，闪存与二选一选通器断开连通，与对应的从CPU连通。
本步骤中使用主CPU的GPIO控制多通道选通器，选通需要烧写的SPI Flash的通道。使用主CPU的GPIO控制二选一选通器，使SPI Flash与主CPU连接。
步骤207：主CPU从随机存储器中获取从CPU对应的第二引导程序及第二文件系统。
步骤208：主CPU将第二引导程序以及第二文件系统通过多通道选通器、二选一选通器传输至从CPU对应的闪存中。
主CPU将从CPU的引导程序以及文件系统拷贝到连入的SPI Flash中。
步骤209：第二引导程序以及第二文件系统传输完成后，主CPU重新对与多通道选通器连接的各GPIO接口进行配置。
主CPU重新对与多通道选通器连接的各GPIO接口进行配置，可以控制多通道选通器选通其他从CPU对应的二选一选通器，而与目前选通的二选一选通器断开。
步骤210：多通道选通器依据GPIO接口配置信息，断开与二选一选通器之间的连通，与其他二选一选通器连通。
与其他二选一选通器连通后，返回步骤207执行步骤207以及后续步骤，直至多核设备中全部从CPU的引导程序和文件系统均烧写完毕为止。返回步骤207之后，主CPU即可从DDR中获取所连通的二选一选通器对应的从CPU的、引导程序和文件系统，通过重新构建的通道将数据拷贝到从CPU对应的SPI Flash中，以完成从CPU引导程序和文件系统的烧写。
本发明实施例提供的多核设备引导程序和文件系统的烧写方法，将多核设备中的各CPU对应的引导程序和文件系统均存储在外部存储设备中，在初次向CPU中烧写引导程序和文件系统时，主CPU获取自身对应的第一引导程序以及第一文件系统进行烧写，在烧写完成后由主CPU通过多通道选通器分别与各从CPU对应的二选一选通器导通，由主CPU为从CPU进行引导程序以及文件系统的烧写。可见，本发明实施例的提供的多核设备引导程序和文件系统的烧写方法，各CPU的引导程序以及文件系统均由主CPU进行烧写，而无需技术人员逐一进行烧写，操作便捷且节省人力资源。
实施例三
参照图3，示出了本发明实施例三的一种多核设备引导程序和文件系统的烧写装置的结构框图。
本实施例的多核设备引导程序和文件系统的烧写装置包括：主CPU301、多通道选通器302、至少一个从CPU303、外部存储设备304、与主CPU连接的闪存305以及与主CPU连接的随机存储器306，其中，每个从CPU对应一个闪存307以及一个二选一选通器308。外部存储设备304可以为任意适当的存储设备如数据存储卡，本发明实施例中以每个从CPU对应的闪存为SPI Flash，随机存储器为DDR（Double Data Rate，双倍速率同步动态随机存储器）为例进行说明。
所述主CPU用于从外部存储设备中获取主CPU对应的第一引导程序及第一文件系统；将所述第一引导程序以及第一文件系统存储至所述主CPU连接的闪存中；从所述外部存储设备中，获取各从CPU对应的引导程序及文件系统；将各从CPU对应的引导程序及文件系统存储至所述主CPU连接的随机存储器中；针对每个从CPU，所述主CPU通过对与多通道选通器连接的各GPIO接口进行配置。
所述多通道选通器用于通过GPIO接口配置信息与从CPU对应的二选一选通器连通；其中，每个从CPU对应一个二选一选通器以及一个闪存，当二选一选通器与多通道选通器连通时，二选一选通器与对应的闪存连通，与对应的从CPU断开；当二选一选通器与多通道选通器断开连通时，闪存与二选一选通器断开连通，与对应的从CPU连通。
主CPU还用于从所述随机存储器中获取所述从CPU对应的第二引导程序及第二文件系统，并将所述第二引导程序以及第二文件系统通过所述多通道选通器、所述二选一选通器传输至所述从CPU对应的闪存中。
优选地，主CPU还用于在所述第二引导程序以及第二文件系统传输完成后，重新对与所述多通道选通器连接的各GPIO接口进行配置；所述多通道选通器依据GPIO接口配置信息，断开与所述二选一选通器之间的连通，与其他二选一选通器连通。
优选地，所述主CPU通过对与多通道选通器连接的各GPIO接口进行配置时，具体用于对与所述多通道选通器连接的各GPIO接口的高低电平进行配置；所述多通道选通器具体用于依据GPIO接口的高低电平信号确定连通的二选一选通器。
优选地，所述外部存储设备为所述多核设备中安装的数据存储卡即SD卡，所述SD卡与所述主CPU连通。
优选地，所述主CPU从外部存储设备中获取主CPU对应的第一引导程序及第一文件系统时，具体用于：确定所述主CPU的标识信息；在所述外部存储设备中确定所述标识信息对应的存储区域；从所述存储区域中获取主CPU对应的第一引导程序及第一文件系统。
本实施例的多核设备引导程序和文件系统的烧写装置用于实现前述实施例一以及实施例二中相应的多核系统引导程序和文件系统的烧写方法，并且具有相应的方法实施例的有益效果，在此不再赘述。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于系统实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上对本发明所提供的一种多核设备引导程序和文件系统的烧写方法和装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种多核设备引导程序和文件系统的烧写方法，其特征在于，所述方法包括：
主CPU从外部存储设备中获取主CPU对应的第一引导程序及第一文件系统；
所述主CPU将所述第一引导程序以及第一文件系统存储至所述主CPU连接的闪存中；
所述主CPU从所述外部存储设备中，获取各从CPU对应的引导程序及文件系统；
所述主CPU将各从CPU对应的引导程序及文件系统存储至所述主CPU连接的随机存储器中；
针对每个从CPU，所述主CPU通过对与多通道选通器连接的各GPIO接口进行配置，所述多通道选通器通过GPIO接口配置信息与从CPU对应的二选一选通器连通；其中，每个从CPU对应一个二选一选通器以及一个闪存，当二选一选通器与多通道选通器连通时，二选一选通器与对应的闪存连通，与对应的从CPU断开；当二选一选通器与多通道选通器断开连通时，闪存与二选一选通器断开连通，与对应的从CPU连通；
所述主CPU从所述随机存储器中获取所述从CPU对应的第二引导程序及第二文件系统；
所述主CPU将所述第二引导程序以及第二文件系统通过所述多通道选通器、所述二选一选通器传输至所述从CPU对应的闪存中。
2.根据权利要求1所述的方法，其特征在于，在所述主CPU将所述第二引导程序以及第二文件系统通过所述多通道选通器、所述二选一选通器传输至所述从CPU对应的闪存中的步骤之后，所述方法还包括：
所述第二引导程序以及第二文件系统传输完成后，所述主CPU重新对与所述多通道选通器连接的各GPIO接口进行配置；
所述多通道选通器依据GPIO接口配置信息，断开与所述二选一选通器之间的连通，与其他二选一选通器连通。
3.根据权利要求1所述的方法，其特征在于，所述主CPU通过对与多通道选通器连接的各GPIO接口进行配置，所述多通道选通器通过GPIO接口配置信息与从CPU对应的二选一选通器连通的步骤，包括：
所述主CPU对与所述多通道选通器连接的各GPIO接口的高低电平进行配置；
所述多通道选通器依据GPIO接口的高低电平信号确定连通的二选一选通器。
4.根据权利要求1所述的方法，其特征在于，所述外部存储设备为所述多核设备中安装的数据存储卡，所述数据存储卡与所述主CPU连通。
5.根据权利要求1所述的方法，其特征在于，所述主CPU从外部存储设备中获取主CPU对应的第一引导程序及第一文件系统的步骤，包括：
确定所述主CPU的标识信息；
在所述外部存储设备中确定所述标识信息对应的存储区域；
从所述存储区域中获取主CPU对应的第一引导程序及第一文件系统。
6.一种多核设备引导程序和文件系统的烧写装置，其特征在于，所述系统包括：主CPU、多通道选通器、至少一个从CPU、外部存储设备、与主CPU连接的闪存以及与主CPU连接的随机存储器，其中，每个从CPU对应一个闪存以及一个二选一选通器；
所述主CPU用于从外部存储设备中获取主CPU对应的第一引导程序及第一文件系统；将所述第一引导程序以及第一文件系统存储至所述主CPU连接的闪存中；从所述外部存储设备中，获取各从CPU对应的引导程序及文件系统；将各从CPU对应的引导程序及文件系统存储至所述主CPU连接的随机存储器中；针对每个从CPU，所述主CPU通过对与多通道选通器连接的各GPIO接口进行配置；
所述多通道选通器用于通过GPIO接口配置信息与从CPU对应的二选一选通器连通；其中，每个从CPU对应一个二选一选通器以及一个闪存，当二选一选通器与多通道选通器连通时，二选一选通器与对应的闪存连通，与对应的从CPU断开；当二选一选通器与多通道选通器断开连通时，闪存与二选一选通器断开连通，与对应的从CPU连通；
所述主CPU还用于从所述随机存储器中获取所述从CPU对应的第二引导程序及第二文件系统，并将所述第二引导程序以及第二文件系统通过所述多通道选通器、所述二选一选通器传输至所述从CPU对应的闪存中。
7.根据权利要求6所述的装置，其特征在于：
所述主CPU还用于在所述第二引导程序以及第二文件系统传输完成后，重新对与所述多通道选通器连接的各GPIO接口进行配置；
所述多通道选通器依据GPIO接口配置信息，断开与所述二选一选通器之间的连通，与其他二选一选通器连通。
8.根据权利要求6所述的装置，其特征在于：
所述主CPU通过对与多通道选通器连接的各GPIO接口进行配置时，具体用于对与所述多通道选通器连接的各GPIO接口的高低电平进行配置；
所述多通道选通器具体用于依据GPIO接口的高低电平信号确定连通的二选一选通器。
9.根据权利要求6所述的装置，其特征在于，所述外部存储设备为所述多核设备中安装的数据存储卡，所述数据存储卡与所述主CPU连通。
10.根据权利要求6所述的装置，其特征在于，所述主CPU从外部存储设备中获取主CPU对应的第一引导程序及第一文件系统时，具体用于：
确定所述主CPU的标识信息；在所述外部存储设备中确定所述标识信息对应的存储区域；从所述存储区域中获取主CPU对应的第一引导程序及第一文件系统。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611168879.6A CN108205443B (zh) | 2016-12-16 | 2016-12-16 | 一种多核设备引导程序和文件系统的烧写方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611168879.6A CN108205443B (zh) | 2016-12-16 | 2016-12-16 | 一种多核设备引导程序和文件系统的烧写方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108205443A CN108205443A (zh) | 2018-06-26 |
| CN108205443B true CN108205443B (zh) | 2019-02-05 |
Family
ID=62602587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611168879.6A Active CN108205443B (zh) | 2016-12-16 | 2016-12-16 | 一种多核设备引导程序和文件系统的烧写方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108205443B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109254799B (zh) * | 2018-08-29 | 2023-03-10 | 新华三技术有限公司 | 引导程序的启动方法、装置及通信设备 |
| CN111240753A (zh) * | 2019-12-31 | 2020-06-05 | 京信通信系统（中国）有限公司 | 引导程序的加载方法、存储介质及嵌入式终端 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100608652B1 (ko) * | 2004-12-22 | 2006-08-08 | 엘지전자 주식회사 | Ｒｉｌ을 이용한 듀얼 ｃｐｕ의 ｇｐｉｏ 제어 시스템 |
| CN101751364B (zh) * | 2010-01-25 | 2011-12-21 | 成都优博创技术有限公司 | 一种spi总线接口的固件isp烧录器和烧录方法 |
| CN101996087B (zh) * | 2010-12-02 | 2013-12-04 | 北京星河亮点技术股份有限公司 | 多核处理器阵列程序的动态加载方法 |
| CN103838746B (zh) * | 2012-11-21 | 2017-05-31 | 杭州海康威视数字技术股份有限公司 | 多cpu系统共享存储数据的方法及该系统 |
| CN103645920A (zh) * | 2013-12-19 | 2014-03-19 | 深圳市捷顺科技实业股份有限公司 | 一种嵌入式系统程序烧录方法及系统 |
| CN203982359U (zh) * | 2014-06-27 | 2014-12-03 | 国家电网公司 | 可同时连接多个模块的flash程序烧写装置 |
| CN104933004A (zh) * | 2015-06-24 | 2015-09-23 | 上海市共进通信技术有限公司 | 使用spi总线扩展cpu模块的系统及方法 |
-
2016
- 2016-12-16 CN CN201611168879.6A patent/CN108205443B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108205443A (zh) | 2018-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102015117019B4 (de) | Serielle Peripherieschnittstellen-Kettenkommunikation mit rahmengebundener Antwort | |
| DE102013110085B4 (de) | Nicht-flüchtige speichervorrichtung | |
| US11055085B2 (en) | Method, apparatus, and system for hot-deploying application | |
| DE102019129626A1 (de) | Vorwärtsfehlerkorrekturmechanismus für datenübertragung über mehrspurige verbindungen | |
| DE112015003397T5 (de) | Vorrichtung, System und Verfahren zur Bestimmung von Vergleichsinformationen basierend auf Speicherdaten | |
| CN106878204B (zh) | 一种虚拟机的创建方法和装置 | |
| US9952644B2 (en) | Device power management state transition latency advertisement for faster boot time | |
| DE112016004332T5 (de) | Verfahren, vorrichtungen und systeme zum taktversatzausgleich von datenverbindungaufteilungen | |
| DE102015106814A1 (de) | Datenübertragung basierend auf identifizierenden Informationen von Eingabegeräten | |
| CN107463409A (zh) | 一种接口转换方法、接口转换器、存储介质及电子终端 | |
| CN106487721B (zh) | 网络设备和用于网络设备中的报文转发方法 | |
| CN103997441A (zh) | 数据共享方法、装置和系统及家居设备 | |
| CN108205443B (zh) | 一种多核设备引导程序和文件系统的烧写方法和装置 | |
| US9940224B2 (en) | Automatic remote execution of an application | |
| DE102015102615A1 (de) | Kommunikation über eine Identifizierungsleitung | |
| KR20150130476A (ko) | 컴퓨터 애플리케이션에 대한 언어 번역 현지화를 위한 기법 | |
| CN103530178B (zh) | Android系统智能设备的锁屏方法及装置 | |
| CN106095528B (zh) | 一种检测虚拟机盘符的方法 | |
| US20160241641A1 (en) | Promotion of internet-of-things (iot) connectivity | |
| DE102015214915A9 (de) | Flexibles Planungsverfahren und Vorrichtung in LIN-Kommunikation | |
| CN105808492B (zh) | 一种信息处理方法及串行外围设备接口主控制器 | |
| CN113760578A (zh) | 跨进程快速传输大数据的方法、装置、设备及计算机程序 | |
| KR102437560B1 (ko) | 건축 장식재 디자인 업무 시스템 및 방법 | |
| CN104461603B (zh) | 一种信息处理方法及电子设备 | |
| CN106550005A (zh) | 用于处理rest软件架构中的媒体类型的方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 100000 Dongcheng District, Beijing, Qinglong Hutong 1, 1103 house of Ge Hua building. Applicant after: Video Link Power Information Technology Co., Ltd. Address before: 100000 Beijing Dongcheng District gogoa building A1103-1113 Applicant before: BEIJING VISIONVERA INTERNATIONAL INFORMATION TECHNOLOGY CO., LTD. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201230 Address after: 570105 room 1201, Central International Plaza, 77 Binhai street, Longhua District, Haikou City, Hainan Province Patentee after: Hainan Qiantang Shilian Information Technology Co.,Ltd. Address before: 100000 Dongcheng District, Beijing, Qinglong Hutong 1, 1103 house of Ge Hua building. Patentee before: VISIONVERA INFORMATION TECHNOLOGY Co.,Ltd. |