CN108173544A - 一种可兼容输入或输出控制的io端口电路 - Google Patents
一种可兼容输入或输出控制的io端口电路 Download PDFInfo
- Publication number
- CN108173544A CN108173544A CN201711491515.6A CN201711491515A CN108173544A CN 108173544 A CN108173544 A CN 108173544A CN 201711491515 A CN201711491515 A CN 201711491515A CN 108173544 A CN108173544 A CN 108173544A
- Authority
- CN
- China
- Prior art keywords
- resistance
- input
- branch
- connect
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Sources (AREA)
Abstract
本发明公开一种可兼容输入或输出控制的IO端口电路,包括:依次连接的MCU控制器、输入输出模块和接插端口,输入输出模块包括并联连接的数字信号输入支路和数字信号输出支路。本发明为一种可兼容输入或输出控制的IO端口电路,仅使用MCU控制器的一个I/O端口即可实现数字信号的控制输出或数字信号的读取,达到兼容输入或输出控制的应用效果,节约I/O端口的数量。本发明的数字信号输入支路、数字信号输出支路通过共用第一电阻R1和第四电阻R4,具有公共部分路径及元器件,节约器件的使用数量,从而可以简化电路结构、节省电路的成本。本发明的拓扑结构简单,元件使用数量少,冗余性小,可靠性好,在电路调试初期操作灵活性好,快速便捷。
Description
技术领域
本发明涉及IO端口电路领域,特别是涉及一种可兼容输入或输出控制的IO端口电路。
背景技术
在电池管理系统BMS中会经常使用DI功能模块电路来检测判断系统外部输入的数字信号,也常使用DO功能模块电路输出相应的数字信号给到系统外部。如MCU检测多路输入数字信号,或者输出多路数字信号供系统外部模块检测识别,则需更多路功能模块电路来实现DI/DO功能,则需要相应数量的MCU I/O管脚和接插件管脚配置。一方面会占用较多的MCU及接插件管脚配置资源,形成成本浪费,另一方面会使用较多的元器件数量,加大管理系统的面积和体积。同时,使用路数越多,系统的冗余性就越大,可靠性就会相应降低,发生故障的几率也随之增加。某一DI功能模块或者管脚在设计后期如需将其变更为DO功能模块,则变更内容多周期长,极其不便。
发明内容
本发明的目的是克服现有技术中的不足之处,提供一种可兼容输入或输出控制的IO端口电路。
本发明的目的是通过以下技术方案来实现的:
一种可兼容输入或输出控制的IO端口电路,包括:依次连接的MCU控制器、输入输出模块和接插端口,所述输入输出模块包括并联连接的述数字信号输入支路和数字信号输出支路。
作为进一步优选的方案,所述数字信号输出支路包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和第一三极管Q1,
所述MCU控制器经第一电阻R1后与所述第一三极管Q1的基极连接,所述第二电阻R2的一端与所述第一电阻R1连接,另一端接参考地GND,所述第一三极管Q1的集电极经所述第三电阻R3后与供电电源VCC连接,发射极接参考地GND,
所述第一三极管Q1的集电极还经所述第四电阻R4后与所述接插端口连接。
作为进一步优选的方案,所述数字信号输入支路包括第四电阻R4、第五电阻R5、第六电阻R6、第一电阻R1和第二三极管Q2,
所述接插端口经所述第四电阻R4后与所述第二三极管Q2的基极连接,所述第五电阻R5的一端与所述第四电阻R4连接,另一端接参考地GND,所述第二三极管Q2的集电极经所述第六电阻R6后与供电电源VCC连接,发射极接参考地GND;
所述第二三极管Q2的集电极还经所述第一电阻R1后与所述MCU控制器的I/O管脚连接。
作为进一步优选的方案,还包括一防浪涌支路,所述防浪涌支路的一端与所述接插端口连接,另一端接地。
作为进一步优选的方案,所述防浪涌支路包括一TVS管D1,所述TVS管D1与所述接插端口的一管脚连接,另一端接参考地GND。
作为进一步优选的方案,所述TVS管D1为双向TVS管。
本发明相比于现有技术的优点及有益效果如下:
1、本发明为一种可兼容输入或输出控制的IO端口电路,仅使用MCU控制器的一个I/O端口即可实现数字信号的控制输出或数字信号的读取,达到兼容输入或输出控制的应用效果,节约I/O端口的数量。
2、本发明的数字信号输入支路、数字信号输出支路通过共用第一电阻R1和第四电阻R4,具有公共部分路径及元器件,节约器件的使用数量,从而可以简化电路结构、节省电路的成本。
3、本发明的IO端口电路的拓扑结构简单,元件使用数量少,冗余性小,可靠性好,在电路调试初期操作灵活性好,快速便捷。
附图说明
图1为本发明的可兼容输入或输出控制的IO端口电路的原理框图;
图2为图1的可兼容输入或输出控制的IO端口电路的电路原理图。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施方式。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施方式。相反地,提供这些实施方式的目的是使对本发明的公开内容理解的更加透彻全面。
需要说明的是,当元件被称为“固定于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的,并不表示是唯一的实施方式。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例
一实施方式中,在电池管理系统BMS中会经常使用DI功能模块电路来检测判断系统外部输入的数字信号,也常使用DO功能模块电路输出相应的数字信号给到系统外部。如MCU检测多路输入数字信号,或者输出多路数字信号供系统外部模块检测识别,则需更多路功能模块电路来实现DI/DO功能,则需要相应数量的MCU I/O管脚和接插件管脚配置。一方面会占用较多的MCU及接插件管脚配置资源,形成成本浪费,另一方面会使用较多的元器件数量,加大管理系统的面积和体积。同时,使用路数越多,系统的冗余性就越大,可靠性就会相应降低,发生故障的几率也随之增加。某一DI功能模块或者管脚在设计后期如需将其变更为DO功能模块,则变更内容多周期长,极其不便。例如,一种可兼容输入或输出控制的IO端口电路,包括:依次连接的MCU控制器、输入输出模块和接插端口,所述输入输出模块包括并联连接的述数字信号输入支路和数字信号输出支路。本发明为一种可兼容输入或输出控制的IO端口电路,仅使用MCU控制器的一个I/O端口即可实现数字信号的控制输出或数字信号的读取,达到兼容输入或输出控制的应用效果,节约I/O端口的数量。本发明的数字信号输入支路、数字信号输出支路通过共用第一电阻R1和第四电阻R4,具有公共部分路径及元器件,节约器件的使用数量,从而可以简化电路结构、节省电路的成本。本发明的IO端口电路的拓扑结构简单,元件使用数量少,冗余性小,可靠性好,在电路调试初期操作灵活性好,快速便捷。
请参阅图1,本发明提供一种可兼容输入或输出控制的IO端口电路10,包括:依次连接的MCU控制器100、输入输出模块200和接插端口300,所述输入输出模块200包括并联连接的述数字信号输入支路210和数字信号输出支路220。要说明的是,所述MCU控制器100的应用管脚为输入输出管脚,即I/O端口,MCU控制器100用于接收DI信号或输出DO信号,其中DO信号自MCU控制器100的I/O端口输出至接插件端口300,DI信号由接插件端口300输入至MCU控制器100的I/O端口;具体的,在该IO电路中只用到一个I/O端口。所述数字信号输入支路210将输入的数字信号传输至MCU控制器100,所述数字信号输出支路220用于输出数字信号至接插端口300;所述接插端口300用于系统外部数字或模拟信号或者电源的输入,也可用于系统内部数字信号的输出。
需要说明的是,所述数字信号输出支路220包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和第一三极管Q1,所述MCU控制器100经第一电阻R1后与所述第一三极管Q1的基极连接,所述第二电阻R2的一端与所述第一电阻R1连接,另一端接参考地GND,所述第一三极管Q1的集电极经所述第三电阻R3后与供电电源VCC连接,发射极接参考地GND,所述第一三极管Q1的集电极还经所述第四电阻R4后与所述接插端口300连接。
还需要说明的是,所述数字信号输入支路210包括第四电阻R4、第五电阻R5、第六电阻R6、第一电阻R1和第二三极管Q2,所述接插端口300经所述第四电阻R4后与所述第二三极管Q2的基极连接,所述第五电阻R5的一端与所述第四电阻R4连接,另一端接参考地GND,所述第二三极管Q2的集电极经所述第六电阻R6后与供电电源VCC连接,发射极接参考地GND;所述第二三极管Q2的集电极还经所述第一电阻R1后与所述MCU控制器100的I/O管脚连接。具体的,所述第一电阻R1和第四电阻R4为匹配电阻,所述第二电阻R2和第五电阻R5为下拉电阻,所述第三电阻R3和第六电阻R6为上拉电阻。
在本实施例中,所述IO端口电路10还包括一防浪涌支路400,所述防浪涌支路400的一端与所述接插端口300连接,另一端接地。需要说明的是,所述防浪涌支路400包括一TVS管D1,所述TVS管D1与所述接插端口300的一管脚连接,另一端接参考地GND。具体的,所述TVS管D1为双向TVS管。
工作过程:
当该部分电路被用作数字信号输入(即DI信号)功能时,在电路板中只需贴装第一电阻R1、第四电阻R4、第五电阻R5、第六电阻R6、第二三极管Q2,其他元器件第二电阻R2、第三电阻R3、第一三极管Q1空贴。一般状态时,接插端口管脚被第五电阻R5拉低,MCU控制器的I/O端口被第六电阻R6拉高至VCC状态。当输入为有效高电平信号时,第二三极管Q2导通,MCU控制器的I/O端口通过第二三极管Q2的发射极连接至系统参考地GND,MCU控制器即可判断读取到响应的低电平输入信号,而做出相应的响应和动作。
当该部分电路被用作数字信号输出(即DO信号)功能时,在电路板中只需贴装第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一三极管Q1,其他元器件第五点电阻R5、第六电阻R6、第二二极管Q2空贴。一般状态时,接插端口管脚被第三电阻R3拉高至VCC,MCU控制器的I/O端口被第二电阻R2拉低至GND状态,当输出为有效高电平信号时,第一三极管Q1导通,接插件端口管脚通过第一三极管Q1的发射极连接至系统参考地GND,接插件端口管脚输出有效的低电平信号,接插组件外部系统检测到此低电平信号,即可做出相应的响应和动作。
DI功能和DO功能为互斥存在,MCU控制器的I/O管脚如果作为输出管脚时,那么此电路模块为输出DO功能;MCU控制器的I/O管脚如果作为输入管脚时,则此电路模块为输出DI功能;即使用MCU控制器的一个I/O管脚和接插端口的一个管脚,可实现功能DI或DO功能。
以上所述实施方式仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (6)
1.一种可兼容输入或输出控制的IO端口电路,其特征在于,包括:依次连接的MCU控制器、输入输出模块和接插端口,所述输入输出模块包括并联连接的数字信号输入支路和数字信号输出支路。
2.根据权利要求1所述的可兼容输入或输出控制的IO端口电路,其特征在于,所述数字信号输出支路包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和第一三极管Q1,
所述MCU控制器经第一电阻R1后与所述第一三极管Q1的基极连接,所述第二电阻R2的一端与所述第一电阻R1连接,另一端接参考地GND,所述第一三极管Q1的集电极经所述第三电阻R3后与供电电源VCC连接,发射极接参考地GND,
所述第一三极管Q1的集电极还经所述第四电阻R4后与所述接插端口连接。
3.根据权利要求1所述的可兼容输入或输出控制的IO端口电路,其特征在于,所述数字信号输入支路包括第四电阻R4、第五电阻R5、第六电阻R6、第一电阻R1和第二三极管Q2,
所述接插端口经所述第四电阻R4后与所述第二三极管Q2的基极连接,所述第五电阻R5的一端与所述第四电阻R4连接,另一端接参考地GND,所述第二三极管Q2的集电极经所述第六电阻R6后与供电电源VCC连接,发射极接参考地GND;
所述第二三极管Q2的集电极还经所述第一电阻R1后与所述MCU控制器的I/O管脚连接。
4.根据权利要求1所述的可兼容输入或输出控制的IO端口电路,其特征在于,还包括一防浪涌支路,所述防浪涌支路的一端与所述接插端口连接,另一端接地。
5.根据权利要求4所述的可兼容输入或输出控制的IO端口电路,其特征在于,所述防浪涌支路包括一TVS管D1,所述TVS管D1与所述接插端口的一管脚连接,另一端接参考地GND。
6.根据权利要求1所述的可兼容输入或输出控制的IO端口电路,其特征在于,所述TVS管D1为双向TVS管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711491515.6A CN108173544A (zh) | 2017-12-30 | 2017-12-30 | 一种可兼容输入或输出控制的io端口电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711491515.6A CN108173544A (zh) | 2017-12-30 | 2017-12-30 | 一种可兼容输入或输出控制的io端口电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108173544A true CN108173544A (zh) | 2018-06-15 |
Family
ID=62517050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711491515.6A Pending CN108173544A (zh) | 2017-12-30 | 2017-12-30 | 一种可兼容输入或输出控制的io端口电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108173544A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110119109A (zh) * | 2019-04-10 | 2019-08-13 | 汉腾汽车有限公司 | 一种汽车控制器高有效低有效兼容型输入电路 |
CN112596570A (zh) * | 2021-03-03 | 2021-04-02 | 上海灵动微电子股份有限公司 | 输入/输出电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4065680A (en) * | 1974-07-11 | 1977-12-27 | Signetics Corporation | Collector-up logic transmission gates |
CN101682328A (zh) * | 2007-03-31 | 2010-03-24 | 桑迪士克3D有限责任公司 | 包含晶体管跳通保护的电平移位器电路 |
CN103439905A (zh) * | 2013-08-29 | 2013-12-11 | 广州视源电子科技股份有限公司 | Io输入口扩展电路 |
CN103716037A (zh) * | 2013-12-17 | 2014-04-09 | 深圳市新国都技术股份有限公司 | 一种双向电平转换电路 |
CN107171663A (zh) * | 2017-05-04 | 2017-09-15 | 惠州市德赛西威汽车电子股份有限公司 | 一种用于远距离通信的电流环接口逻辑电路 |
-
2017
- 2017-12-30 CN CN201711491515.6A patent/CN108173544A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4065680A (en) * | 1974-07-11 | 1977-12-27 | Signetics Corporation | Collector-up logic transmission gates |
CN101682328A (zh) * | 2007-03-31 | 2010-03-24 | 桑迪士克3D有限责任公司 | 包含晶体管跳通保护的电平移位器电路 |
CN103439905A (zh) * | 2013-08-29 | 2013-12-11 | 广州视源电子科技股份有限公司 | Io输入口扩展电路 |
CN103716037A (zh) * | 2013-12-17 | 2014-04-09 | 深圳市新国都技术股份有限公司 | 一种双向电平转换电路 |
CN107171663A (zh) * | 2017-05-04 | 2017-09-15 | 惠州市德赛西威汽车电子股份有限公司 | 一种用于远距离通信的电流环接口逻辑电路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110119109A (zh) * | 2019-04-10 | 2019-08-13 | 汉腾汽车有限公司 | 一种汽车控制器高有效低有效兼容型输入电路 |
CN112596570A (zh) * | 2021-03-03 | 2021-04-02 | 上海灵动微电子股份有限公司 | 输入/输出电路 |
CN112596570B (zh) * | 2021-03-03 | 2021-04-30 | 上海灵动微电子股份有限公司 | 输入/输出电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102750252B (zh) | Usb/uart接口复用电路及使用该电路的电子设备 | |
CN204836132U (zh) | 一种通信设备的单板上的串行接口切换控制电路 | |
CN108173544A (zh) | 一种可兼容输入或输出控制的io端口电路 | |
CN202102275U (zh) | Io口扩展电路 | |
CN102404679B (zh) | 一种耳机检测电路及电子设备 | |
CN102445474B (zh) | 气体探测器及其传感器识别方法和传感器连接检测方法 | |
CN104122814A (zh) | 开关量采集转换检测电路及其检测方法 | |
CN207115402U (zh) | Usb接口电路 | |
CN215986443U (zh) | 一种Type C的CC检测功能电路 | |
CN106877078A (zh) | 可穿戴设备的端子连接电路及其方法 | |
CN206671419U (zh) | 一种电流测量系统 | |
CN206060730U (zh) | 一种带自检功能的a/d转换电路 | |
CN206004646U (zh) | 数字输入复用电路 | |
CN206002584U (zh) | 汽车电子控制器的电压检测电路 | |
CN204886919U (zh) | 简易式逻辑电平转换电路结构 | |
CN107478948B (zh) | 一种usb负载检测电路及检测方法 | |
CN207601785U (zh) | 外接电连接接口 | |
CN207675861U (zh) | 一种gpio口通断性测试电路 | |
CN206727987U (zh) | 一种车载导航线控按键控制装置 | |
CN201927018U (zh) | 串行口联络线输出数据管理的28n/2路家用电器自动化接线座 | |
CN217037163U (zh) | 电平转换电路 | |
CN206432513U (zh) | 可穿戴设备的端子连接电路 | |
CN109117401A (zh) | 一种串口电平转换器 | |
CN205283515U (zh) | 一种自适应的配对电路 | |
CN207766239U (zh) | 一种mcu硬件复位电路和bms系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180615 |