CN108141207A - 电压比较器 - Google Patents
电压比较器 Download PDFInfo
- Publication number
- CN108141207A CN108141207A CN201680061662.7A CN201680061662A CN108141207A CN 108141207 A CN108141207 A CN 108141207A CN 201680061662 A CN201680061662 A CN 201680061662A CN 108141207 A CN108141207 A CN 108141207A
- Authority
- CN
- China
- Prior art keywords
- switch
- amplifier
- order
- voltage comparator
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims description 6
- 238000004891 communication Methods 0.000 abstract description 10
- 230000005611 electricity Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 241001481828 Glyptocephalus cynoglossus Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 206010048669 Terminal state Diseases 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0233—Bistable circuits
- H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/135—Indexing scheme relating to amplifiers there being a feedback over one or more internal stages in the global amplifier
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
电压比较器(1)具有高开关速度和简单设计。它在高速通信应用中用作数字输入缓冲器时，可以将输入数字信号的脉宽失真最小化。此外它提供了简单的滞后电路(31)，可以很容易地用参考电流进行调节。滞后电路(31)取决于基准电流。该电流可以被选择为与温度、电源或另一可选参数成比例，并且可以是可编程的，以产生期望的滞后性能。
Description
技术领域
本发明涉及电压比较器，尤其是用于高速数字通信的电压比较器。
电压比较器用于比较两个信号的电压并给出数字输出。例如它们可通过比较输入信号和基准信号来用于检测输入数字信号高或低值。在通信应用中，这种功能需要非常快速的信号检测，以便将引入信号的任何脉宽失真最小化。
背景技术
在正常的电气环境中，预期输入信号包含大量噪声是很常见的。当输入信号接近比较器阈值时，比较器的不希望的行为是由于噪声引起的输入变化的错误检测。用于避免这种不希望的行为的现有技术是引入滞后，例如US5369319中所述的。
US6320429描述了带有多个增益级的放大器。
US4874969描述了带有滞后的高速CMOS比较器。
在现有技术中二极管负载被使用。在输入信号较大的情况下，输入晶体管中的一个会完全关掉，这会导致零偏置电流流经二极管负载。如果发生这种情况，那么当输入改变且器件试图开启时，首先会有一个延迟，因为二极管负载现在必须首先给其寄生电容“充电”。
在许多应用中，输入信号不够大会导致这种情况发生。在许多其他类型的应用中，这种延迟是完全可以忽略的。然而，在灵敏通信系统中，这种延迟导致通信系统中的脉宽失真。通常在高速通信系统中，通过使用低压全差分输入例如LVDS(低电压差分信号)标准避免了这个问题，借此任何充电延迟都完全对称并因此完全消除。然而，在需要单端高速系统的情况下，这是一个重要的问题。
本发明旨在提供一种具有高开关速度和/或简单设计的电压比较器。
发明内容
根据本发明，提供了一种电压比较器，包括第一级放大器，第一级放大器包括连接到第一和第二输入开关和第一和第二负载开关的源极的电流源。末级放大器(其可以是第二级或后续级的放大器)包括第一和第二输入开关以及第一和第二负载开关。
在第一级放大器中：
第一输入开关链接到电压输入，
第二输入开关链接到电压输入，并且
第一负载开关由第一输入开关偏置，并且第二负载开关由第二输入开关偏置。
第一级放大器负载开关被配置为二极管，其中，二极管的栅极连接到其漏极，并且电流源耦合到第一级放大器输入开关的漏极，二极管中的每一个具有到第一级放大器负载开关的栅极或漏极中的漏极馈送。
第一级放大器输入开关的漏极连接部连接到滞后电路的互补开关的端子，其中为了创建滞后电压的目的，所述互补开关在另一端子处与电流源连接在一起以响应于输出状态而改变在第一级放大器负载开关中流动的电流。
在一个实施例中，末级放大器由第一级放大器或所述第一级放大器和末级放大器之间的中间级放大器中的任一个进行偏置。
在一个实施例中，比较器包括两个或更多的中间级放大器。
在一个实施例中，中间级放大器还包括耦合到其负载开关的偏置电流源。
在一个实施例中，第一级放大器负载开关的栅极和漏极连接到相等电流源。
在一个实施例中，每个开关都是PMOS器件或NMOS器件。
在一个实施例中，为了控制滞后行为，滞后电路由与工作条件成比例的电流进行偏置。
在一个实施例中，工作条件是温度。
在一个实施例中，滞后电路被编程用于不同的工作环境或条件。
附加声明
根据本发明，提供了一种电压比较器，包括与第二级放大器链接的第一级放大器，其中第一级放大器的开关链接到两级的偏置开关。
在一个实施例中，第一级放大器包括：
链接到电压输入的开关(Mp1)，
链接到电压基准的开关(Mp2)，以及
由Mp1偏置的开关(Mn1)和由Mp2偏置的开关Mn2，
其中开关Mp1和Mp2还对第二级的开关(Mn3，Mn4)进行偏置。
在一个实施例中，电流源耦合到开关(MP1/2)的输入对的源极，其每个漏极馈送到连接负载的NMOS二极管(MN1/2)的栅极/漏极。
在一个实施例中，MN1/2的栅极/漏极连接到相等电流源。
在一个实施例中，MN1/2的栅极/漏极连接部连接到独立的互补开关，并且所述开关在电流源的漏极处连接在一起，其目的是使相等电流失衡，否则电流会从源极I1/2流入MN1/2以达到产生滞后电压的目的。
在一个实施例中，每个开关部件都是PMOS器件或NMOS器件。
在一个实施例中，连接负载的二极管的栅极耦合到第二级放大器的输入，并提供设置第二级放大器中的偏置电流的方法。
在一个实施例中，为控制滞后行为，滞后电流与工作条件成比例。
在一个实施例中，滞后电流被编程用于不同的工作环境或条件。
附图说明
根据下面参照附图通过举例方式给出的一些实施例的描述将更清楚地理解本发明，在附图中：
图1是示出本发明的电压比较器的电路图；以及
图2和3是示出替代电路的图示。
具体实施方式
电压比较器具有高开关速度和简单设计。它在高速通信应用中用作数字输入缓冲器时，可以将输入数字信号的脉宽失真最小化。此外它提供了简单的滞后电路，可以很容易地用参考电流进行调节。滞后电路取决于基准电流。该电流可以被选择为与温度、电源或另一可选参数成比例，并且可以是可编程的，以产生期望的滞后性能。
参考图1，输入第一级放大器21耦合到第二和末级放大器41，其输出连接到缓冲器51，或者在其他实施例中连接到一些其它的电路系统。输入放大器21具有由从偏置电流电路32流出的最小电流偏置的负载二极管33。而且，有输入开关Mp1和Mp2，其栅极相应地链接到Vin和Vref。滞后电路31包含互补开关Mp5、Mp6，并且根据输出的状态将电流调制到负载二极管33中的一个或另一个上。
术语“开关”广泛地用于涵盖具有可由输入控制的输出的任何器件，不一定是ON或OFF输出。
在Mp1完全关断并且不导电的情况下，二极管连接的MOS器件Mn1将由偏置电流电路32保持轻微偏置。该偏置电流具有三个好处：
(a)末级放大器41偏置电流具有明确的最小值。
(b)第一级放大器21输入开关Mp1和Mp2的漏极上的电压偏移以及相应地其负载开关Mn1/Mn2的栅极最小化。
(c)Mn1和Mn2的偏置电流通过使偏置电流失衡为实现良好控制的滞后提供了一种简单的方法。
(a)的好处是第二级放大器41的带宽比偏置电流下降到接近零的情况更稳定。当该电路用作通信系统中的输入缓冲器时，这将导致脉宽失真的最小化。
当该电路用作通信系统中的输入缓冲器时，(b)的效果是将减少脉宽失真。这是因为Mp1/2的漏极上的电压偏移被最小化。这样做的效果是对通信系统中的输入电压摆动幅度具有相对恒定的响应。这导致脉宽失真的最小化。
如(c)中所提到的，滞后的实现可以通过使负载二极管33的偏置电流失衡来完成。这是实现滞后的非常有利的方法，因为Mp1/Mp2的灵敏漏极节点存在可忽略的额外寄生负载，并且因此比先前实现滞后的方法提高了速度。
该滞后电流可以被控制以与例如温度之类的工作条件成比例，以随着温度稳定滞后，或者随着温度增加滞后以补偿增加的噪声。滞后电路还可以被编程为在噪声环境中增加，其代价是与由于跳闸阈值的变化而引起的滞后的利用相关联的脉宽失真的固有增加。
要认识到，偏置部件32对Mn1和Mn3以及Mn2和Mn4施加预偏置以加快打开。
有利地，第一和第二级21和41一起被偏置。这实现了改进的速度和低脉宽失真，同时最小化了电路复杂度和所需的硅面积。
滞后函数31将不等电流发送到Mn1和Mn2。这类似于将额外的电流调制到每个电流上。
更详细地说，Vin上的电压是变化的逻辑信号电平电压。Vref是1.2V的带隙基准电压。连接到Mp1和Mp2源极的电流源是PMOS电流镜，其栅极被偏置使其提供200uA电流。
电流源32是两个PMOS电流镜，其栅极被偏置以提供10uA。滞后电流源包含PMOS电流镜，其栅极被偏置以提供20uA。PMOS器件Mp4和Mp4被配置为充当互补开关。
应当指出，Mn3的栅极由Mn1偏置，而Mn4的栅极被Mn2偏置。暂时忽略31和32的偏置电流，根据Mp1和Mp2的输入电压，器件Mn1/Mn2可能被偏置0到200uA之间。如果选择器件Mn3和Mn4等于器件Mn1和Mn2，则当输入条件允许时，Mn1和Mn2电流的副本将流入Mn3和Mn4。通过认识到这一点，设计师可以仔细选择Mn3和Mn4相对于Mn1和Mn2的比例大小，以仔细控制Mn3和Mn4以及Mp3和Mn4放大器的电流以及带宽或速度。还应当指出，Mn3和Mn1之间的比例不一定和Mn4和Mn2之间的比例是一样的。类似地Mp4和Mp3之间的比例不一定相等，然而最好使Mn4和Mn3之间的比例和Mp4和Mp3之间的比例一样。这允许最小的脉宽失真，同时最大化功率效率。
重要的是要注意，忽略31和32的电流源意味着偏置电流可能下降到零。这具有允许Mn1/2上的电压降至零的相同缺点。也就是说，它会导致器件开启延迟，从而导致脉宽失真。然而，通过包括32的偏置电流，可以确保在Mn3和Mn4以及Mp3和Mp4的放大器中始终存在最小良好控制的偏置电流。
设计师选择32的电流源不相等也是微不足道的，以便为Mn3/4和Mp3/4创建不同的最小偏置电流。这种电流不平衡会使起始点从Vref等于Vin的点开始改变，但否则电路会起作用。
图2示出了与第一级放大器33类似的附加中间级101。额外的中间增益级也是可能的。这表明可以增加与在架构上第一级相似的额外增益级。这在输入端子输入信号非常小或者例如在输入端子上使用LVDS信号的情况下可能特别有用。在这种情况下，可能需要比图1所示的两级更多的增益。额外的级可能也可能不具有用于其二极管负载的偏置电流，但是优选实施例将包括偏置电流。额外级不需要任何额外的滞后，第一级的滞后就足够了。
图3示出了电路200，同样具有由相同附图标记表示的同样的部分，其中使用NMOS输入级201而不是PMOS级。这在输入电压Vin和Vref是可以关闭图1的PMOS输入的电压的情况下是有利的。因此，图3的实施例允许与图1的实施例不同的输入电压范围。
本发明不限于所描述的实施例，而是可以在结构和细节上变化。
Claims (9)
1.一种电压比较器，其包括第一级放大器(21)和末级放大器(41)，所述第一级放大器(21)包括连接到第一输入开关和第二输入开关(Mp1，Mp2)的源极的电流源(I1)以及第一负载开关和第二负载开关(33)(Mn1，Mn2)，所述末级放大器(41)包括第一输入开关和第二输入开关(Mn3，Mn4)以及第一负载开关和第二负载开关(Mp3，Mp4)，其中，在所述第一级放大器(21)中：
所述第一输入开关(Mp1)链接到电压输入(Vin)，并且
所述第二输入开关(Mp2)链接到电压输入(Vref)，并且
所述第一负载开关(Mn1)由所述第一输入开关(Mp1)偏置，并且所述第二负载开关(Mn2)由所述第二输入开关(Mp2)偏置，并且
其中，所述第一级放大器负载开关(Mn1，Mn2)，33)被配置为二极管，其中，所述二极管的栅极连接至所述二极管的漏极，并且
其中，电流源(32)耦合到所述第一级放大器输入开关(Mp1和Mp2)的漏极，所述第一级放大器输入开关中的每一个具有进入所述第一级放大器负载开关(Mn1，Mn2)的栅极或漏极中的漏极馈送，并且
其中，所述第一级放大器输入开关(Mp1，Mp2)的漏极连接部连接到滞后电路的互补开关(Mp5，Mp6)的端子，其中，为了创建滞后电压的目的，所述互补开关在另一端子处与电流源(32)连接在一起，以响应于输出(51)的状态而改变在所述第一级放大器负载开关(33)(Mn1，Mn2)中流动的电流。
2.根据权利要求1所述的电压比较器，其中，所述末级放大器(41)由所述第一级放大器(21)或所述第一级放大器和末级放大器之间的中间级放大器(101)中的任一个进行偏置。
3.根据权利要求2所述的电压比较器，包括两个或更多的中间级放大器。
4.根据权利要求2或3中任一项所述的电压比较器，其中，中间级放大器还包括耦合到其负载开关(Mn5，Mn6)的偏置电流源(102)。
5.根据权利要求1到4中的任一项所述的电压比较器，其中，所述第一级放大器负载开关(Mn1，Mn2)的栅极和漏极连接到相等电流源(32)。
6.根据权利要求1到5中的任一项所述的电压比较器，其中，每个开关是PMOS器件或NMOS器件。
7.根据前述权利要求中的任一项所述的电压比较器，其中，为了控制滞后行为，所述滞后电路(31)由与工作条件成比例的电流进行偏置。
8.根据权利要求7所述的电压比较器，其中，所述工作条件是温度。
9.根据权利要求1到8中的任一项所述的电压比较器，其中，所述滞后电流被编程用于不同的工作环境或条件。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP15185221.7 | 2015-09-15 | ||
| EP15185221 | 2015-09-15 | ||
| PCT/EP2016/071534 WO2017046073A1 (en) | 2015-09-15 | 2016-09-13 | A voltage comparator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108141207A true CN108141207A (zh) | 2018-06-08 |
Family
ID=54145672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201680061662.7A Pending CN108141207A (zh) | 2015-09-15 | 2016-09-13 | 电压比较器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10411676B2 (zh) |
| EP (1) | EP3350923A1 (zh) |
| CN (1) | CN108141207A (zh) |
| WO (1) | WO2017046073A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109039311A (zh) * | 2018-07-25 | 2018-12-18 | 湖南国科微电子股份有限公司 | 比较器 |
| CN109286372A (zh) * | 2018-09-19 | 2019-01-29 | 电子科技大学 | 一种高精度的振荡器电路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3487071A1 (en) * | 2017-11-20 | 2019-05-22 | Nxp B.V. | Hysteresis comparator |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6229350B1 (en) * | 1997-12-30 | 2001-05-08 | Texas Instruments Incorporated | Accurate, fast, and user programmable hysteretic comparator |
| US20090058471A1 (en) * | 2007-09-05 | 2009-03-05 | Jennic Ltd. | Rail-to-rail comparator with hysteresis |
| JP2011124931A (ja) * | 2009-12-14 | 2011-06-23 | Samsung Electronics Co Ltd | コンパレータ及び半導体装置 |
| CN203086428U (zh) * | 2013-02-05 | 2013-07-24 | 长沙韶光半导体有限公司 | 一种通用集成电压比较器电路 |
| CN103546127A (zh) * | 2012-07-11 | 2014-01-29 | 北京大学 | 一种失调存储的低功耗高速比较器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4874969A (en) | 1988-06-08 | 1989-10-17 | National Semiconductor Corporation | High speed CMOS comparator with hysteresis |
| US6320429B1 (en) | 1991-06-28 | 2001-11-20 | Fuji Electric Co., Ltd. | Integrated circuit having a comparator circuit including at least one differential amplifier |
| US5369319A (en) | 1992-12-21 | 1994-11-29 | Delco Electronics Corporation | Comparator having temperature and process compensated hysteresis characteristic |
| US5656957A (en) * | 1995-10-19 | 1997-08-12 | Sgs-Thomson Microelectronics, Inc. | Comparator circuit with hysteresis |
| US6970022B1 (en) * | 2003-09-18 | 2005-11-29 | Lattice Semiconductor Corporation | Controlled hysteresis comparator with rail-to-rail input |
| KR100559406B1 (ko) * | 2004-10-15 | 2006-03-10 | 삼성전자주식회사 | 히스테리시스를 갖는 비교기 및 그것을 사용한 비교 방법 |
| US7570083B2 (en) | 2007-04-27 | 2009-08-04 | Avago Technologies Enterprise IP (Singapore) Pte. Ltd. | High-speed receiver assembly |
| US8203370B2 (en) | 2009-06-30 | 2012-06-19 | Silicon Laboratories Inc. | Schmitt trigger with gated transition level control |
-
2016
- 2016-09-13 EP EP16763541.6A patent/EP3350923A1/en not_active Withdrawn
- 2016-09-13 US US15/760,137 patent/US10411676B2/en active Active
- 2016-09-13 CN CN201680061662.7A patent/CN108141207A/zh active Pending
- 2016-09-13 WO PCT/EP2016/071534 patent/WO2017046073A1/en active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6229350B1 (en) * | 1997-12-30 | 2001-05-08 | Texas Instruments Incorporated | Accurate, fast, and user programmable hysteretic comparator |
| US20090058471A1 (en) * | 2007-09-05 | 2009-03-05 | Jennic Ltd. | Rail-to-rail comparator with hysteresis |
| JP2011124931A (ja) * | 2009-12-14 | 2011-06-23 | Samsung Electronics Co Ltd | コンパレータ及び半導体装置 |
| CN103546127A (zh) * | 2012-07-11 | 2014-01-29 | 北京大学 | 一种失调存储的低功耗高速比较器 |
| CN203086428U (zh) * | 2013-02-05 | 2013-07-24 | 长沙韶光半导体有限公司 | 一种通用集成电压比较器电路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109039311A (zh) * | 2018-07-25 | 2018-12-18 | 湖南国科微电子股份有限公司 | 比较器 |
| CN109286372A (zh) * | 2018-09-19 | 2019-01-29 | 电子科技大学 | 一种高精度的振荡器电路 |
| CN109286372B (zh) * | 2018-09-19 | 2021-04-02 | 电子科技大学 | 一种高精度的振荡器电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180254771A1 (en) | 2018-09-06 |
| EP3350923A1 (en) | 2018-07-25 |
| WO2017046073A1 (en) | 2017-03-23 |
| US10411676B2 (en) | 2019-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1848019B (zh) | 恒压电源电路和测试恒定电压源的方法 | |
| KR101739290B1 (ko) | 차동 증폭 회로 및 시리즈 레귤레이터 | |
| US8742819B2 (en) | Current limiting circuitry and method for pass elements and output stages | |
| US7339402B2 (en) | Differential amplifier with over-voltage protection and method | |
| US7548117B2 (en) | Differential amplifier having an improved slew rate | |
| US7969191B2 (en) | Low-swing CMOS input circuit | |
| KR20110035942A (ko) | 전압 조정기 | |
| CN103309387A (zh) | 电压调节器 | |
| KR20090028282A (ko) | 저전압 강하 레귤레이터 | |
| CN108141207A (zh) | 电压比较器 | |
| US8044687B2 (en) | Wide input common mode voltage comparator | |
| TWI463792B (zh) | 具有過衝抑制功能的放大電路 | |
| CN110045777B (zh) | 逆流防止电路以及电源电路 | |
| CN107171650B (zh) | 可变增益放大电路 | |
| US20180287576A1 (en) | Transconductance amplifier | |
| CN102279608B (zh) | 稳压电路 | |
| US20050017795A1 (en) | Bias voltage generating circuit and differential amplifier | |
| EP1626496B1 (en) | Differential gain stage for low voltage supply | |
| US6777984B2 (en) | Differential amplifying method and apparatus capable of responding to a wide input voltage range | |
| CN112684841B (zh) | 高电源抑制比的低压差线性稳压器 | |
| JPH0794969A (ja) | 高速電流感知増幅器 | |
| CN102064777B (zh) | 放大电路 | |
| US20240111320A1 (en) | Voltage regulator | |
| JP7192075B2 (ja) | 電流検出アンプ | |
| US11050390B2 (en) | Amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180608 |