CN108139981B - 一种页表缓存tlb中表项的访问方法，及处理芯片 - Google Patents

一种页表缓存tlb中表项的访问方法，及处理芯片 Download PDF

Info

Publication number
CN108139981B
CN108139981B CN201680057302.XA CN201680057302A CN108139981B CN 108139981 B CN108139981 B CN 108139981B CN 201680057302 A CN201680057302 A CN 201680057302A CN 108139981 B CN108139981 B CN 108139981B
Authority
CN
China
Prior art keywords
virtual
page number
table entry
page
physical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680057302.XA
Other languages
English (en)
Other versions
CN108139981A (zh
Inventor
蔡卫光
顾雄礼
方磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN108139981A publication Critical patent/CN108139981A/zh
Application granted granted Critical
Publication of CN108139981B publication Critical patent/CN108139981B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/68—Details of translation look-aside buffer [TLB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

一种页表缓存TLB中表项的访问方法，及处理芯片，其中方法包括：所述表项包括至少一个组合表项，所述组合表项包括虚拟大页号，位向量字段以及物理大页号，其中，所述虚拟大页号为N个连续的虚拟页的标识，所述位向量字段包含N个比特，所述N个比特和所述N个连续的虚拟页一一对应，且所述N个比特分别用来标识所述N个连续的虚拟页的页表存在状态，所述物理大页号为所述N个连续的虚拟页所对应的N个连续的物理页的标识。使用一个表项表示了多个虚拟页到物理页的映射，在页表长度固定的情况下，可以将TLB中表项的数量成倍增加，从而提高TLB命中概率，减少TLB Miss，因此可以降低程序处理延迟提高处理芯片的处理效率。

Description

一种页表缓存TLB中表项的访问方法，及处理芯片
技术领域
本发明涉及信息技术领域，特别涉及一种页表缓存TLB中表项的访问方法，及处理芯片。
背景技术
程序员编写程序时，需要约定代码段的起始地址和数据段的起始地址。有了这些地址，才能够知道每条指令的地址和每个数据的地址。有了指令的地址，跳转指令和函数调用指令才能够执行；有了数据的地址，访存指令才可以执行。
但是，不同的程序员在编写各自的程序的时候，以及一个程序员在编写不同的程序的时候，如何约定各个程序的代码段起始地址和数据段起始地址就成为比较关键的问题。为了解决这个问题，引入了虚拟地址(Virtual Address)与物理地址(PhysicalAddress)的概念和技术。
有了虚拟地址技术后，程序员在编写程序的时候，所看到的都是虚拟地址。此时，任何一个程序的代码段起始地址和数据段起始地址都是一个固定的数值。即，一个程序的代码段起始地址和另一个程序的代码段起始地址是相同的；同理，一个程序的数据段起始地址和另一个程序的数据段起始地址也是相同的。因此，程序员无需自己去约定或决定它们的取值。
而在程序真正开始执行的时候，操作系统(Operating System，OS)会寻找当前可用的物理地址，并将程序所用的虚拟地址映射到这些物理地址。因此，多个程序同时执行时，它们实际上处于不同的物理地址，从而保证了程序的正常执行。
内存中的物理地址空间是以页(Page)为单位进行组织的，操作系统在对内存管理时，会将物理地址空间划分为连续的页面。虚拟地址空间也会被划分为以页为单位的连续页面。虚拟地址由两部分构成，即虚拟页号(Virtual Page Number，VPN)和页内偏移(Offset)，相应的，物理地址也由两部分构成，即物理框架号(也称为物理页号)(PhysicalFrame Number，PFN)以及页内偏移(Offset)。因此，虚拟地址映射到这些物理地址是将一个虚拟地址的页编号映射到一个物理地址的页编号的过程，这种虚拟页号到物理页号的映射关系是采用页表(Page Table)表项的方式保存在内存中。为了加快虚拟页号到物理页号的转换过程，在处理芯片的缓存中划出一部分空间，即快速转换缓冲区(TranslationLookaside Buffer，TLB)来存储部分页表表项。
由于缓存空间非常有限，存储在其中的页表表项的数目受到限制，采用以上页表在实现虚拟地址向物理地址转换过程中，大量出现无法在缓存中的页表中找到虚拟页号对应的物理页号的情况，即：称为TLB缺失(TLB Miss)，这将导致程序处理的严重延迟，进而导致处理芯片处理效率降低。
发明内容
本发明实施例提供了一种页表的使用方法，及处理芯片，用于降低TLB Miss的几率，降低程序处理延迟并提高处理芯片的处理效率。
一方面，提供了一种TLB中表项的访问方法的实施例，本实施例是TLB内的表项中正好有一个组合表项，即：用一个组合表项表示多个虚拟页到物理页的映射关系的情况；在这种情况下发生TLB命中(TLB Hit)的场景，具体如下：
所述TLB的表项包括至少一个组合表项，所述组合表项包括虚拟大页号，位向量字段以及物理大页号，其中，所述虚拟大页号为N个连续的虚拟页的标识，所述位向量字段包含N个比特，所述N个比特和所述N个连续的虚拟页一一对应，且所述N个比特分别用来标识所述N个连续的虚拟页的页表存在状态，所述物理大页号为所述N个连续的虚拟页所对应的N个连续的物理页的标识，所述方法包括：
接收虚拟地址，计算所述虚拟地址的虚拟大页号以及所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量；所述虚拟地址的虚拟大页号由所述虚拟地址所属的虚拟页号除以N取整得到；所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量由所述虚拟地址所属的虚拟页号除以N取余得到；所述N为大于1的整数；
确定所述虚拟地址的虚拟大页号与所述TLB包括的组合表项中的虚拟大页号是否相同，并确定所述组合表项中的位向量字段中与所述虚拟地址所属虚拟页对应的比特是否为预定值；
若所述两个确定结果均为是，则确定所述虚拟地址对应的物理页号为：所述组合表项中的物理大页号与所述N的乘积，再与所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量的和。
在本实施中，使用一个表项表示了多个虚拟页到物理页的映射，在页表长度固定的情况下，可以将TLB中表项的数量成倍增加，从而提高TLB命中概率，减少TLB Miss，因此可以降低程序处理延迟提高处理芯片的处理效率。
在一个可选的实现方式中，还有一种情况是有一个独立表项只表示一个虚拟页到物理页的映射关系，在这种情况下产生TLB Hit的情况，具体如下：
所述表项包括至少一个独立表项，所述独立表项包括虚拟大页号，虚拟大页内偏移量，物理大页号以及物理大页内偏移量，其中，所述虚拟大页由N个连续的虚拟页构成，所述虚拟大页号为所述N个连续的虚拟页的标识，所述虚拟大页内偏移量为相对于所述独立表项的虚拟大页号的第一个虚拟页号的偏移量，所述物理大页由所述N个连续的虚拟页所对应的N个连续的物理页构成，所述物理大页号为所述N个连续的虚拟页所对应的N个连续的物理页的标识，所述物理大页内偏移量为相对于所述独立表项的物理大页号的第一个物理页号的偏移量，所述方法还包括：
确定所述虚拟地址的虚拟大页号与所述TLB包括的独立表项中的虚拟大页号是否相同，并确定所述独立表项中的虚拟大页内偏移量与所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量是否相同；
若所述两个确定结果均为相同，则确定所述虚拟地址对应的物理页号为：所述独立表项的物理大页号与所述N的乘积，再与所述独立表项的物理大页内偏移量的和。
本实施例提供了在存在不能使用组合表项表示虚拟页到物理页的映射关系的时候，使用独立表项来表示这种映射关系，作为组合表项的补充。
在一个可选的实现方式中，组合表项可能可以用于预测物理页号，因此TLB Miss的情况下，有一种在组合表中虚拟大页号Hit的情况，这种情况下如果组合表项标识为可以进行地址预测，那么具体如下：
若所述组合表项中的位向量字段中与所述虚拟地址所属虚拟页对应的比特为非预定值，并且，所述独立表项中的虚拟大页内偏移量与所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量不相同，所述组合表项还还包括用于表示所述组合表项是否可用于地址预测的标识位，所述方法还包括：
若所述虚拟地址的虚拟大页号与所述组合表项中的虚拟大页相同，且所述组合表项中包含用于表示所述组合表项可用于地址预测的标识位，则确定预测页号以所述预测页进行访存，并执行页表移动；所述预测页号为：所述组合表项中的物理大页号与所述N的乘积，再与所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量的和。
本实施例在TLB Miss的情况下，使用组合表进行地址预测，并不一定需要等待页表移动结果，因此可以提高访存速度。
在一个可选的实现方式中，基于地址预测的结果正确性，如果地址预测正确，本发明实施例还提供了表项修改的方案，具体如下：在所述执行页表移动之后，所述方法还包括：
若所述页表移动的结果表明所述预测页号正确，将所述组合表项中的位向量字段中与所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量对应的比特修改为所述预定值。
本实施例新增了一个虚拟页与物理页之间的映射关系到TLB中，但是并没有新增表项，可以节省TLB中表项开销。
在一个可选的实现方式中，基于地址预测的结果正确性，如果地址预测错误，本发明实施例还提供了表项的修改方案，具体如下：在所述执行页表移动之后，所述方法还包括：
若所述页表移动的结果表明所述预测页号错误，在所述组合表项中设置用于表示所述组合表项不可用于地址预测的标识位。
本实施例将发生错误地址预测的组合表项标识为不可用于地址预测，这样可以避免再次出现地址预测错误的情况。
在一个可选的实现方式中，基于地址预测的正确性，如果地址预测错误，本发明实施例还提供了新增独立表项的实现方案，具体如下：在确定所述页表移动的结果表明所述预测页号错误之后，所述方法还包括：
新增新独立表项，所述新独立表项包含：虚拟大页号，虚拟大页内偏移量，物理大页号以及物理大页内偏移量；
其中，所述新独立表项的虚拟大页由N个连续的虚拟页构成，所述新独立表项的虚拟大页号由所述虚拟地址所属的虚拟页号除以N取整得到，所述新独立表项的虚拟大页内偏移量由所述虚拟地址所属的虚拟页号除以N取余得到；所述页表移动的结果为所述虚拟地址对应的真实物理页号；所述新独立表项的物理大页号由所述真实物理页号除以N取整得到，所述新独立表项的物理大页内偏移量由所述真实物理页号除以N取余得到。
本实施例提供了在TLB中新增独立表项的实现方案，该新独立表项属于不能与其他组合表项或者独立表项合并的情况，新独立表项可以替换掉TLB中的一个独立表项。
在一个可选的实现方式中，本发明实施例还提供了在发生TLB Miss的情况下，未进行地址预测，需要新增表项的情况下，可能节省表项的一种情况，若未通过所述TLB成功确定所述虚拟地址对应的物理页号，所述方法还包括：
执行页表移动确定所述虚拟地址对应的真实物理页号；
确定需要新增的目标表项，所述目标表项包含：虚拟大页号，虚拟大页内偏移量，物理大页号以及物理大页内偏移量；其中，所述目标表项的虚拟大页由N个连续的虚拟页构成，所述目标表项的虚拟大页号由所述虚拟地址所属的虚拟页号除以N取整得到，所述目标表项的虚拟大页内偏移量由所述虚拟地址所属的虚拟页号除以N取余得到；所述页表移动的结果为所述虚拟地址对应的真实物理页号；所述目标表项的物理大页号由所述真实物理页号除以N取整得到，所述目标表项的物理大页内偏移量由所述真实物理页号除以N取余得到；
若所述独立表项的虚拟大页号与所述目标表项的虚拟大页号相同，且所述独立表项的物理大页号与所述目标表项的物理大页号相同，且所述独立表项的虚拟大页内偏移量与所述目标表项的虚拟大页内偏移量的差值等于所述独立表项的物理大页内偏移量与所述目标表项的物理大页内偏移量的差值，则合并所述独立表项和所述目标表项为目标组合表项，在所述目标组合表项中包含：虚拟大页号，位向量字段以及物理大页号；所述目标组合表项的虚拟大页号等于所述独立表项的虚拟大页号，所述目标组合表项的物理大页号等于所述独立表项的物理大页号，所述目标组合表项中的位向量字段中与所述虚拟地址所属虚拟页对应的比特为所述预定值，所述目标组合表项中的位向量字段中与所述独立表项的虚拟页对应的比特为所述预定值；所述独立表项的虚拟页的页号为所述独立表项的物理大页号与所述N的乘积，再与所述独立表项的物理大页内偏移量的和；
否则，新增所述目标表项为新的独立表项。
在本实施例中，未通过所述TLB成功确定所述虚拟地址对应的物理页号，是指TLB中没有存储虚拟地址所需要的虚拟页号到物理页号的对应关系，具体可以是没有发生虚拟大页号Hit的情况。本实施例在TLB中新增了虚拟页到物理页的对应关系，但是并不需要在TLB中新增表项，因此可以节省表项的开销，减少TLB Miss的发生。
在一个可选的实现方式中，为了进一步提高处理芯片的运算效率，所述N为2的M次方，M大于或等于1；
所述虚拟地址的大页号通过所述虚拟地址的虚拟页号右移M位得到；和/或，所述虚拟地址的偏移量通过截取所述虚拟地址的虚拟页号的后M位得到。
本实施例采用特定的N使得地址运算通过移位和截取实现，不需要进行乘法和除法这些相对复杂的运算，因此可以提高处理芯片的运算效率。
二方面，还提供了一种处理芯片实施例，所述处理芯片包括：页表缓存TLB和缓存控制单元；
所述页表缓存中存储有页表，所述页表的表项包括至少一个组合表项，所述组合表项包括虚拟大页号，位向量字段以及物理大页号，其中，所述虚拟大页号为N个连续的虚拟页的标识，所述位向量字段包含N个比特，所述N个比特和所述N个连续的虚拟页一一对应，且所述N个比特分别用来标识所述N个连续的虚拟页的页表存在状态，所述物理大页号为所述N个连续的虚拟页所对应的N个连续的物理页的标识；
所述缓存控制单元包括第一输入端、第一输出端、第二输入端、第二输出端；所述第一输入端用于接收虚拟地址；所述第二输入端用于连接所述页表缓存，所述第二输入端用于连接所述页表缓存，所述第二输出端用于输出表项访问的结果；
所述缓存控制单元，用于通过所述第一输入端接收所述虚拟地址，计算所述虚拟地址的虚拟大页号以及所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量；所述虚拟地址的虚拟大页号由所述虚拟地址所属的虚拟页号除以N取整得到；所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量由所述虚拟地址所属的虚拟页号除以N取余得到；所述N为大于1的整数；通过所述第一输出端访问所述组合页表并通过所述第二输入端接收访问结果，依据所述访问结果确定所述虚拟地址的虚拟大页号与所述TLB包括的组合表项中的虚拟大页号是否相同，并确定所述组合表项中的位向量字段中与所述虚拟地址所属虚拟页对应的比特是否为预定值；若所述两个确定结果均为是，则确定所述虚拟地址对应的物理页号为：所述组合表项中的物理大页号与所述N的乘积，再与所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量的和，通过所述第二输出端输出所述虚拟地址对应的物理页号。
在一个可选的实现方式中，所述页表缓存中存储的页表的表项包括至少一个独立表项，所述独立表项包括虚拟大页号，虚拟大页内偏移量，物理大页号以及物理大页内偏移量，其中，所述虚拟大页由N个连续的虚拟页构成，所述虚拟大页号为所述N个连续的虚拟页的标识，所述虚拟大页内偏移量为相对于所述独立表项的虚拟大页号的第一个虚拟页号的偏移量，所述物理大页由所述N个连续的虚拟页所对应的N个连续的物理页构成，所述物理大页号为所述N个连续的虚拟页所对应的N个连续的物理页的标识，所述物理大页内偏移量为相对于所述独立表项的物理大页号的第一个物理页号的偏移量；
所述缓存控制单元，还用于依据所述访问结果确定所述虚拟地址的虚拟大页号与所述TLB包括的独立表项中的虚拟大页号是否相同，并确定所述独立表项中的虚拟大页内偏移量与所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量是否相同；若所述两个确定结果均为相同，则确定所述虚拟地址对应的物理页号为：所述独立表项的物理大页号与所述N的乘积，再与所述独立表项的物理大页内偏移量的和。
在一个可选的实现方式中，所述缓存控制单元，还用于在确定所述组合表项中的位向量字段中与所述虚拟地址所属虚拟页对应的比特为非预定值，并且，所述独立表项中的虚拟大页内偏移量与所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量不相同，所述组合表项还还包括用于表示所述组合表项是否可用于地址预测的标识位之后，若确定所述虚拟地址的虚拟大页号与所述组合表项中的虚拟大页相同，且所述组合表项中包含用于表示所述组合表项可用于地址预测的标识位，则确定预测页号以所述预测页进行访存，并执行页表移动；所述预测页号为：所述组合表项中的物理大页号与所述N的乘积，再与所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量的和。
在一个可选的实现方式中，所述缓存控制单元还包括第三输入端，所述第三输入端用于接收页表移动的结果；
所述缓存控制单元，还用于若所述页表移动的结果表明所述预测页正确，通过所述第一输出端将所述组合表项中的位向量字段中与所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量对应的比特修改为所述预定值。
在一个可选的实现方式中，所述缓存控制单元，还用于在所述执行页表移动之后，若所述页表移动的结果表明所述预测页号错误，通过所述第一输出端在所述页表缓存中的所述组合表项中设置用于表示所述组合表项不可用于地址预测的标识位。
在一个可选的实现方式中，所述缓存控制单元，还用于在确定所述页表移动的结果表明所述预测页号错误之后，通过所述第一输出端在所述页表缓存中新增新独立表项，所述新独立表项包含：虚拟大页号，虚拟大页内偏移量，物理大页号以及物理大页内偏移量；
其中，所述新独立表项的虚拟大页由N个连续的虚拟页构成，所述新独立表项的虚拟大页号由所述虚拟地址所属的虚拟页号除以N取整得到，所述新独立表项的虚拟大页内偏移量由所述虚拟地址所属的虚拟页号除以N取余得到；所述页表移动的结果为所述虚拟地址对应的真实物理页号；所述新独立表项的物理大页号由所述真实物理页号除以N取整得到，所述新独立表项的物理大页内偏移量由所述真实物理页号除以N取余得到。
在一个可选的实现方式中，所述缓存控制单元，还用于若未通过所述TLB成功确定所述虚拟地址对应的物理页号，执行页表移动确定所述虚拟地址对应的真实物理页号；确定需要新增的目标表项，所述目标表项包含：虚拟大页号，虚拟大页内偏移量，物理大页号以及物理大页内偏移量；其中，所述目标表项的虚拟大页由N个连续的虚拟页构成，所述目标表项的虚拟大页号由所述虚拟地址所属的虚拟页号除以N取整得到，所述目标表项的虚拟大页内偏移量由所述虚拟地址所属的虚拟页号除以N取余得到；所述页表移动的结果为所述虚拟地址对应的真实物理页号；所述目标表项的物理大页号由所述真实物理页号除以N取整得到，所述目标表项的物理大页内偏移量由所述真实物理页号除以N取余得到；
若所述独立表项的虚拟大页号与所述目标表项的虚拟大页号相同，且所述独立表项的物理大页号与所述目标表项的物理大页号相同，且所述独立表项的虚拟大页内偏移量与所述目标表项的虚拟大页内偏移量的差值等于所述独立表项的物理大页内偏移量与所述目标表项的物理大页内偏移量的差值，则通过所述第一输出端合并所述页表缓存中的所述独立表项和所述目标表项为目标组合表项，在所述目标组合表项中包含：虚拟大页号，位向量字段以及物理大页号；所述目标组合表项的虚拟大页号等于所述独立表项的虚拟大页号，所述目标组合表项的物理大页号等于所述独立表项的物理大页号，所述目标组合表项中的位向量字段中与所述虚拟地址所属虚拟页对应的比特为所述预定值，所述目标组合表项中的位向量字段中与所述独立表项的虚拟页对应的比特为所述预定值；所述独立表项的虚拟页的页号为所述独立表项的物理大页号与所述N的乘积，再与所述独立表项的物理大页内偏移量的和；
否则，通过所述第一输出端在所述页表缓存中新增所述目标表项为新的独立表项。
在一个可选的实现方式中，所述缓存控制单元，用于若所述N为2的M次方，M大于或等于1；则通过所述虚拟地址的虚拟页号右移M位得到所述虚拟地址的大页号；和/或，通过截取所述虚拟地址的虚拟页号的后M位得到所述虚拟地址的偏移量。
附图说明
下面将对实施例描述中所需要使用的附图作简要介绍。
图1为本发明实施例地址转换结构示意图；
图2为本发明实施例页表结构示意图；
图3为本发明实施例地址转换结构示意图；
图4为本发明实施例地址映射关系示意图；
图5A为本发明实施例表项结构示意图；
图5B为本发明实施例表项结构示意图；
图6为本发明实施例地址映射关系示意图；
图7为本发明实施例表项结构示意图；
图8A为本发明实施例地址映射关系示意图；
图8B为本发明实施例表项结构示意图；
图8C为本发明实施例表项结构示意图；
图9为本发明实施例方法流程示意图；
图10为本发明实施例处理芯片结构示意图；
图11为本发明实施例处理芯片中TLB的结构示意图。
具体实施方式
下面将结合附图对本发明作进一步地详细描述。
在介绍本发明实施例之前，首先介绍一下在本发明实施例中将会涉及到的技术背景资料。
一、虚拟地址与物理地址：
在程序被执行的过程中，程序使用的地址均为虚拟地址。当操作系统将一个程序载入内存时，会为该程序分配可用的物理地址空间，即：物理内存空间；操作系统会将程序中使用的虚拟地址映射到具体的物理地址，这种映射，以页(Page)为单位。操作系统在进行内存管理时，会将物理地址空间划分成页；同样，程序自己的虚拟地址空间也会被划分成页，虚拟地址和物理地址对应的页均会按顺序编号称为页号。
所谓的地址映射，就是将一个虚拟页映射到一个物理页；也就是说，将虚拟地址的高位比特替换成物理地址的高位比特即可。
在这个映射过程中，如图1所示，虚拟地址和物理地址均为64比特，相应地页所占的空间为4KB；虚拟地址和物理地址的低12位比特(即Addr[11:0])保持不变，即虚拟地址的低12位比特和物理地址的低12位比特是相同的。这是因为，这12个比特用来表示在4KB页内的偏移量。虚拟地址和物理地址的高位部分，即Addr[63:12]字段，在虚拟地址中称之为VPN，在物理地址中称之为PFN。地址的低位部分，即Addr[11:0]字段，称之为偏移量(Offset)部分。可以看到，在映射过程中，地址的Offset部分保持不变。
二、TLB：
在程序运行过程中，操作系统会为该程序建立完整的从虚拟地址到物理地址的映射关系。这个映射关系保存到称之为“页表”(Page Table)的数据结构中，页表中的每个表项包含了相应的VPN信息和PFN信息。在处理器内地址转换通常由硬件完成，完成该功能的硬件称之为TLB，即快速转换缓冲区(Translation Lookaside Buffer)，其中可以存储上述页表。
如图2所示是一个TLB内页表的大致结构，包含了32个表项。TLB内每个表项的结构和页表内每个表项的结构是相似的，TLB可以看成是页表的缓存，存储有完整的页表的一部分。
其中，VPN是虚拟地址的高位。以64位地址宽度(即64比特的地址)为例，一个虚拟地址可以表示为Vir_Addr[63:0]。当页设定为4KB的时候，VPN就是Vir_Addr[63:12]，即VPN不包含地址的低12个比特。PFN是物理地址的高位。这里称之为物理帧(Physical Frame)而不是物理页(Physical Page)是由历史原因造成的，在此不再详述。当物理地址为64比特位宽的时候，物理地址可以表示为Phy_Addr[63:0]。当页设定为4KB的时候，PFN就是Phy_Addr[63:12]。可以看到，PFN也不包含地址的低12个比特。
如图3所示，当处理器进行取地址操作或访存操作时，相应的虚拟地址会被送入TLB。TLB会从该虚拟地址中截取出VPN，然后使用该VPN和TLB内的各个表项进行对比。如果和其中某一个表项内的VPN相同，则输出该表项内的PFN字段，这被认为是发生了TLB命中(Hit)。如果没有一个表项的VPN和该待转换的VPN相同，则被认为是发生了TLB丢失(Miss)。
TLB的容量是非常有限的，要远远小于完整的页表所需的存储空间，因此经常会发生TLB Miss，这是因为页表中大量的映射关系并没有保存在TLB内。当TLB Miss后，需要从页表内搜索和该VPN对应的PFN，然后将这一VPN和PFN信息填充入TLB内(通常会覆盖某个已有的表项)，该过程被称之为页表移动(Page Table Walk)。Page Table Walk任务，可以由硬件自动完成，也可以由操作系统来完成。
三、TLB Miss、以及TLB Miss的开销：
随着程序规模的增加，程序本身的代码段、以及程序所需要处理的数据量都在变的越来越大，导致其所需的地址空间也相应的越来越大。
也就是说，一个程序在运行期内，会使用到更多的Page；然而受限于TLB缓存的规模，TLB Miss发生的频率就越来越高。近期的研究表明，当使用传统的4KB页时，会有50％的程序运行时间用于处理TLB Miss。
为了减少TLB Miss的频率，除了增加TLB的容量之外，还出现了多级的TLB结构。其中，多级的TLB结构，随着级数增加虽然表项更多，但是工作频率降低非常大，延迟时间长。除了多级TLB结构外，另一种方法是增加页所占的空间。例如：使用2MB的页，那么对于同样的程序，它使用的Page数量就会减少，从而页表中表项的数量会减少，所以在一定程度上可以减少TLB Miss的几率。但是在程序运行期间，一个Page的数据从硬盘换入到内存后，如果程序修改了某个数据，该Page被换出时，该Page需要写入到硬盘上保存(未修改的Page不需要写入硬盘)；Page所占的空间越大，被修改的几率首先越大，将整个Page保存到硬盘上所需的时间也将会更长，因此效果并不理想。
基于以上三个方面的说明可以看出：目前的处理器通过TLB来进行虚实地址的转换，但是TLB的容量是有限的，从而导致较高的TLB Miss开销。因此，本发明实施例旨在提供减少TLB Miss及其开销的方法。其中，一方面本发明实施例提出了新的TLB中缓存的页表结构，让一个页表的表项用于多个页的地址转换，在表项一定的前提下增加TLB Hit的几率，减少TLB Miss；另一方面，本发明实施例还提供基于本发明实施例所提出的页表项的结构，预测物理地址的方法，在发生TLB Miss时，仍然可以在进行页表查找操作的同时，使用预测出来的地址进行访存操作。这样访存操作和页表移动操作可以并行处理。如果预测正确，则减少了处理时间；如果预测错误，则在TLB Miss完成后重新开始访存操作，其延时与未采用本发明实施例方法时的延时相同。具体的实现方案，包含如下几个方面：
一、TLB内缓存的页表的表项结构：
如图4所示，假定左侧的是VPN0～VPN3的四个虚拟页，右侧的是PFN0～7的物理页，虚拟页和物理页的映射关系如箭头所示；
为了表示这两个箭头所示的映射关系，如果使用一个表项表示一个虚拟页和物理页映射关系，那如图4所示；由于VPN1和VPN2是连续的，PFN1和PFN2也是连续的，在本发明实施例中，如果5B所示，可以使用一个表项表示这两个映射关系。
在本发明实施例中，TLB内缓存的页表的表项中，增加了1比特的格式(Fmt)字段(Format)，用于表示表项的格式；还增加了1比特的预测(Pred)字段(Prediction)，表示该表项是否可以用于预测物理地址。当Fmt字段为0时，可以表示该表项为传统格式，此时Pred字段也为0，即不参与预测物理地址；这种情况下，此时一个TLB的表项只可以将1个VPN映射到1个PFN。当Fmt字段为1时，表示为本发明实施例所提出的新格式，此时一个TLB表项可以映射多个VPN。Fmt和Pred主要用于指导物理地址的预测，在后续实施例中关于物理地址预测的部分将给出详细说明。
图5A上面一个表项，左起第4格“10”为VPN2的“2”的二进制码，是其在“VPN0/4”这个大的虚拟页的偏移量，最后一格是“10”为PFN2的“2”的二进制码，是其在“PFN0/4”这个大的物理页的偏移量，大虚拟页和大物理页可以是逻辑的概念，在对存储空间分页时，仍然采用原方案进行分页不必扩大单个页的地址空间。图5A的下一个表项用于表示的是VPN1到PFN1的映射关系，原理与VPN2到PFN2的映射关系原理相同，在此不再赘述。
图5B的表项，包含一个“BitVec”字段有4个比特，即：4位；每1位对应一个VPN到PFN的映射；例如，左起第2位为1，表示VPN2到PFN2的映射关系，左起第3位为1，表示VPN1到PFN1的映射关系，其他位为0表示的是VPN3到PFN3以及VPN0到PFN0的映射关系不确定。
以上图5B是一个实例的举例，该举例是以一个表项用于表示4对VPN到PFN的映射关系的应用场景；因此BitVec的取值为BitVec[3:0]，并且大的虚拟页和大的物理页在表项中分别表示为“VPN0/4”和“PFN0/4”，即这里的“0/4”。
为了不失一般性，下文将以一个TLB的表项可以映射4个VPN的情况为例进行举例说明。本发明实施例并不局限于一个TLB表项可以映射4个VPN的情况，这里只是为了阐述方便而进行论述；一个TLB表项用于映射其他特殊的VPN的情况，与此原理相同，不再赘述。
以上图5A，可以将VPN字段分成两部分，如图5A上一行的表项虚线框内，一部分表示原VPN字段的最低2个比特“10”，另一部分表示除了最低2个比特之外的高位比特“VPN0/4”。同理，PFN字段也可以分成两部分，分别表示最低2个比特和其余的高位比特。
在图4所示的示例中，VPN0～VPN3是虚拟地址连续的4个虚拟页，而PFN0～PFN3是物理地址连续的4个物理页，假定一个虚拟大页号表示4个连续的虚拟页，那么有如下的换算关系：
VPN0的大页号为“VPN0/4”，即VPN0除以4取整，偏移量为“00”即：VPN0/4取余；其他虚拟页和物理页的计算方式与此相同，不再赘述。
在图4中，由于VPN1和VPN2在虚拟地址上是连续的，另外，由于PFN1和PFN2在物理地址上也是连续的。因此，可以将这VPN2到PFN2的映射关系和VPN1到PFN1的映射关系合并成一个表项，并在BitVec字段中予以标记，如上图5B所示。
二、TLB的表项的查找：
基于以上关于TLB中的表项结构的介绍，图5A这种表项查找方式不再赘述，图5B这种表项的查找方式下面详细介绍。
当输入地址为虚拟地址(virAddr)时，通过virAddr/页大小(pageSize)可以得到该地址所在的虚拟页号，即虚拟页号码(virPageNum)，在如图4和图5B中；
以VPN1到PFN1的映射为例，首先输入了虚拟地址virAddr，计算virAddr/pageSize，得到virPageNum，此处virPageNum为VPN1；然后计算virPageNum/4得到的是VPN0/4，使用VPN0/4查表得到图5B所示的表项；计算virPageNum％4得到pageIdx，此时pageIdx为1对应的BitVec[pageIdx]是BitVec[1]对应右起第2位，发现值是1，因此表明TLBHit；图5B中所示的表项中物理大页号为PFN0/4，因此virPageNum对应的物理页号为PFN0/4内偏移1，即PFN1。如果若BitVec[pageIdx]的值为0，表明发生了TLB Miss，例如：BitVec[3]对应的左起第一位是0，因此VPN3使用5B所示表项会发生TLB Miss。
三、插入新的表项：
如图6所示，假定在图4所示的基础上，有VPN0映射到VPN3需要写入到TLB缓存中。
如果已经有图5B所示的表项在TLB中，由于VPN1到PFN1以及与VPN2到PFN2均为连续页号，而VPN0映射到VPN3打破了这种连续性，因此其不能增加到图5B这条表项中，需要增加以表项，如图7所示，其原理与图5A相同，在此不再赘述；如果VPN0映射到VPN0，只需修改图5B右起第1位的值为1就可以了，不必新增表项。
再如，假定TLB中已经有图5A所示的上个表项；即该TLB的表项内保存了VPN2到PFN2的映射关系。此时若访问VPN0或VPN1，则会发生TLB Miss，于是会执行Page TableWalk任务。假定发现VPN0被映射到PFN3，而VPN1被映射到PFN1。
由于VPN1在VPN0/4内的偏移量与PFN1在PFN0/4内的偏移量相同，所以VPN1到PFN1的映射可以和VPN2到PFN2的映射保存在同一个TLB表项内，即图5A上一行的表项修改为图5B的格式。
而VPN0在VPN0/4的偏移量与PFN3在PFN0/4的偏移量不相同，因此从VPN0到PFN3的映射不能和之前的映射如图5B合并在一个TLB表项内，需要使用一个独立的TLB表项来表示该映射，如图7所示。
四、地址预测：
如图8A和图8B所示，假定该TLB的表项中已经具备了VPN0到PFN0、VPN1到PFN1的映射，且此时待转换的地址落入VPN2内，且此时该TLB表项内缺少对VPN2的映射。那么，此时会遇到“大页命中，小页缺失”的情况。
此时，如果Pred字段为1，即允许使用该TLB的表项进行预测，因此预测VPN2映射到PFN2，即预测图8B的左起第2个比特位为1，这样可以使用该图8B的表项获得VPN2的物理地址。
在执行地址预测之后，同时做两件事情：一方面，按照预测出来的物理地址进行访存操作，另一方面，执行Page Table Walk任务获得物理地址。
由于Page Table Walk任务需要多次进行页表查询操作，且每次页表查询操作相当于一次访存操作，因此当Page Table Walk操作返回时，按照预测出来的地址进行的访存操作通常已经结束。
若Page Table Walk的结果表明地址预测的结果正确，则访存操作的结果可用，那么相当于节省了一次访存操作的延迟。此时可以确定如图8A中VPN2映射到VPN2，可以将图8B中的左起第2个比特位修改为1。
若Page Table Walk的结果表明地址预测的结果不正确，如上图8C所示。假定VPN2实际映射到PFN3，则Page Table Walk结果返回后，表明之前的地址预测是错误的。此时，重新对正确的物理地址进行访存操作，另外还将TLB的表项中，图8B的Pred字段设置为0，表明该TLB表项不再进行预测。然后还可以插入一个新的TLB的表项，以表示从VPN2到PFN3的映射关系，此TLB表项需要采用图5A的表项格式来表示，Fmt字段为0。具体如图8C所示，增加的表项为图8C的下一行，在此不再赘述。
本发明实施例提供了一种页表缓存TLB中表项的访问方法，如图9所示，包括：
在本实施例中，TLB中的表项包括至少一个组合表项，上述组合表项包括虚拟大页号，位向量字段以及物理大页号，其中，上述虚拟大页号为N个连续的虚拟页的标识，上述位向量字段包含N个比特，上述N个比特和上述N个连续的虚拟页一一对应，且上述N个比特分别用来标识上述N个连续的虚拟页的页表存在状态，上述物理大页号为上述N个连续的虚拟页所对应的N个连续的物理页的标识；
请参阅图5B所示VPN0/4对应的是虚拟大页号，PFN0/4对应物理大页号；位向量字段对应到BitVec[3:0]；在图5B中，前面Pred和Fmt字段在不作地址预测的时候，可以是非必要的字段。在图5B中，N的取值是4，若取值为其他数字也是可以的，因此图5B作为一个举例不应理解为对本发明实施例的唯一性限定。
901：接收虚拟地址，计算上述虚拟地址的虚拟大页号以及上述虚拟地址所属虚拟页在上述虚拟大页内的偏移量；上述虚拟地址的虚拟大页号由上述虚拟地址所属的虚拟页号除以N取整得到；上述虚拟地址所属虚拟页在上述虚拟大页内的偏移量由上述虚拟地址所属的虚拟页号除以N取余得到；上述N为大于1的整数；
虚拟地址所属的虚拟页计算方式可以参考前文介绍，在此不再赘述。本步骤中，虚拟地址virAddr，计算virAddr/pageSize，得到虚拟页号virPageNum；然后计算virPageNum/N得到虚拟大页号在图5B中为VPN0/4，这里N取值为4，使用虚拟大页号查表项。以图5B对应的图4为例，VPN2是虚拟页号为2的虚拟页，对应的虚拟大页号为0，在虚拟大页内的偏移量为2；PFN2是物理页号为2的物理页，对应的物理大页号为0，在物理大页内的偏移量为2。
902：确定上述虚拟地址的虚拟大页号与上述TLB包括的组合表项中的虚拟大页号是否相同，并确定上述组合表项中的位向量字段中与上述虚拟地址所属虚拟页对应的比特是否为预定值；
本步骤是用于确定是否发生组合表项Hit的步骤。
903：若上述两个确定结果均为是，则确定上述虚拟地址对应的物理页号为：上述组合表项中的物理大页号与上述N的乘积，再与上述虚拟地址所属虚拟页在上述虚拟大页内的偏移量的和。。
本步骤中，VPN0/4与TLB中的表项存在相同的情况，那么可以确定大页命中了，这里还需要确定小页也命中，因此还需要计算virPageNum％4得到pageIdx，此时pageIdx在位向量中对应的比特位是：BitVec[pageIdx]，如果BitVec[pageIdx]是1，表明TLB Hit；需要说明的是，也可以用0表示命中用1表示Miss，原理是相同的在此不予赘述。如果TLB Hit，那么就可以确定物理页号具体为：在物理大页内偏移上述pageIdx，在图5B中是在PFN0/4内偏移pageIdx。
本发明实施例，使用一个表项表示了多个虚拟页到物理页的映射，在页表长度固定的情况下，可以将TLB中表项的数量成倍增加，从而提高TLB命中概率，减少TLB Miss，因此可以降低程序处理延迟并提高处理芯片的处理效率。
仍然参考图9所示，前面步骤901～903是TLB内的表项中正好有一个组合表项，即：用一个组合表项表示多个虚拟页到物理页的映射关系的情况；还有一种情况是有一个独立表项只表示一个虚拟页到物理页的映射关系，独立表项的结构，可参考图5A，上述TLB中的表项包括至少一个独立表项，上述独立表项包括虚拟大页号，虚拟大页内偏移量，物理大页号以及物理大页内偏移量，其中，上述虚拟大页由N个连续的虚拟页构成，上述虚拟大页号为上述N个连续的虚拟页的标识，上述虚拟大页内偏移量为相对于上述独立表项的虚拟大页号的第一个虚拟页号的偏移量，上述物理大页由上述N个连续的虚拟页所对应的N个连续的物理页构成，上述物理大页号为上述N个连续的虚拟页所对应的N个连续的物理页的标识，上述物理大页内偏移量为相对于上述独立表项的物理大页号的第一个物理页号的偏移量，上述方法还包括：
这里独立表项可以参考图5A所示，每一行是一个独立表项；以上一行为例，虚拟大页号对应到VPN0/4，物理大页号对应到PFN0/4，虚拟大页内偏移量是左侧虚线框内包含的“10”，这里“10”是二进制数实际偏移为2；物理大页内偏移量是右侧虚线框内包含的“10”，这里“10”是二进制数实际偏移也为2。
904：确定上述虚拟地址的虚拟大页号与上述TLB包括的独立表项中的虚拟大页号是否相同，并确定上述独立表项中的虚拟大页内偏移量与上述虚拟地址所属虚拟页在上述虚拟大页内的偏移量是否相同；若上述两个确定结果均为相同，则确定上述虚拟地址对应的物理页号为：上述独立表项的物理大页号与上述N的乘积，再与上述独立表项的物理大页内偏移量的和。
本步骤可能是因为在组合表项目中没有命中的情况产生的；在前一实施例中BitVec[pageIdx]是0的情况，表示在组合表项中没有命中，那么有可能在独立表项中Hit，按照图5A上一行的举例，VPN0/4是命中的，那么如果pageIdx正好和第一偏移量相同，那么TLB Hit，直接确定后面PFN0/4为物理大页号，以该物理的大页号内偏移“10”，即：2，为虚拟地址对应的物理页号。本步骤也可以不基于前一实施例中关于命中组合表项方案，本实施例步骤904可以独立存在。
还有一种情况是，真的出现了TLB Miss，这种情况下的一个子情况是虚拟大页命中小页没命中的情况，具体如下：上述组合表项中还包含用于表示上述组合表项是否可以用于地址预测的标识。
这种情况下，在表项中需要使用到另外两个标识，一个标识是用来表示表项格式是组合表项还是独立表项的标识，在图5B中对应到Fmt，格式是用来表示这个表项采用的是图5B这样的格式还是图5A这样的格式；另一个标识是用来表示能不能用这个表项进行地址预测的标识，在图5B中对应到Pred，这种情况通常出现在Fmt表示为图5B这样的格式的情况下，可以用Fmt取值为0表示，也可以取值为1表示，预先约定好就行；图5B使用Fmt取值为1表示；Pred到底取值为0或1来表示能进行地址预测，也是预先约定的，可以任意约定。
基于这种应用场景，若上述组合表项中的位向量字段中与上述虚拟地址所属虚拟页对应的比特为非预定值，并且，上述独立表项中的虚拟大页内偏移量与上述虚拟地址所属虚拟页在上述虚拟大页内的偏移量不相同，上述组合表项还还包括用于表示上述组合表项是否可用于地址预测的标识位，上述方法还包括：
905：若上述虚拟地址的虚拟大页号与上述组合表项中的虚拟大页相同，且上述组合表项中包含用于表示上述组合表项可用于地址预测的标识位，则确定预测页号以上述预测页进行访存，并执行页表移动；上述预测页号为：上述组合表项中的物理大页号与上述N的乘积，再与上述虚拟地址所属虚拟页在上述虚拟大页内的偏移量的和。
本不是是在组合表项和独立表项均未Hit的情况下，发生虚拟大页号Hit的情况下，并且组合表的标识标识能够执行地址预测的情况。
在以图5B为例的情况下，假定计算得到的虚拟大页号是VPN0/4，也即使说虚拟大页号是命中的，假如BitVec[pageIdx]是3，那么小页没有命中；此时可以预测默认BitVec[3]，即：图5B中BitVec对应的左起第一个数字为1，即：确定后面PFN0/4为物理大页号，以该物理大页号内偏移3，为虚拟地址对应的物理页号。这个预测可能是正确的，也可能是错误的，此时还不能确定；不过可以先执行访存操作；另外为了确定预测到的物理页号是还不是正确的，可以通过执行页表移动的结果来确定，页表移动是查完整页表的操作过程，通常需要多次访存，会比地址预测后执行访存要慢，在本实施例中不作赘述。
真的出现了TLB Miss，的另一种情况是虚拟大页未命中小页也未命中的情况，那么执行页表移动就可以了，在此不再赘述。
基于地址预测的实现方式，通过页表移动的结果可以确定地址预测的正确性，完成后可以更新TLB中的页表的表项，上述方法还包括：
906：若上述页表移动的结果表明上述预测页号正确，将上述组合表项中的位向量字段中与上述虚拟地址所属虚拟页在上述虚拟大页内的偏移量对应的比特修改为上述预定值。
本实施例其中一种情况，即：使用组合页表预测正确的情况；这种情况下，只需要修改组合表项中位向量中的值就可以；例如，假定预测是的VPN3正确，那么将图5B中左起第1位修改为1。
还有一种情况是预测错误了，具体操作如下：上述方法还包括：
907：若上述页表移动的结果表明上述预测页号错误，在上述组合表项中设置用于表示上述组合表项不可用于地址预测的标识位。
新增新独立表项，上述新独立表项包含：虚拟大页号，虚拟大页内偏移量，物理大页号以及物理大页内偏移量；
其中，上述新独立表项的虚拟大页由N个连续的虚拟页构成，上述新独立表项的虚拟大页号由上述虚拟地址上述的虚拟页号除以N取整得到，上述新独立表项的虚拟大页内偏移量由上述虚拟地址所属的虚拟页号除以N取余得到；上述页表移动的结果为上述虚拟地址对应的真实物理页号；上述新独立表项的物理大页号由上述真实物理页号除以N取整得到，上述新独立表项的物理大页内偏移量由上述真实物理页号除以N取余得到。
本步骤是新增了一个独立表项，独立表项的结构都是相同的本实施例对此不再赘述。
还有一种情况需要更新TLB内页表的表项的情况，是之前没有发生组合表项Hit、没有进行地址预测，也没有发生独立表项Hit这种情况下有一种比较特殊的情况是需要新增的表项可以与已有的Fmt＝0的独立表项进行合并；具体如下：若未通过上述TLB成功确定上述虚拟地址对应的物理页号，上述方法还包括：
908：执行页表移动确定上述虚拟地址对应的真实物理页号；
确定需要新增的目标表项，上述目标表项包含：虚拟大页号，虚拟大页内偏移量，物理大页号以及物理大页内偏移量；其中，上述目标表项的虚拟大页由N个连续的虚拟页构成，上述目标表项的虚拟大页号由上述虚拟地址上述的虚拟页号除以N取整得到，上述目标表项的虚拟大页内偏移量由上述虚拟地址所属的虚拟页号除以N取余得到；上述页表移动的结果为上述虚拟地址对应的真实物理页号；上述目标表项的物理大页号由上述真实物理页号除以N取整得到，上述目标表项的物理大页内偏移量由上述真实物理页号除以N取余得到；
若上述独立表项的虚拟大页号与上述目标表项的虚拟大页号相同，且上述独立表项的物理大页号与上述目标表项的物理大页号相同，且上述独立表项的虚拟大页内偏移量与上述目标表项的虚拟大页内偏移量的差值等于上述独立表项的物理大页内偏移量与上述目标表项的物理大页内偏移量的差值，则合并上述独立表项和上述目标表项为目标组合表项，在上述目标组合表项中包含：虚拟大页号，位向量字段以及物理大页号；上述目标组合表项的虚拟大页号等于上述独立表项的虚拟大页号，上述目标组合表项的物理大页号等于上述独立表项的物理大页号，上述目标组合表项中的位向量字段中与上述虚拟地址所属虚拟页对应的比特为上述预定值，上述目标组合表项中的位向量字段中与上述独立表项的虚拟页对应的比特为上述预定值；上述独立表项的虚拟页的页号为上述独立表项的物理大页号与上述N的乘积，再与上述独立表项的物理大页内偏移量的和；
否则，新增上述目标表项为新的独立表项。
这种情况，假定如图5A所示中，初始状态下只有上一行的独立表项；由于发生了TLB Miss执行了地址预测或者执行了页表移动后确定了VPN1的物理页，即下一行；此种情况下，如果使用两个独立表项则浪费了有限的表项资源，可以将这俩表项合并起来，形式为图5B所示。
基于地址换算的特点在前述实施例中，上述N为2的M次方，M大于或等于1；
上述计算上述虚拟地址的大页号以及上述虚拟地址的偏移量，包括：
上述虚拟地址的大页号通过上述虚拟地址的虚拟页号右移M位得到；和/或，上述虚拟地址的偏移量通过截取上述虚拟地址的虚拟页号的后M位得到。
以图5A为例，N为4，M为2，因此虚拟大页号可以是虚拟页号截取除最后2位外的其他位；偏移量则为最后2位；如果同时应用到计算虚拟页号，假定页地址空间为2的J次方，那么大页号是截取除最后J+2外的其他位，偏移量为大页号后的2位。其他取值原理相同，本实施例不作赘述。
本发明实施例还提供了一种处理芯片，如图10所示，上述处理芯片包括：页表缓存1001和缓存控制单元1002；缓存控制单元1002还可以有输入和输出接口，输入的部分可以输入虚拟地址、页表移动的结果等；输出可以有预测页(对应预测地址)、物理页(对应物理地址)等；
请一并参阅图9所示，本实施例是TLB内的表项中正好有一个组合表项，即：用一个组合表项表示多个虚拟页到物理页的映射关系的情况；在这种情况下发生TLB Hit的场景，具体如下：
上述页表缓存1001中存储有页表，上述页表的表项包括至少一个组合表项，上述组合表项包括虚拟大页号，位向量字段以及物理大页号，其中，上述虚拟大页号为N个连续的虚拟页的标识，上述位向量字段包含N个比特，上述N个比特和上述N个连续的虚拟页一一对应，且上述N个比特分别用来标识上述N个连续的虚拟页的页表存在状态，上述物理大页号为上述N个连续的虚拟页所对应的N个连续的物理页的标识；
上述缓存控制单元1002包括第一输入端、第一输出端、第二输入端、第二输出端；上述第一输入端用于接收虚拟地址；上述第二输入端用于连接上述页表缓存1001，上述第二输入端用于连接上述页表缓存1001，上述第二输出端用于输出表项访问的结果；
上述缓存控制单元1002，用于通过上述第一输入端接收上述虚拟地址，计算上述虚拟地址的虚拟大页号以及上述虚拟地址所属虚拟页在上述虚拟大页内的偏移量；上述虚拟地址的虚拟大页号由上述虚拟地址所属的虚拟页号除以N取整得到；上述虚拟地址所属虚拟页在上述虚拟大页内的偏移量由上述虚拟地址所属的虚拟页号除以N取余得到；上述N为大于1的整数；通过上述第一输出端访问上述组合页表并通过上述第二输入端接收访问结果，依据上述访问结果确定上述虚拟地址的虚拟大页号与上述TLB包括的组合表项中的虚拟大页号是否相同，并确定上述组合表项中的位向量字段中与上述虚拟地址所属虚拟页对应的比特是否为预定值；若上述两个确定结果均为是，则确定上述虚拟地址对应的物理页号为：上述组合表项中的物理大页号与上述N的乘积，再与上述虚拟地址所属虚拟页在上述虚拟大页内的偏移量的和，通过上述第二输出端输出上述虚拟地址对应的物理页号。
仍然参考图9所示，还有一种情况是有一个独立表项只表示一个虚拟页到物理页的映射关系，独立表项的结构，可参考图5A，在这种情况下产生TLB Hit的情况，具体如下：进一步地，上述页表缓存1001中存储的页表的表项包括至少一个独立表项，上述独立表项包括虚拟大页号，虚拟大页内偏移量，物理大页号以及物理大页内偏移量，其中，上述虚拟大页由N个连续的虚拟页构成，上述虚拟大页号为上述N个连续的虚拟页的标识，上述虚拟大页内偏移量为相对于上述独立表项的虚拟大页号的第一个虚拟页号的偏移量，上述物理大页由上述N个连续的虚拟页所对应的N个连续的物理页构成，上述物理大页号为上述N个连续的虚拟页所对应的N个连续的物理页的标识，上述物理大页内偏移量为相对于上述独立表项的物理大页号的第一个物理页号的偏移量；
上述缓存控制单元1002，还用于依据上述访问结果确定上述虚拟地址的虚拟大页号与上述TLB包括的独立表项中的虚拟大页号是否相同，并确定上述独立表项中的虚拟大页内偏移量与上述虚拟地址所属虚拟页在上述虚拟大页内的偏移量是否相同；若上述两个确定结果均为相同，则确定上述虚拟地址对应的物理页号为：上述独立表项的物理大页号与上述N的乘积，再与上述独立表项的物理大页内偏移量的和。
在本发明实施例中，组合表项可能可以用于预测物理页号，因此TLB Miss的情况下，有一种在组合表中虚拟大页号Hit的情况，这种情况下如果组合表项标识为可以进行地址预测，那么具体如下：进一步地，上述缓存控制单元1002，还用于在确定上述组合表项中的位向量字段中与上述虚拟地址所属虚拟页对应的比特为非预定值，并且，上述独立表项中的虚拟大页内偏移量与上述虚拟地址所属虚拟页在上述虚拟大页内的偏移量不相同，上述组合表项还还包括用于表示上述组合表项是否可用于地址预测的标识位之后，若确定上述虚拟地址的虚拟大页号与上述组合表项中的虚拟大页相同，且上述组合表项中包含用于表示上述组合表项可用于地址预测的标识位，则确定预测页号以上述预测页进行访存，并执行页表移动；上述预测页号为：上述组合表项中的物理大页号与上述N的乘积，再与上述虚拟地址所属虚拟页在上述虚拟大页内的偏移量的和。
基于地址预测的结果正确性，如果地址预测正确，本发明实施例还提供了表项修改的方案，具体如下：进一步地，上述缓存控制单元1002还包括第三输入端，上述第三输入端用于接收页表移动的结果；
上述缓存控制单元1002，还用于若上述页表移动的结果表明上述预测页正确，通过上述第一输出端将上述组合表项中的位向量字段中与上述虚拟地址所属虚拟页在上述虚拟大页内的偏移量对应的比特修改为上述预定值。
本实施例新增了一个虚拟页与物理页之间的映射关系到TLB中，但是并没有新增表项，可以节省TLB中表项开销。
基于地址预测的结果正确性，如果地址预测错误，本发明实施例还提供了表项的修改方案，具体如下：进一步地，上述缓存控制单元1002，还用于在上述执行页表移动之后，若上述页表移动的结果表明上述预测页号错误，通过上述第一输出端在上述页表缓存1001中的上述组合表项中设置用于表示上述组合表项不可用于地址预测的标识位。
本实施例将发生错误地址预测的组合表项标识为不可用于地址预测，这样可以避免再次出现地址预测错误的情况。
基于地址预测的正确性，如果地址预测错误，本发明实施例还提供了新增独立表项的实现方案，具体如下：进一步地，上述缓存控制单元1002，还用于在确定上述页表移动的结果表明上述预测页号错误之后，通过上述第一输出端在上述页表缓存1001中新增新独立表项，上述新独立表项包含：虚拟大页号，虚拟大页内偏移量，物理大页号以及物理大页内偏移量；
其中，上述新独立表项的虚拟大页由N个连续的虚拟页构成，上述新独立表项的虚拟大页号由上述虚拟地址上述的虚拟页号除以N取整得到，上述新独立表项的虚拟大页内偏移量由上述虚拟地址所属的虚拟页号除以N取余得到；上述页表移动的结果为上述虚拟地址对应的真实物理页号；上述新独立表项的物理大页号由上述真实物理页号除以N取整得到，上述新独立表项的物理大页内偏移量由上述真实物理页号除以N取余得到。
本发明实施例还提供了在发生TLB Miss的情况下，未进行地址预测，需要新增表项的情况下，可能节省表项的一种情况，具体如下：进一步地，上述缓存控制单元1002，还用于若未通过上述TLB成功确定上述虚拟地址对应的物理页号，执行页表移动确定上述虚拟地址对应的真实物理页号；确定需要新增的目标表项，上述目标表项包含：虚拟大页号，虚拟大页内偏移量，物理大页号以及物理大页内偏移量；其中，上述目标表项的虚拟大页由N个连续的虚拟页构成，上述目标表项的虚拟大页号由上述虚拟地址上述的虚拟页号除以N取整得到，上述目标表项的虚拟大页内偏移量由上述虚拟地址所属的虚拟页号除以N取余得到；上述页表移动的结果为上述虚拟地址对应的真实物理页号；上述目标表项的物理大页号由上述真实物理页号除以N取整得到，上述目标表项的物理大页内偏移量由上述真实物理页号除以N取余得到；
若上述独立表项的虚拟大页号与上述目标表项的虚拟大页号相同，且上述独立表项的物理大页号与上述目标表项的物理大页号相同，且上述独立表项的虚拟大页内偏移量与上述目标表项的虚拟大页内偏移量的差值等于上述独立表项的物理大页内偏移量与上述目标表项的物理大页内偏移量的差值，则通过上述第一输出端合并上述页表缓存1001中的上述独立表项和上述目标表项为目标组合表项，在上述目标组合表项中包含：虚拟大页号，位向量字段以及物理大页号；上述目标组合表项的虚拟大页号等于上述独立表项的虚拟大页号，上述目标组合表项的物理大页号等于上述独立表项的物理大页号，上述目标组合表项中的位向量字段中与上述虚拟地址所属虚拟页对应的比特为上述预定值，上述目标组合表项中的位向量字段中与上述独立表项的虚拟页对应的比特为上述预定值；上述独立表项的虚拟页的页号为上述独立表项的物理大页号与上述N的乘积，再与上述独立表项的物理大页内偏移量的和；
否则，通过上述第一输出端在上述页表缓存1001中新增上述目标表项为新的独立表项。
在本实施例中，未通过上述TLB成功确定上述虚拟地址对应的物理页号，是指TLB中没有存储虚拟地址所需要的虚拟页号到物理页号的对应关系，具体可以是没有发生虚拟大页号Hit的情况。
为了进一步提高处理芯片的运算效率，上述缓存控制单元1002，用于若上述N为2的M次方，M大于或等于1；则通过上述虚拟地址的虚拟页号右移M位得到上述虚拟地址的大页号；和/或，通过截取上述虚拟地址的虚拟页号的后M位得到上述虚拟地址的偏移量。
移位运算可以采用移位寄存器实现、判断是否相同可以通过逻辑门电路实现、以上步骤中的各功能都可以通过逻辑电路实现，具体的逻辑电路布局种类繁多，本发明实施例对此不作唯一性说明，作为一个具体的举例本发明实施例还提供了另一种处理芯片，处理芯片中包含的TLB及其控制结构，如图11所示，主要包含：匹配逻辑(Match Logic)和控制逻辑(Control Logic)；这两个部分可以对应到图10所示结构中的缓存控制单元1002；
输入的内容主要有：页表移动结果(Page Table Walk Result)和虚拟地址(Virtual Address)；这两者并不是必须存在的，后续流程有说明。
在图11中，Item0～ItemN表示该TLB内的各个表项。该部分可以对应到图10所示结构中的缓存。
Virtual Address为该TLB的输入信号，表示需要进行转换的虚拟地址。
每个TLB的表项均有一个匹配逻辑(Match Logic)，该Match Logic根据输入的虚拟地址和该TLB的表项的内容，使用前文方法部分的方法，计算虚拟地址与该TLB的表项是否匹配、如果不匹配是否可以进行预测等信息，如果匹配则输出该表项的PFN信息(Info)，如果不匹配但可以预测则输出预测的PFN信息等等。
TLB内具有一个Control Logic，它根据各个TLB表项的输出结果，输出TLB_Match_Flag(用于表示物理地址是否有效)、TLB_Phy_Addr(物理地址)、TLB_Pred_Flag(用于表示预测地址是否有效)、以及Pred_Phy_Addr(预测物理地址)这四个信号。如果TLB Hit那么可以只有前面两个，如果预测地址则可以只有后面两个。
如果TLB_Match_Flag有效，则表明TLB Hit，此时TLB_Phy_Addr表示与输入的虚拟地址相对应的物理地址。如果TLB_Match_Flag无效但TLB_Pred_Flag有效，则Pred_Phy_Addr表示预测出来的物理地址。
当TLB Miss时，Control Logic根据Page Table Walk的结果以及当前各个表项的内容，使用前文方法部分的算法，对TLB中的表项进行更新。
在本实施例中，物理地址可以是物理页号，也可以是进一步根据物理页号和物理页内偏移量计算得到的更为精确的物理地址，依不同的地址访问管理的系统设定对应地设置，本发明实施例对此不作唯一性限定。以上处理芯片实施例中的技术内容可以一并参考方法实施例中的说明，在此不再赘述。
值得注意的是，上述装置只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本发明的保护范围。
另外，本领域普通技术人员可以理解实现上述各方法实施例中的全部或部分步骤是可以通过程序来指令相关的硬件完成，相应的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明实施例揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (16)

1.一种页表缓存TLB中表项的访问方法，其特征在于，所述表项包括至少一个组合表项，所述组合表项包括虚拟大页号，位向量字段以及物理大页号，其中，所述虚拟大页号为N个连续的虚拟页的标识，所述位向量字段包含N个比特，所述N个比特和所述N个连续的虚拟页一一对应，且所述N个比特分别用来标识所述N个连续的虚拟页的页表存在状态，所述物理大页号为所述N个连续的虚拟页所对应的N个连续的物理页的标识，所述方法包括：
接收虚拟地址，计算所述虚拟地址的虚拟大页号以及所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量；所述虚拟地址的虚拟大页号由所述虚拟地址所属的虚拟页号除以N取整得到；所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量由所述虚拟地址所属的虚拟页号除以N取余得到；所述N为大于1的整数；
确定所述虚拟地址的虚拟大页号与所述TLB包括的组合表项中的虚拟大页号是否相同，并确定所述组合表项中的位向量字段中与所述虚拟地址所属虚拟页对应的比特是否为预定值；
若所述两个确定结果均为是，则确定所述虚拟地址对应的物理页号为：所述组合表项中的物理大页号与所述N的乘积，再与所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量的和。
2.根据权利要求1所述方法，其特征在于，所述表项包括至少一个独立表项，所述独立表项包括虚拟大页号，虚拟大页内偏移量，物理大页号以及物理大页内偏移量，其中，所述虚拟大页由N个连续的虚拟页构成，所述虚拟大页号为所述N个连续的虚拟页的标识，所述虚拟大页内偏移量为相对于所述独立表项的虚拟大页号的第一个虚拟页号的偏移量，所述物理大页由所述N个连续的虚拟页所对应的N个连续的物理页构成，所述物理大页号为所述N个连续的虚拟页所对应的N个连续的物理页的标识，所述物理大页内偏移量为相对于所述独立表项的物理大页号的第一个物理页号的偏移量，所述方法还包括：
确定所述虚拟地址的虚拟大页号与所述TLB包括的独立表项中的虚拟大页号是否相同，并确定所述独立表项中的虚拟大页内偏移量与所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量是否相同；
若所述两个确定结果均为相同，则确定所述虚拟地址对应的物理页号为：所述独立表项的物理大页号与所述N的乘积，再与所述独立表项的物理大页内偏移量的和。
3.根据权利要求2所述方法，其特征在于，若所述组合表项中的位向量字段中与所述虚拟地址所属虚拟页对应的比特为非预定值，并且，所述独立表项中的虚拟大页内偏移量与所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量不相同，所述组合表项还还包括用于表示所述组合表项是否可用于地址预测的标识位，所述方法还包括：
若所述虚拟地址的虚拟大页号与所述组合表项中的虚拟大页相同，且所述组合表项中包含用于表示所述组合表项可用于地址预测的标识位，则确定预测页号以所述预测页进行访存，并执行页表移动；所述预测页号为：所述组合表项中的物理大页号与所述N的乘积，再与所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量的和。
4.根据权利要求3所述方法，其特征在于，在所述执行页表移动之后，所述方法还包括：
若所述页表移动的结果表明所述预测页号正确，将所述组合表项中的位向量字段中与所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量对应的比特修改为所述预定值。
5.根据权利要求3所述方法，其特征在于，在所述执行页表移动之后，所述方法还包括：
若所述页表移动的结果表明所述预测页号错误，在所述组合表项中设置用于表示所述组合表项不可用于地址预测的标识位。
6.根据权利要求5所述方法，其特征在于，在确定所述页表移动的结果表明所述预测页号错误之后，所述方法还包括：
新增新独立表项，所述新独立表项包含：虚拟大页号，虚拟大页内偏移量，物理大页号以及物理大页内偏移量；
其中，所述新独立表项的虚拟大页由N个连续的虚拟页构成，所述新独立表项的虚拟大页号由所述虚拟地址所属的虚拟页号除以N取整得到，所述新独立表项的虚拟大页内偏移量由所述虚拟地址所属的虚拟页号除以N取余得到；所述页表移动的结果为所述虚拟地址对应的真实物理页号；所述新独立表项的物理大页号由所述真实物理页号除以N取整得到，所述新独立表项的物理大页内偏移量由所述真实物理页号除以N取余得到。
7.根据权利要求2所述方法，其特征在于，若未通过所述TLB成功确定所述虚拟地址对应的物理页号，所述方法还包括：
执行页表移动确定所述虚拟地址对应的真实物理页号；
确定需要新增的目标表项，所述目标表项包含：虚拟大页号，虚拟大页内偏移量，物理大页号以及物理大页内偏移量；其中，所述目标表项的虚拟大页由N个连续的虚拟页构成，所述目标表项的虚拟大页号由所述虚拟地址所属的虚拟页号除以N取整得到，所述目标表项的虚拟大页内偏移量由所述虚拟地址所属的虚拟页号除以N取余得到；所述页表移动的结果为所述虚拟地址对应的真实物理页号；所述目标表项的物理大页号由所述真实物理页号除以N取整得到，所述目标表项的物理大页内偏移量由所述真实物理页号除以N取余得到；
若所述独立表项的虚拟大页号与所述目标表项的虚拟大页号相同，且所述独立表项的物理大页号与所述目标表项的物理大页号相同，且所述独立表项的虚拟大页内偏移量与所述目标表项的虚拟大页内偏移量的差值等于所述独立表项的物理大页内偏移量与所述目标表项的物理大页内偏移量的差值，则合并所述独立表项和所述目标表项为目标组合表项，在所述目标组合表项中包含：虚拟大页号，位向量字段以及物理大页号；所述目标组合表项的虚拟大页号等于所述独立表项的虚拟大页号，所述目标组合表项的物理大页号等于所述独立表项的物理大页号，所述目标组合表项中的位向量字段中与所述虚拟地址所属虚拟页对应的比特为所述预定值，所述目标组合表项中的位向量字段中与所述独立表项的虚拟页对应的比特为所述预定值；所述独立表项的虚拟页的页号为所述独立表项的物理大页号与所述N的乘积，再与所述独立表项的物理大页内偏移量的和；
否则，新增所述目标表项为新的独立表项。
8.根据权利要求1至7任意一项所述方法，其特征在于，所述N为2的M次方，M大于或等于1；
所述虚拟地址的大页号通过所述虚拟地址的虚拟页号右移M位得到；和/或，所述虚拟地址的偏移量通过截取所述虚拟地址的虚拟页号的后M位得到。
9.一种处理芯片，所述处理芯片包括：页表缓存TLB和缓存控制单元，其特征在于，
所述页表缓存中存储有页表，所述页表的表项包括至少一个组合表项，所述组合表项包括虚拟大页号，位向量字段以及物理大页号，其中，所述虚拟大页号为N个连续的虚拟页的标识，所述位向量字段包含N个比特，所述N个比特和所述N个连续的虚拟页一一对应，且所述N个比特分别用来标识所述N个连续的虚拟页的页表存在状态，所述物理大页号为所述N个连续的虚拟页所对应的N个连续的物理页的标识；
所述缓存控制单元包括第一输入端、第一输出端、第二输入端、第二输出端；所述第一输入端用于接收虚拟地址；所述第二输入端用于连接所述页表缓存，所述第二输入端用于连接所述页表缓存，所述第二输出端用于输出表项访问的结果；
所述缓存控制单元，用于通过所述第一输入端接收所述虚拟地址，计算所述虚拟地址的虚拟大页号以及所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量；所述虚拟地址的虚拟大页号由所述虚拟地址所属的虚拟页号除以N取整得到；所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量由所述虚拟地址所属的虚拟页号除以N取余得到；所述N为大于1的整数；通过所述第一输出端访问所述组合页表并通过所述第二输入端接收访问结果，依据所述访问结果确定所述虚拟地址的虚拟大页号与所述TLB包括的组合表项中的虚拟大页号是否相同，并确定所述组合表项中的位向量字段中与所述虚拟地址所属虚拟页对应的比特是否为预定值；若所述两个确定结果均为是，则确定所述虚拟地址对应的物理页号为：所述组合表项中的物理大页号与所述N的乘积，再与所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量的和，通过所述第二输出端输出所述虚拟地址对应的物理页号。
10.根据权利要求9所述处理芯片，其特征在于，
所述页表缓存中存储的页表的表项包括至少一个独立表项，所述独立表项包括虚拟大页号，虚拟大页内偏移量，物理大页号以及物理大页内偏移量，其中，所述虚拟大页由N个连续的虚拟页构成，所述虚拟大页号为所述N个连续的虚拟页的标识，所述虚拟大页内偏移量为相对于所述独立表项的虚拟大页号的第一个虚拟页号的偏移量，所述物理大页由所述N个连续的虚拟页所对应的N个连续的物理页构成，所述物理大页号为所述N个连续的虚拟页所对应的N个连续的物理页的标识，所述物理大页内偏移量为相对于所述独立表项的物理大页号的第一个物理页号的偏移量；
所述缓存控制单元，还用于依据所述访问结果确定所述虚拟地址的虚拟大页号与所述TLB包括的独立表项中的虚拟大页号是否相同，并确定所述独立表项中的虚拟大页内偏移量与所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量是否相同；若所述两个确定结果均为相同，则确定所述虚拟地址对应的物理页号为：所述独立表项的物理大页号与所述N的乘积，再与所述独立表项的物理大页内偏移量的和。
11.根据权利要求10所述处理芯片，其特征在于，
所述缓存控制单元，还用于在确定所述组合表项中的位向量字段中与所述虚拟地址所属虚拟页对应的比特为非预定值，并且，所述独立表项中的虚拟大页内偏移量与所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量不相同，所述组合表项还还包括用于表示所述组合表项是否可用于地址预测的标识位之后，若确定所述虚拟地址的虚拟大页号与所述组合表项中的虚拟大页相同，且所述组合表项中包含用于表示所述组合表项可用于地址预测的标识位，则确定预测页号以所述预测页进行访存，并执行页表移动；所述预测页号为：所述组合表项中的物理大页号与所述N的乘积，再与所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量的和。
12.根据权利要求11所述处理芯片，其特征在于，
所述缓存控制单元还包括第三输入端，所述第三输入端用于接收页表移动的结果；
所述缓存控制单元，还用于若所述页表移动的结果表明所述预测页正确，通过所述第一输出端将所述组合表项中的位向量字段中与所述虚拟地址所属虚拟页在所述虚拟大页内的偏移量对应的比特修改为所述预定值。
13.根据权利要求11所述处理芯片，其特征在于，
所述缓存控制单元，还用于在所述执行页表移动之后，若所述页表移动的结果表明所述预测页号错误，通过所述第一输出端在所述页表缓存中的所述组合表项中设置用于表示所述组合表项不可用于地址预测的标识位。
14.根据权利要求12所述处理芯片，其特征在于，
所述缓存控制单元，还用于在确定所述页表移动的结果表明所述预测页号错误之后，通过所述第一输出端在所述页表缓存中新增新独立表项，所述新独立表项包含：虚拟大页号，虚拟大页内偏移量，物理大页号以及物理大页内偏移量；
其中，所述新独立表项的虚拟大页由N个连续的虚拟页构成，所述新独立表项的虚拟大页号由所述虚拟地址所属的虚拟页号除以N取整得到，所述新独立表项的虚拟大页内偏移量由所述虚拟地址所属的虚拟页号除以N取余得到；所述页表移动的结果为所述虚拟地址对应的真实物理页号；所述新独立表项的物理大页号由所述真实物理页号除以N取整得到，所述新独立表项的物理大页内偏移量由所述真实物理页号除以N取余得到。
15.根据权利要求10所述处理芯片，其特征在于，
所述缓存控制单元，还用于若未通过所述TLB成功确定所述虚拟地址对应的物理页号，执行页表移动确定所述虚拟地址对应的真实物理页号；确定需要新增的目标表项，所述目标表项包含：虚拟大页号，虚拟大页内偏移量，物理大页号以及物理大页内偏移量；其中，所述目标表项的虚拟大页由N个连续的虚拟页构成，所述目标表项的虚拟大页号由所述虚拟地址所属的虚拟页号除以N取整得到，所述目标表项的虚拟大页内偏移量由所述虚拟地址所属的虚拟页号除以N取余得到；所述页表移动的结果为所述虚拟地址对应的真实物理页号；所述目标表项的物理大页号由所述真实物理页号除以N取整得到，所述目标表项的物理大页内偏移量由所述真实物理页号除以N取余得到；
若所述独立表项的虚拟大页号与所述目标表项的虚拟大页号相同，且所述独立表项的物理大页号与所述目标表项的物理大页号相同，且所述独立表项的虚拟大页内偏移量与所述目标表项的虚拟大页内偏移量的差值等于所述独立表项的物理大页内偏移量与所述目标表项的物理大页内偏移量的差值，则通过所述第一输出端合并所述页表缓存中的所述独立表项和所述目标表项为目标组合表项，在所述目标组合表项中包含：虚拟大页号，位向量字段以及物理大页号；所述目标组合表项的虚拟大页号等于所述独立表项的虚拟大页号，所述目标组合表项的物理大页号等于所述独立表项的物理大页号，所述目标组合表项中的位向量字段中与所述虚拟地址所属虚拟页对应的比特为所述预定值，所述目标组合表项中的位向量字段中与所述独立表项的虚拟页对应的比特为所述预定值；所述独立表项的虚拟页的页号为所述独立表项的物理大页号与所述N的乘积，再与所述独立表项的物理大页内偏移量的和；
否则，通过所述第一输出端在所述页表缓存中新增所述目标表项为新的独立表项。
16.根据权利要求9～15任意一项所述处理芯片，其特征在于，
所述缓存控制单元，用于若所述N为2的M次方，M大于或等于1；则通过所述虚拟地址的虚拟页号右移M位得到所述虚拟地址的大页号；和/或，通过截取所述虚拟地址的虚拟页号的后M位得到所述虚拟地址的偏移量。
CN201680057302.XA 2016-08-11 2016-08-11 一种页表缓存tlb中表项的访问方法，及处理芯片 Active CN108139981B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/094732 WO2018027839A1 (zh) 2016-08-11 2016-08-11 一种页表缓存tlb中表项的访问方法，及处理芯片

Publications (2)

Publication Number Publication Date
CN108139981A CN108139981A (zh) 2018-06-08
CN108139981B true CN108139981B (zh) 2020-08-14

Family

ID=61161674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680057302.XA Active CN108139981B (zh) 2016-08-11 2016-08-11 一种页表缓存tlb中表项的访问方法，及处理芯片

Country Status (4)

Country Link
US (1) US10740247B2 (zh)
EP (1) EP3454218B1 (zh)
CN (1) CN108139981B (zh)
WO (1) WO2018027839A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110209603B (zh) * 2019-05-31 2021-08-31 龙芯中科技术股份有限公司 地址转换方法、装置、设备及计算机可读存储介质
CN110321079B (zh) * 2019-06-27 2023-04-25 暨南大学 一种基于混合页面的磁盘缓存去重方法
CN111913893A (zh) * 2020-06-22 2020-11-10 成都菁蓉联创科技有限公司 保留内存的映射方法和装置、设备和存储介质
CN112416436B (zh) * 2020-12-02 2023-05-09 海光信息技术股份有限公司 信息处理方法、信息处理装置和电子设备
CN112560086B (zh) * 2020-12-11 2022-11-08 海光信息技术股份有限公司 一种用于密码协处理器的配置方法、装置、cpu及电子设备
CN113836054B (zh) * 2021-08-30 2023-08-22 中国人民解放军军事科学院国防科技创新研究院 用于gpu的内存页管理方法和内存页转换方法
CN114676071B (zh) * 2022-05-18 2022-08-19 飞腾信息技术有限公司 数据处理方法、装置、电子设备及存储介质
CN114741338B (zh) * 2022-06-06 2022-09-13 飞腾信息技术有限公司 旁路转换缓存器、数据更新方法、内存管理单元及芯片
US20240232097A9 (en) * 2022-10-19 2024-07-11 Intel Corporation Data transfer encryption mechanism
CN116680202B (zh) * 2023-08-03 2024-01-02 深流微智能科技(深圳)有限公司 一种调试处理内存区的管理方法、系统及存储介质
CN117290263B (zh) * 2023-09-27 2024-10-18 中科驭数（北京）科技有限公司 一种用于大容量bar空间的大页映射实现方法及系统
CN117472806B (zh) * 2023-12-26 2024-04-02 芯瞳半导体技术(山东)有限公司 一种地址翻译方法、装置及计算机存储介质

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465337A (en) * 1992-08-13 1995-11-07 Sun Microsystems, Inc. Method and apparatus for a memory management unit supporting multiple page sizes
US5479627A (en) * 1993-09-08 1995-12-26 Sun Microsystems, Inc. Virtual address to physical address translation cache that supports multiple page sizes
US5603047A (en) * 1995-10-06 1997-02-11 Lsi Logic Corporation Superscalar microprocessor architecture
US6427162B1 (en) * 1996-05-02 2002-07-30 Sun Microsystems, Inc. Separate code and data contexts: an architectural approach to virtual text sharing
US20020169936A1 (en) * 1999-12-06 2002-11-14 Murphy Nicholas J.N. Optimized page tables for address translation
KR100450675B1 (ko) * 2002-03-19 2004-10-01 삼성전자주식회사 성능향상 및 전력소모를 감소시킬 수 있는 ｔｌｂ
US7107431B2 (en) * 2004-02-19 2006-09-12 International Business Machines Corporation Apparatus and method for lazy segment promotion for pre-translated segments
TWI249670B (en) * 2004-04-29 2006-02-21 Mediatek Inc System and method capable of sequentially writing a flash memory
DE112005003736T5 (de) * 2005-12-29 2008-11-13 Intel Corporation, Santa Clara Virtueller Übersetzungspuffer
US7932912B1 (en) * 2006-10-04 2011-04-26 Nvidia Corporation Frame buffer tag addressing for partitioned graphics memory supporting non-power of two number of memory elements
US8072463B1 (en) * 2006-10-04 2011-12-06 Nvidia Corporation Graphics system with virtual memory pages and non-power of two number of memory elements
US7884829B1 (en) * 2006-10-04 2011-02-08 Nvidia Corporation Partitioned graphics memory supporting non-power of two number of memory elements
CN101013404A (zh) * 2007-01-26 2007-08-08 浙江大学 面向异构多核体系的分页式存储空间管理方法
US7917725B2 (en) * 2007-09-11 2011-03-29 QNX Software Systems GmbH & Co., KG Processing system implementing variable page size memory organization using a multiple page per entry translation lookaside buffer
CN101661437A (zh) * 2008-08-28 2010-03-03 国际商业机器公司 旁路转换缓冲器以及在其中进行地址匹配的方法和装置
US8452831B2 (en) * 2009-03-31 2013-05-28 Oracle America, Inc. Apparatus and method for implementing hardware support for denormalized operands for floating-point divide operations
CN101645043B (zh) * 2009-09-08 2012-01-04 成都市华为赛门铁克科技有限公司 写数据的方法、读数据的方法及存储设备
US8417961B2 (en) * 2010-03-16 2013-04-09 Oracle International Corporation Apparatus and method for implementing instruction support for performing a cyclic redundancy check (CRC)
US9086890B2 (en) * 2012-01-06 2015-07-21 Oracle International Corporation Division unit with normalization circuit and plural divide engines for receiving instructions when divide engine availability is indicated
US20140189192A1 (en) * 2012-12-28 2014-07-03 Shlomo Raikin Apparatus and method for a multiple page size translation lookaside buffer (tlb)
US10896127B2 (en) * 2013-01-23 2021-01-19 Lucata Corporation Highly configurable memory architecture for partitioned global address space memory systems
US9241044B2 (en) * 2013-08-28 2016-01-19 Hola Networks, Ltd. System and method for improving internet communication by using intermediate nodes
CN104516826B (zh) * 2013-09-30 2017-11-17 华为技术有限公司 一种虚拟大页面与物理大页面的对应方法及装置
US9405703B2 (en) * 2014-06-04 2016-08-02 Advanced Micro Devices, Inc. Translation lookaside buffer
US20150378726A1 (en) * 2014-06-27 2015-12-31 Oracle International Corporation Implementation for a high performance bcd divider
WO2016019566A1 (zh) * 2014-08-08 2016-02-11 华为技术有限公司 内存管理方法、装置和系统、以及片上网络

Also Published As

Publication number Publication date
CN108139981A (zh) 2018-06-08
EP3454218A4 (en) 2019-06-12
EP3454218A1 (en) 2019-03-13
US10740247B2 (en) 2020-08-11
EP3454218B1 (en) 2023-02-01
WO2018027839A1 (zh) 2018-02-15
US20190108134A1 (en) 2019-04-11

Similar Documents

Publication Publication Date Title
CN108139981B (zh) 一种页表缓存tlb中表项的访问方法，及处理芯片
US11237728B2 (en) Method for accessing extended memory, device, and system
US9292447B2 (en) Data cache prefetch controller
US11474956B2 (en) Memory protection unit using memory protection table stored in memory system
US8195917B2 (en) Extended page size using aggregated small pages
JP6467605B2 (ja) 命令処理システムと方法
US10083126B2 (en) Apparatus and method for avoiding conflicting entries in a storage structure
CN109426624B (zh) 用于高效利用地址转换缓存的装置和方法
CN107818053B (zh) 用于存取高速缓存的方法与装置
EP3830719B1 (en) Binary search procedure for control table stored in memory system
JP6478843B2 (ja) 半導体装置及びキャッシュメモリ制御方法
US20180365161A1 (en) Sharing virtual and real translations in a virtual cache
US20080301364A1 (en) Caching of microcode emulation memory
US20040133760A1 (en) Replacement algorithm for a replicated fully associative translation look-aside buffer
CN107766259B (zh) 页表缓存的访问方法、页表缓存、处理器芯片和存储单元
CN115098410A (zh) 处理器、用于处理器的数据处理方法及电子设备
KR100343940B1 (ko) 트랜슬레이션 룩어헤드 버퍼 예측 비트를 이용한 쓰기동작시의 캐쉬 얼리어싱 방지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant