CN116680202B - 一种调试处理内存区的管理方法、系统及存储介质 - Google Patents
一种调试处理内存区的管理方法、系统及存储介质 Download PDFInfo
- Publication number
- CN116680202B CN116680202B CN202310966436.5A CN202310966436A CN116680202B CN 116680202 B CN116680202 B CN 116680202B CN 202310966436 A CN202310966436 A CN 202310966436A CN 116680202 B CN116680202 B CN 116680202B
- Authority
- CN
- China
- Prior art keywords
- address
- debugging
- memory area
- page table
- debug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims abstract description 112
- 238000007726 management method Methods 0.000 title abstract description 38
- 238000013507 mapping Methods 0.000 claims abstract description 112
- 238000000034 method Methods 0.000 claims abstract description 50
- 238000004590 computer program Methods 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1009—Address translation using page tables, e.g. page table structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
- G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明实施例公开了一种调试处理内存区的管理方法、系统及存储介质。所述方法包括：获取外部调试命令并发送访存地址，访存地址为调试处理内存区的虚拟地址；根据页表将调试处理内存区的虚拟地址转化为同等地址固定映射的物理地址；根据外部调试命令访问并且执行同等地址固定映射的物理地址的调试指令。本发明根据页表在进行调试管理之前就对调试处理内存区的虚拟地址进行同等映射处理，保证调试处理内存区中代码指令执行后，执行结果的准确性。
Description
技术领域
本发明涉及内存管理技术领域，尤其涉及一种调试处理内存区的管理方法、系统及存储介质。
背景技术
在当前的操作系统设计中，大多数系统中都采用了虚拟化内存管理方式，因此芯片设计中都嵌入了MMU（Memory Management Unit，内存管理单元）模块。当对系统调试时，处理器不能直接访存调试处理内存区的物理地址，调试处理内存区的物理地址需要映射为物理地址，处理器才能访存。
现有技术中，调试处理内存区与除调试处理内存区之外的其他内存区同时进行管理，则当内存区代码中有跳转指令执行时，会导致指令执行出现错误：内存区代码中有跳转指令执行时，内存区代码中定义的跳转地址是物理地址，而处理器访存这个跳转地址时，需要经过MMU转化为物理地址，此时可能会出现错误：一是地址未映射产生缺页异常，二是地址映射到其他内存区的物理地址。两种错误均会导致调试管理失败。
发明内容
基于此，有必要针对上述问题，提出了一种调试处理内存区的管理方法、系统及存储介质。
一种调试处理内存区的管理方法，所述方法包括：
获取外部调试命令并发送访存地址，所述访存地址为调试处理内存区的虚拟地址。
根据页表将所述调试处理内存区的虚拟地址转化为同等地址固定映射的物理地址。
根据所述外部调试命令访问并且执行所述同等地址固定映射的物理地址的调试指令。
其中，所述根据页表将所述调试处理内存区的虚拟地址转化为同等地址固定映射的物理地址，具体包括：
在所述虚拟地址的地址空间内预留出同等映射虚拟地址空间。
根据所述页表将所述调试处理内存区的物理地址映射到所述同等映射虚拟地址空间，获得同等地址固定映射的物理地址。
其中，所述根据所述外部调试命令访问并且执行所述同等地址固定映射的物理地址的调试指令，具体包括：
直接运行所述同等地址固定映射的物理地址内的固化代码。
当确定所述外部调试命令要求访问并且执行所述同等地址固定映射的物理地址内的自定义指令时，则获取所述固化代码中的自定义指令入口地址。
根据所述自定义指令入口地址运行所述同等地址固定映射的物理地址内的自定义指令。
其中，所述当确定所述外部调试命令要求访问并且执行所述同等地址固定映射的物理地址内的自定义指令时，则获取所述固化代码中的自定义指令入口地址，具体包括：
若所述外部调试命令不要求访问并且执行所述同等地址固定映射的物理地址内的自定义指令，则不进行所述调试处理内存区的调试管理。
其中，所述根据页表将所述调试处理内存区的虚拟地址转化为同等地址固定映射的物理地址，具体包括：
所述页表包括第一调试页表和至少一套标准页表，根据所述第一调试页表将所述调试处理内存区的虚拟地址转化为同等地址固定映射的物理地址。
根据编码信号切换所述第一调试页表和至少一套标准页表，所述编码信号包括第一编码信号和第二编码信号，将所述第一编码信号与所述调试页表进行绑定，将所述第二编码信号与所述标准页表进行绑定。
其中，所述根据所述外部调试命令访问并且执行所述同等地址固定映射的物理地址的调试指令，具体包括：
确定所述同等地址固定映射的物理地址处于地址区间0~DEBUG_ADDR_END内，则发送所述第一编码信号，切换到所述第一调试页表，直接运行所述同等地址固定映射的物理地址内的固化代码。
确定所述外部调试命令要求访问并且执行所述同等地址固定映射的物理地址内的自定义指令时，则获取所述固化代码中的自定义指令入口地址。
根据所述自定义指令入口地址运行所述同等地址固定映射的物理地址内的自定义指令。
其中，所述确定所述同等地址固定映射的物理地址处于地址区间0~DEBUG_ADDR_END内，则发送所述第一编码信号，切换到所述第一调试页表，直接运行所述同等地址固定映射的物理地址内的固化代码，具体包括：
若所述同等地址固定映射的物理地址处于地址区间0~DEBUG_ADDR_END外，则发送所述第二编码信号，切换到所述至少一套标准页表，不进行所述调试处理内存区的调试管理。
其中，所述根据页表将所述调试处理内存区的虚拟地址转化为同等地址固定映射的物理地址，具体包括：
所述页表包括第二调试页表，根据所述第二调试页表将所述调试处理内存区的虚拟地址转化为同等地址固定映射的物理地址。
一种调试处理内存区的管理系统，所述系统包括：
获取模块，用于获取外部调试命令并发送访存地址，所述访存地址为调试处理内存区的虚拟地址。
地址转化模块，用于根据页表将所述调试处理内存区的虚拟地址转化为同等地址固定映射的物理地址。
调试模块，用于根据所述外部调试命令访问并且执行所述同等地址固定映射的物理地址的调试指令。
一种存储介质，存储有计算机程序，所述计算机程序被处理器执行时，使得所述处理器执行如上所述方法的步骤。
采用本发明实施例，具有如下有益效果：
本发明根据页表在进行调试管理之前就对调试处理内存区的虚拟地址进行同等映射处理，使调试处理内存区中代码指令执行时跳转后的地址不会出错，保证执行结果的准确性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
其中：
图1是本发明提供的调试处理内存区的管理方法一实施例的流程示意图；
图2是本发明提供的同等映射一实施例的结构示意图；
图3是本发明提供的调试处理内存区的管理方法另一实施例的流程示意图；
图4是本发明提供的调试处理内存区的管理系统中一实施例的结构示意图；
图5是本发明提供的调试处理内存区的管理方法又一实施例的流程示意图；
图6是本发明提供的调试处理内存区的管理系统另一实施例的结构示意图；
图7是本发明提供的调试处理内存区的管理系统又一实施例的结构示意图；
图8是本发明提供的存储介质一实施例的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，图1是本发明提供的调试处理内存区的管理方法一实施例的流程示意图。一种调试处理区内存管理方法包括：
S101：获取外部调试命令并发送访存地址，访存地址为调试处理内存区的虚拟地址。
优选地，对GPU（Graphics Processing Unit，图形处理器）系统内部的调试处理内存区进行管理，系统内部处理器首先获取外部调试命令并对外发送访存地址，访存地址为调试处理内存区的虚拟地址。
S102：根据页表将调试处理内存区的虚拟地址转化为同等地址固定映射的物理地址。
在一个实施场景中，由于访存地址为调试处理内存区的虚拟地址，此时需要通过页表将调试处理内存区的虚拟地址转化为物理地址后，才能对调试处理内存区的物理地址进行访存，完成对调试处理内存区的调试管理。
具体地，如图2所示，图2是本发明提供的同等映射一实施例的结构示意图。在访存地址的虚拟地址空间内预留出同等映射虚拟地址空间，例如PA rom、ram start等于VArom、ram start开始的内存区；根据页表将调试处理内存区的物理地址映射到同等映射虚拟地址空间，获得同等地址固定映射的物理地址。
需要说明的是，同等映射虚拟地址空间与调试处理内存区的物理地址的起始地址相等，虚拟地址和同等地址固定映射的物理地址固定偏移量大小相同。
采用同等映射的方式使虚拟地址空间的起始地址和调试处理内存区实际的内存空间物理地址起始地址相等，虚拟空间地址和物理空间地址一一相等映射，即使调试处理内存区保存的指令中有跳转指令被执行，跳转后的地址也不会出错，因为物理地址等于虚拟地址，所以处理器访存地址经过MMU翻译后要跳转的地址值不变。同等映射后已知调试处理内存区的起始虚拟地址，当调试异常产生时直接跳转对应的虚拟地址即可。
S103：根据外部调试命令访问并且执行同等地址固定映射的物理地址的调试指令。
在一个具体的实施场景中，调试处理内存区的包括：固化代码内存区和自定义指令内存区，直接运行同等地址固定映射的物理地址内固化代码内存区的固化代码，判断外部调试命令是否要求访问并且执行同等地址固定映射的物理地址内自定义指令内存区的自定义指令；当外部调试命令要求访问并且执行同等地址固定映射的物理地址内自定义指令内存区的自定义指令，则获取固化代码中的自定义指令入口地址，完成对调试处理内存区的管理；当外部调试命令不要求访问并且执行同等地址固定映射的物理地址内的自定义指令，则不进行调试处理内存区的调试管理。
在另一个具体的实施场景中，首先判断同等地址固定映射的物理地址是否处于地址区间0~DEBUG_ADDR_END；当同等地址固定映射的物理地址处于地址区间0~DEBUG_ADDR_END内时，则直接运行同等地址固定映射的物理地址内固化代码内存区的固化代码；当同等地址固定映射的物理地址不处于地址区间0~DEBUG_ADDR_END，则不进行调试处理内存区的调试管理。
进一步地，确定外部调试命令要求访问并且执行同等地址固定映射的物理地址内自定义指令内存区的自定义指令，获取固化代码中的自定义指令入口地址，完成对调试处理内存区的管理；当外部调试命令不要求访问并且执行同等地址固定映射的物理地址内自定义指令内存区的自定义指令，则不进行调试处理内存区的调试管理。
通过上述描述可知，本发明根据页表在进行调试管理之前就对调试处理内存区的虚拟地址进行同等映射处理，使调试处理内存区中代码指令执行时跳转后的地址不会出错，保证执行结果的准确性。
如图3和图4所示，图3是本发明提供的调试处理内存区的管理方法另一实施例的流程示意图，图4是本发明提供的调试处理内存区的管理系统中一实施例的结构示意图。
S201：获取外部调试命令并发送访存地址，访问地址为调试处理内存区的虚拟地址。
其中，GPU系统内部包括处理器、选择访存器和MMU，处理器获取外部调试命令并发送访存地址，访存地址为调试处理内存区的虚拟地址。
S202：页表包括第一调试页表和至少一套标准页表，根据第一调试页表将调试处理内存区的虚拟地址转化为同等地址固定映射的物理地址。
在一个实施场景中，MMU内部的页表包括第一调试页表和至少一套标准页表。具体地，根据第一调试页表在访存地址的虚拟地址空间中把与调试处理内存区的物理地址的起始地址相等的同等大小的区间预留出来，获取同等映射虚拟地址空间，且该同等映射虚拟地址空间与调试处理内存区的物理地址的固定偏移量大小相同；然后将实际大小的调试处理内存区的物理地址一一映射到同等映射虚拟地址空间，获取同等地址固定映射的物理地址。
需要说明的是，在GPU系统运行过程中，同等映射虚拟地址空间一直保持映射，这段空间不会再被映射到除调试处理内存区的物理地址之外的其他内存区物理地址，而且保证该同等映射虚拟地址空间只能用于调试处理内存区的调试管理。
S203：根据编码信号切换第一调试页表和至少一套标准页表，编码信号包括第一编码信号和第二编码信号，将第一编码信号与调试页表进行绑定，将第二编码信号与标准页表进行绑定。
在一个实施场景中，为了实现对调试管理内存区的调试管理，则需要对第一调试页表与至少一套标准页表实现页表切换。本发明提出通过编码信号来实现第一调试页表与至少一套标准页表的页表切换。具体地，通过选择访存器进行页表切换，编码信号包括第一编码信号和第二编码信号，将第一编码信号与第一调试页表进行绑定，将第二编码信号与至少一套标准页表进行绑定。
具体地，第一编码信号包括：Page table id=0，与至少一套调试页表绑定的第二编码信号包括：Page table id=N（N≥1）。传入同等地址固定映射的物理地址后，访存选择器使用内部实现的过滤算法过滤处理器发出的同等地址固定映射的物理地址，并输出编码信号。
需要说明的是，第一编码信号与第二编码信号的具体数值在此不做限定。
S204：判断同等地址固定映射的物理地址是否处于地址区间0~DEBUG_ADDR_END内。
S2041：当同等地址固定映射的物理地址处于地址区间0~DEBUG_ADDR_END内，则发送第一编码信号，切换到第一调试页表，直接运行同等地址固定映射的物理地址内的固化代码。
S2042：当同等地址固定映射的物理地址处于地址区间0~DEBUG_ADDR_END外，则发送第二编码信号，切换到至少一套标准页表，不进行调试处理内存区的调试管理。
在一个具体的实施场景中，选择访存器接收同等地址固定映射的物理地址，并判断同等地址固定映射的物理地址是否处于地址区间0~DEBUG_ADDR_END，若同等地址固定映射的物理地址处于地址区间0~DEBUG_ADDR_END，则发送第一编码信号，MMU获取访存选择器发送的第一编码信号，切换到第一调试页表，运行同等地址固定映射的物理地址内的固化代码；若同等地址固定映射的物理地址不处于地址区间0~DEBUG_ADDR_END，则发送第二编码信号，MMU获取访存选择器发送的第二编码信号，切换到至少一套标准页表，此时不进行调试处理内存区的调试管理。
编码信号与地址区间的对应关系如下表所示：
根据不同的虚拟地址区间选择不同的编码信号，进而切换到不同的页表。Pagetable id相当于IOMMU（input/output memory management unit，输入输出内存管理单元）中的streamID，其内部实现就是一个streamID对一个context bank，在context bank中就配置了一套页表根地址，每次根据外部传入的streamID切换到绑定的页表，然后进行地址翻译操作。
S205：确定外部调试命令要求访问并且执行同等地址固定映射的物理地址内的自定义指令时，则获取固化代码中的自定义指令入口地址。
在一个具体的实施场景中，确定MMU内部已切换到第一调试页表之后，GPU系统处于调试状态，接收外部调试命令并判断外部调试命令是否要求访问并且执行同等地址固定映射的物理地址内的自定义指令，若外部调试命令要求访问并且执行同等地址固定映射的物理地址内的自定义命令，则获取固化代码中的自定义指令入口地址；若外部调试命令要求不访问并且执行同等地址固定映射的物理地址内的自定义指令，则不进行调试处理内存区的调试管理。
S206：根据自定义指令入口地址运行同等地址固定映射的物理地址内的自定义指令。
在一个具体的实施场景中，当获取到固化代码中的自定义指令入口地址后，根据自定义指令入口地址运行同等地址固定映射的物理地址内的自定义指令，完成对调试管理内存区的调试管理。
需要说明的是，在调试处理内存区的调试管理中，设置的同等映射虚拟地址空间大小一定要与固化代码内存区和自定义指令内存区的物理地址大小相同，否则会导致数据丢失；并且调试处理内存区的入口虚拟地址等同调试处理内存区的物理起始地址，这样在指令执行过程中才不能出现跳转时地址和指令不匹配现象。
还需要说明的是，图4中使用了访存选择器，通过访存选择器实现对编码信号的选择。访存选择器在设计上属于地址过滤选择模块，可以嵌入处理器中也可以在处理器外部实现。
通过上述描述可知，本发明通过判断访存地址所在的地址区间实现对调试处理内存区的单独管理以区别除调试处理内存区下之外的其他内存区，避免了和其他内存区混淆操作使地址映射到其他内存区的物理地址。
如图5和图6所示，图5是本发明提供的调试处理内存区的管理方法又一实施例的流程示意图。图6是本发明提供的调试处理内存区的管理系统另一实施例的结构示意图。一种调试处理内存区的管理方法包括：
S301：获取外部调试命令并发送访存地址，访存地址为调试处理内存区的物理地址。
S302：根据第二调试页表将调试处理内存区的虚拟地址转化为同等地址固定映射的物理地址。
在一个具体的实施场景中，GPU系统中包括MMU，通过MMU内部的第二调试页表将调试处理内存区的虚拟地址转化为同等地址固定映射的物理地址，转化过程已在图1所示的实施场景中详细论述，在此不再赘述。
S303：直接运行同等地址固定映射的物理地址内的固化代码。
S304：判断外部调试命令是否要求访问并且执行同等地址固定映射的物理地址内的自定义指令。
S3041：若外部调试命令要求访问并且执行同等地址固定映射的物理地址内的自定义指令，则获取固化代码中的自定义指令入口地址。
S305：根据自定义指令入口地址运行同等地址固定映射的物理地址内的自定义指令。
S3042：若外部调试命令不要求访问并且执行同等地址固定映射的物理地址内的自定义指令，则不进行调试处理内存区的调试管理。
其中，步骤S304-S3042已在图1和图3所示的实施例中详细论述，在此不再赘述。
如图7所示，图7是本发明提供的调试处理内存区的管理系统又一实施例的结构示意图。一种调试处理内存区的管理系统10包括：
获取模块11，用于获取外部调试命令并发送访存地址，访存地址为调试处理内存区的虚拟地址；
地址转化模块12，用于根据页表将调试处理内存区的虚拟地址转化为同等地址固定映射的物理地址；
调试模块13，用于根据外部调试命令访问并且执行同等地址固定映射的物理地址的调试指令。
在一个具体的实施场景中，调试处理内存区的管理系统10首先根据获取模块11接收外部调试命令并对外发送访存地址，访存地址为调试处理内存区的虚拟地址；其次在地址转化模块12中实现调试处理内存区的虚拟地址的转换，具体地，在虚拟地址的地址空间内预留出同等映射虚拟地址空间，根据页表将调试处理内存区的物理地址映射到同等映射虚拟地址空间，获得同等地址固定映射的物理地址；最终在调试模块13内直接运行同等地址固定映射的物理地址内的固化代码，根据外部调试命令判断是否访问并且执行同等地址固定映射的物理地址的调试指令，当确定外部调试命令要求访问并且执行同等地址固定映射的物理地址内的自定义指令时，则获取固化代码中的自定义指令入口地址，根据自定义指令入口地址运行同等地址固定映射的物理地址内的自定义指令，完成对调试处理内存区的调试管理。
如图8所示，图8是本发明提供的存储介质的一实施例的结构示意图。存储介质20中存储至少由一个计算机程序21，计算机程序21被处理器执行以实现如图1、图3和图5所示的方法，详细的方法可参见上述，在此不再赘述。在一个实施例中，存储介质20可以是存储芯片、硬盘或者移动硬盘或者优盘、光盘等其他可读写存储的工具，还可以是服务器等等。
上述对本说明书特定实施例进行了描述，其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，附图中描绘的过程不一定必须按照示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置、设备、非易失性计算机可读存储介质实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
本说明书实施例提供的装置、设备、非易失性计算机可读存储介质与方法是对应的，因此，装置、设备、非易失性计算机存储介质也具有与对应方法类似的有益技术效果，由于上面已经对方法的有益技术效果进行了详细说明，因此，这里不再赘述对应装置、设备、非易失性计算机存储介质的有益技术效果。
上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。一种典型的实现设备为计算机。具体的，计算机例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。
为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本说明书时可以把各单元的功能在同一个或多个软件和/或硬件中实现。本领域内的技术人员应明白，本说明书实施例可提供为方法、系统、或计算机程序产品。因此，本说明书实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本说明书实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本说明书是参照根据本说明书实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。
内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器 (RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带式磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
本说明书可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本说明书，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。
Claims (9)
1.一种调试处理内存区的管理方法，其特征在于，所述方法包括：
获取外部调试命令并发送访存地址，所述访存地址为调试处理内存区的虚拟地址；
根据页表将所述调试处理内存区的虚拟地址转化为同等地址固定映射的物理地址，所述页表包括第一调试页表和至少一套标准页表，根据所述第一调试页表将所述调试处理内存区的虚拟地址转化为同等地址固定映射的物理地址；根据编码信号切换所述第一调试页表和至少一套标准页表，所述编码信号包括第一编码信号和第二编码信号，将所述第一编码信号与所述调试页表进行绑定，将所述第二编码信号与所述标准页表进行绑定；
根据所述外部调试命令访问并且执行所述同等地址固定映射的物理地址的调试指令。
2.根据权利要求1所述的一种调试处理内存区的管理方法，其特征在于，所述根据页表将所述调试处理内存区的虚拟地址转化为同等地址固定映射的物理地址，具体包括：
在所述虚拟地址的地址空间内预留出同等映射虚拟地址空间；
根据所述页表将所述调试处理内存区的物理地址映射到所述同等映射虚拟地址空间，获得同等地址固定映射的物理地址。
3.根据权利要求2所述的一种调试处理内存区的管理方法，其特征在于，所述根据所述外部调试命令访问并且执行所述同等地址固定映射的物理地址的调试指令，具体包括：
直接运行所述同等地址固定映射的物理地址内的固化代码；
当确定所述外部调试命令要求访问并且执行所述同等地址固定映射的物理地址内的自定义指令时，则获取所述固化代码中的自定义指令入口地址；
根据所述自定义指令入口地址运行所述同等地址固定映射的物理地址内的自定义指令。
4.根据权利要求3所述的一种调试处理内存区的管理方法，其特征在于，所述当确定所述外部调试命令要求访问并且执行所述同等地址固定映射的物理地址内的自定义指令时，则获取所述固化代码中的自定义指令入口地址，具体包括：
若所述外部调试命令不要求访问并且执行所述同等地址固定映射的物理地址内的自定义指令，则不进行所述调试处理内存区的调试管理。
5.根据权利要求2所述的一种调试处理内存区的管理方法，其特征在于，所述根据所述外部调试命令访问并且执行所述同等地址固定映射的物理地址的调试指令，具体包括：
确定所述同等地址固定映射的物理地址处于地址区间0~DEBUG_ADDR_END内，则发送所述第一编码信号，切换到所述第一调试页表，直接运行所述同等地址固定映射的物理地址内的固化代码；
确定所述外部调试命令要求访问并且执行所述同等地址固定映射的物理地址内的自定义指令时，则获取所述固化代码中的自定义指令入口地址；
根据所述自定义指令入口地址运行所述同等地址固定映射的物理地址内的自定义指令。
6.根据权利要求5所述的一种调试处理内存区的管理方法，其特征在于，所述确定所述同等地址固定映射的物理地址处于地址区间0~DEBUG_ADDR_END内，则发送所述第一编码信号，切换到所述第一调试页表，直接运行所述同等地址固定映射的物理地址内的固化代码，具体包括：
若所述同等地址固定映射的物理地址处于地址区间0~DEBUG_ADDR_END外，则发送所述第二编码信号，切换到所述至少一套标准页表，不进行所述调试处理内存区的调试管理。
7.根据权利要求2所述的一种调试处理内存区的管理方法，其特征在于，所述根据页表将所述调试处理内存区的虚拟地址转化为同等地址固定映射的物理地址，具体包括：
所述页表包括第二调试页表，根据所述第二调试页表将所述调试处理内存区的虚拟地址转化为同等地址固定映射的物理地址。
8.一种调试处理内存区的管理系统，其特征在于，所述系统包括：
获取模块，用于获取外部调试命令并发送访存地址，所述访存地址为调试处理内存区的虚拟地址；
地址转化模块，用于根据页表将所述调试处理内存区的虚拟地址转化为同等地址固定映射的物理地址，所述页表包括第一调试页表和至少一套标准页表，根据所述第一调试页表将所述调试处理内存区的虚拟地址转化为同等地址固定映射的物理地址；根据编码信号切换所述第一调试页表和至少一套标准页表，所述编码信号包括第一编码信号和第二编码信号，将所述第一编码信号与所述调试页表进行绑定，将所述第二编码信号与所述标准页表进行绑定；
调试模块，用于根据所述外部调试命令访问并且执行所述同等地址固定映射的物理地址的调试指令。
9.一种存储介质，其特征在于，存储有计算机程序，所述计算机程序被处理器执行时，使得所述处理器执行如权利要求1至7中任一项所述方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310966436.5A CN116680202B (zh) | 2023-08-03 | 2023-08-03 | 一种调试处理内存区的管理方法、系统及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310966436.5A CN116680202B (zh) | 2023-08-03 | 2023-08-03 | 一种调试处理内存区的管理方法、系统及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116680202A CN116680202A (zh) | 2023-09-01 |
| CN116680202B true CN116680202B (zh) | 2024-01-02 |
Family
ID=87782241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310966436.5A Active CN116680202B (zh) | 2023-08-03 | 2023-08-03 | 一种调试处理内存区的管理方法、系统及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116680202B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108139981A (zh) * | 2016-08-11 | 2018-06-08 | 华为技术有限公司 | 一种页表缓存tlb中表项的访问方法，及处理芯片 |
| CN114556881A (zh) * | 2019-10-17 | 2022-05-27 | 华为技术有限公司 | 一种地址翻译方法及装置 |
| CN114780447A (zh) * | 2022-04-29 | 2022-07-22 | 龙芯中科技术股份有限公司 | 内存数据读取方法、装置、设备及存储介质 |
| CN115794419A (zh) * | 2023-02-06 | 2023-03-14 | 深流微智能科技(深圳)有限公司 | Gpu的调控系统及方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004046738A2 (en) * | 2002-11-18 | 2004-06-03 | Arm Limited | Virtual to physical memory address mapping within a system having a secure domain and a non-secure domain |
-
2023
- 2023-08-03 CN CN202310966436.5A patent/CN116680202B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108139981A (zh) * | 2016-08-11 | 2018-06-08 | 华为技术有限公司 | 一种页表缓存tlb中表项的访问方法，及处理芯片 |
| CN114556881A (zh) * | 2019-10-17 | 2022-05-27 | 华为技术有限公司 | 一种地址翻译方法及装置 |
| CN114780447A (zh) * | 2022-04-29 | 2022-07-22 | 龙芯中科技术股份有限公司 | 内存数据读取方法、装置、设备及存储介质 |
| CN115794419A (zh) * | 2023-02-06 | 2023-03-14 | 深流微智能科技(深圳)有限公司 | Gpu的调控系统及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116680202A (zh) | 2023-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9753730B2 (en) | Decoding instructions from multiple instructions sets | |
| US9043806B2 (en) | Information processing device and task switching method | |
| US20110154299A1 (en) | Apparatus and method for executing instrumentation code | |
| CN110781016B (zh) | 一种数据处理方法、装置、设备及介质 | |
| CN109947643B (zh) | 一种基于a/b测试的实验方案的配置方法、装置及设备 | |
| US9015022B2 (en) | Simulating non-volatile memory in virtual distributed switches | |
| CN113468079B (zh) | 内存访问方法及装置 | |
| CN110716845A (zh) | 一种Android系统的日志信息读取的方法 | |
| CN115794273A (zh) | 一种基于服务器的资源共享渲染方法和装置 | |
| CN108647102B (zh) | 异构系统的服务请求处理方法、装置和电子设备 | |
| CN107733866A (zh) | Rpc请求、rpc请求处理方法、装置以及设备 | |
| CN116680202B (zh) | 一种调试处理内存区的管理方法、系统及存储介质 | |
| KR100776112B1 (ko) | 휴대단말기의 부팅 시간 단축방법 | |
| CN107301097B (zh) | 一种调用java对象、java对象的引用地址信息的存储方法及装置 | |
| CN111796864A (zh) | 一种数据校验的方法及装置 | |
| CN115878510A (zh) | 一种页表的修改方法、验证方法、装置及电子设备 | |
| CN115098436A (zh) | 一种多核SoC、继电保护方法及系统 | |
| CN114385552A (zh) | 一种内存中文件页的页整合方法及装置 | |
| US10203942B2 (en) | Binary-code translation device and method | |
| CN111209062A (zh) | 信息获取方法、装置、电子设备及计算机存储介质 | |
| CN116880905B (zh) | 一种数据存储方法、装置、存储介质及电子设备 | |
| CN117251234B (zh) | 基于补丁的函数调用方法及装置 | |
| CN113110278B (zh) | 信息交互方法、装置、存储介质及处理器 | |
| CN116700841B (zh) | 一种原生api调用的方法及装置 | |
| CN110968709B (zh) | 数据传输方法及相关系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |