CN108132393A - 一种干扰信号源系统 - Google Patents

一种干扰信号源系统 Download PDF

Info

Publication number
CN108132393A
CN108132393A CN201710874556.7A CN201710874556A CN108132393A CN 108132393 A CN108132393 A CN 108132393A CN 201710874556 A CN201710874556 A CN 201710874556A CN 108132393 A CN108132393 A CN 108132393A
Authority
CN
China
Prior art keywords
frequency
dds
signal source
interference signal
adc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710874556.7A
Other languages
English (en)
Inventor
蒋俊荣
曾庆和
吴麓峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Science And Technology Ltd Of Shenzhen Tang Cheng
Original Assignee
Industrial Science And Technology Ltd Of Shenzhen Tang Cheng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Science And Technology Ltd Of Shenzhen Tang Cheng filed Critical Industrial Science And Technology Ltd Of Shenzhen Tang Cheng
Priority to CN201710874556.7A priority Critical patent/CN108132393A/zh
Publication of CN108132393A publication Critical patent/CN108132393A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种干扰信号源系统，它涉及信号源技术领域；通过单片机为核心控制器件来对DDS输出频率控制，从而使DDS输出相应频率和类型的信号；DDS输出频率：ƒOUT=FW׃c/2N，其中FW为频率控制字，ƒc为外部参考时钟的频率，N为DDS相位累加器位数；D/A转换器把己经合成的正弦波的数字量转换成模拟量。正弦幅度量化序列S(n)经D/A转换后变成了包络为正弦波的阶梯波S(t)；低通滤波器是对D/A输出的阶梯波S(t)进行频谱分析可知S(t)中除主频f0外，还存在分布在fc，2fc…两边±fo处的非谐波分量，幅值包络为辛格函数，因此为了取出主频f0，在D/A转换器的输出端接入截止频率为fC/2的低通滤波器；本发明通过基于DDS的各种波形产生技术，再结合控制程序，就可实现任意信号波形的产生。

Description

一种干扰信号源系统
技术领域：
本发明涉及一种干扰信号源系统，属于信号源技术领域。
背景技术：
在通信系统电路中，压控振荡器(VCO)是关键器件，具有广泛的用途。由于受工艺条件的限制，各种性能参数不够优越，稳定性差。目前国内外传统干扰器大多采用VCO来产生所需要的干扰频率，其稳定性差，而且现场应用不太方便，不能根据现场的频段进行即时的调整频率。随着通信电子领域的迅速发展，对电子设备的要求越来越高，采用直接数字式频率合成（DDS）技术产生所需要的频率，具有率分辨率高、输出频点多、频率切换速度快、低功耗等优点，性能稳定，现场可以即时调整频段，适用范围更广，是实现设备全数字化的一个关键技术。
发明内容：
针对上述问题，本发明要解决的技术问题是提供一种干扰信号源系统。
本发明的一种干扰信号源系统，它包含DDS专用芯片、单片机、参考时钟、通信接口电路、复位电路、D／A转换电路、低通滤波器；通过单片机为核心控制器件来对DDS输出频率控制，从而使DDS输出相应频率和类型的信号；DDS输出频率：ƒ OUT=FW׃c/2N，其中FW为频率控制字，ƒc为外部参考时钟的频率，N为DDS相位累加器位数；D/A转换器把己经合成的正弦波的数字量转换成模拟量。正弦幅度量化序列S(n)经D/A转换后变成了包络为正弦波的阶梯波S(t)；低通滤波器是对D/A输出的阶梯波S(t)进行频谱分析可知S(t)中除主频f0外，还存在分布在fc，2fc…两边±fo处的非谐波分量，幅值包络为辛格函数，因此为了取出主频f0，在D/A转换器的输出端接入截止频率为fC/2的低通滤波器。
作为优选，所述单片机的型号为STM32F100RC。
作为优选，所述复位电路的型号为MAX809STR。
一种干扰信号源系统的控制方法，它的控制流程为：启动设备，初始化I/O口、ADC和DAC模拟端口、UART通信端口、看门狗、LCD屏幕；恢复上次保存的数据、通过uart串口发出开机、版本信息，接着DDS.AD9910输出设定频率、PLL.HMC830锁定设定频率、LCD显示输出频率、功率、温度、电压、电流、驻波比、告警状态；同时进行ADC数据采集，检测ADC采集是否完毕，是则计算ADC对应的输出功率、温度、电压、电流、驻波比、告警状态；同时LCD更新显示输出功率、温度、电压、电流、驻波比、告警状态；否则检测PLL锁相环是否失锁，是则重新锁定PLL锁相环；否则检测是否重启指令并且串口发送完毕，是则执行系统重启指令，否则检测串口接收数据是否完毕，是则处理上位机下发指令，否则重新进行ADC数据采集。
本发明的有益效果为：通过基于DDS 的各种波形产生技术，再结合控制程序，就可实现任意信号波形的产生。
附图说明：
为了易于说明，本发明由下述的具体实施及附图作以详细描述。
图1为本发明的结构示意图；
图2为本发明中DDS专用芯片的电路原理图；
图3为本发明中单片机的电路原理图；
图4为本发明的流程图。
具体实施方式：
为使本发明的目的、技术方案和优点更加清楚明了，下面通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
如图1至图4所示，本具体实施方式采用以下技术方案：它包含DDS专用芯片、单片机、参考时钟、通信接口电路、复位电路MAX809STR、D／A转换电路、低通滤波器；通过单片机为核心控制器件来对DDS输出频率控制，从而使DDS输出相应频率和类型的信号；DDS输出频率：ƒ OUT=FW׃c/2N，其中FW为频率控制字，ƒc为外部参考时钟的频率，N为DDS相位累加器位数；D/A转换器把己经合成的正弦波的数字量转换成模拟量。正弦幅度量化序列S(n)经D/A转换后变成了包络为正弦波的阶梯波S(t)；低通滤波器是对D/A输出的阶梯波S(t)进行频谱分析可知S(t)中除主频f0外，还存在分布在fc，2fc…两边±fo处的非谐波分量，幅值包络为辛格函数，因此为了取出主频f0，在D/A转换器的输出端接入截止频率为fC/2的低通滤波器。
进一步的，所述单片机的型号为STM32F100RC。
进一步的，所述复位电路的型号为MAX809STR。
一种干扰信号源系统的控制方法，它的控制流程为：启动设备，初始化I/O口、ADC和DAC模拟端口、UART通信端口、看门狗、LCD屏幕；恢复上次保存的数据、通过uart串口发出开机、版本信息，接着DDS.AD9910输出设定频率、PLL.HMC830锁定设定频率、LCD显示输出频率、功率、温度、电压、电流、驻波比、告警状态；同时进行ADC数据采集，检测ADC采集是否完毕，是则计算ADC对应的输出功率、温度、电压、电流、驻波比、告警状态；同时LCD更新显示输出功率、温度、电压、电流、驻波比、告警状态；否则检测PLL锁相环是否失锁，是则重新锁定PLL锁相环；否则检测是否重启指令并且串口发送完毕，是则执行系统重启指令，否则检测串口接收数据是否完毕，是则处理上位机下发指令，否则重新进行ADC数据采集。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (4)

1.一种干扰信号源系统，其特征在于：它包含DDS专用芯片、单片机、参考时钟、通信接口电路、复位电路、D／A转换电路、低通滤波器；通过单片机为核心控制器件来对DDS输出频率控制，从而使DDS输出相应频率和类型的信号；DDS输出频率：ƒ OUT=FW׃c/2N，其中FW为频率控制字，ƒc为外部参考时钟的频率，N为DDS相位累加器位数；D/A转换器把己经合成的正弦波的数字量转换成模拟量，正弦幅度量化序列S(n)经D/A转换后变成了包络为正弦波的阶梯波S(t)；低通滤波器是对D/A输出的阶梯波S(t)进行频谱分析可知S(t)中除主频f0外，还存在分布在fc，2fc…两边±fo处的非谐波分量，幅值包络为辛格函数，因此为了取出主频f0，在D/A转换器的输出端接入截止频率为fC/2的低通滤波器。
2.一种干扰信号源系统的控制方法，其特征在于：它的控制流程为：启动设备，初始化I/O口、ADC和DAC模拟端口、UART通信端口、看门狗、LCD屏幕；恢复上次保存的数据、通过uart串口发出开机、版本信息，接着DDS.AD9910输出设定频率、PLL.HMC830锁定设定频率、LCD显示输出频率、功率、温度、电压、电流、驻波比、告警状态；同时进行ADC数据采集，检测ADC采集是否完毕，是则计算ADC对应的输出功率、温度、电压、电流、驻波比、告警状态；同时LCD更新显示输出功率、温度、电压、电流、驻波比、告警状态；否则检测PLL锁相环是否失锁，是则重新锁定PLL锁相环；否则检测是否重启指令并且串口发送完毕，是则执行系统重启指令，否则检测串口接收数据是否完毕，是则处理上位机下发指令，否则重新进行ADC数据采集。
3.根据权利要求1所述的一种干扰信号源系统，其特征在于：所述单片机的型号为STM32F100RC。
4.根据权利要求1所述的一种干扰信号源系统，其特征在于：所述复位电路的型号为MAX809STR。
CN201710874556.7A 2017-09-25 2017-09-25 一种干扰信号源系统 Pending CN108132393A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710874556.7A CN108132393A (zh) 2017-09-25 2017-09-25 一种干扰信号源系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710874556.7A CN108132393A (zh) 2017-09-25 2017-09-25 一种干扰信号源系统

Publications (1)

Publication Number Publication Date
CN108132393A true CN108132393A (zh) 2018-06-08

Family

ID=62388519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710874556.7A Pending CN108132393A (zh) 2017-09-25 2017-09-25 一种干扰信号源系统

Country Status (1)

Country Link
CN (1) CN108132393A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002025803A2 (en) * 2000-09-19 2002-03-28 Tom Riley Complex valued delta sigma phase locked loop demodulator
CN106200759A (zh) * 2016-08-23 2016-12-07 哈尔滨理工大学 一种快速响应的混合信号发生器及其实现方法
CN206294151U (zh) * 2016-12-15 2017-06-30 深圳市飞思腾科技有限公司 一种用于数字信号干扰仪的dds信号源

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002025803A2 (en) * 2000-09-19 2002-03-28 Tom Riley Complex valued delta sigma phase locked loop demodulator
CN106200759A (zh) * 2016-08-23 2016-12-07 哈尔滨理工大学 一种快速响应的混合信号发生器及其实现方法
CN206294151U (zh) * 2016-12-15 2017-06-30 深圳市飞思腾科技有限公司 一种用于数字信号干扰仪的dds信号源

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王建明: "基于DDS技术的多波形信号源设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Similar Documents

Publication Publication Date Title
US10917078B2 (en) System and method for fast converging reference clock duty cycle correction for digital to time converter (DTC)-based analog fractional-N phase-locked loop (PLL)
EP2174311B1 (en) Remote control signaling infrared generator
CN105940610B (zh) 双相锁相回路的充电泵校正
KR20210111665A (ko) 프랙셔널-n 위상-동기 루프(pll)를 위한 시그마-델타 변조 양자화 에러 감소 기술
CN106708166B (zh) 信号生成器和信号生成方法
CN101505150B (zh) 锁相回路电路
TWI451228B (zh) 時脈產生器及產生時脈信號的方法
CN101572543A (zh) 一种稳定时钟的方法和装置
CN104579328B (zh) 振荡电路、振荡器、电子设备以及移动体
CN113783570A (zh) 具有频率跟踪回路的耦合倍频器
US8477898B2 (en) Highly flexible fractional N frequency synthesizer
CN108132393A (zh) 一种干扰信号源系统
US7839965B2 (en) High-speed serial data link with single precision clock source
CN105337612B (zh) 滤除工频干扰的软件锁相环
CN108768391B (zh) 一种基于树莓派和Python语言的频率合成器系统
CN116400775A (zh) 一种信号发生器
CN101557231A (zh) 用于收发机的频率综合源的控制方法及其控制模块
JP2009130544A (ja) クロック信号発生回路
US8656203B2 (en) Fractional frequency division or multiplication by using an oversampled phase rotator for reducing jitter
US11558059B2 (en) Concept for a digital controlled loop and a digital loop filter
CN104660218A (zh) 一种任意波形合成器
JP2005303641A (ja) ルビジウム原子発振器
CN103633998B (zh) 一种用于全数字锁相环的低功耗鉴相器
CN203352564U (zh) 被动型原子频标
CN111030685A (zh) 一种频率合成控制系统及设计方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180608

RJ01 Rejection of invention patent application after publication