CN108111930B - 基于高密度存储器的多裸片高阶光交换结构 - Google Patents

基于高密度存储器的多裸片高阶光交换结构 Download PDF

Info

Publication number
CN108111930B
CN108111930B CN201711346912.4A CN201711346912A CN108111930B CN 108111930 B CN108111930 B CN 108111930B CN 201711346912 A CN201711346912 A CN 201711346912A CN 108111930 B CN108111930 B CN 108111930B
Authority
CN
China
Prior art keywords
optical
storage
message
input
piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711346912.4A
Other languages
English (en)
Other versions
CN108111930A (zh
Inventor
赖明澈
翦杰
肖立权
庞征斌
常俊胜
齐星云
张建民
罗章
董德尊
徐金波
黎渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN201711346912.4A priority Critical patent/CN108111930B/zh
Publication of CN108111930A publication Critical patent/CN108111930A/zh
Application granted granted Critical
Publication of CN108111930B publication Critical patent/CN108111930B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0003—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Optical Communication System (AREA)

Abstract

本发明针对现有光交换结构中存储器带宽瓶颈导致交换芯片结构受限的问题，提供一种基于高密度存储器的多裸片高阶光交换结构，由K个完全相同的基于高密度存储器的光交换裸片通过片间互连网络相互连接构成，共包含N个输入/输出端口；每个光交换裸片包括N/K个输入端口，N/K个电/光转换模块，N/K个分离器，存储输入光交换网络，光波导，存储输入缓冲，存储器控制逻辑，片间互连输入输出代理模块，片间输入缓冲，二选一选择器，高密度存储器，存储输出缓冲，存储输出光交换网络，N/K个光/电转换模块，和N/K个输出端口，K、N、k均为整数，1≤k≤K，K≤N。本发明显著降低了交换结构的复杂度和光器件开销，并进一步扩展了交换结构的阶数。

Description

基于高密度存储器的多裸片高阶光交换结构
技术领域
本发明属于高性能计算机系统互连网络领域，尤其是对应用到高性能计算机互连分系统中的高阶光交换结构。
背景技术
随着大数据分析、机器学习、大型商业应用优化等应用在高性能计算机(HighPerformance Computing，HPC)系统中的运行需求，在HPC系统中构建用于分布式计算核存储资源高效通信的互连网络系统成为当务之急。高性能计算机互连通信需求的增长，对高阶交换芯片的阶数和通信能力提出了更高要求。高阶交换芯片由于可以降低网络直径，同时提供高带宽和丰富的路由路径，已经逐渐替代低阶交换结构，成为HPC系统交换芯片的首选。
D.Vantrease等人提出了称为Corona的光交换Crossbar结构[Vantrease D等.Corona:System implications of emerging Nano photonic technology(Corona:新兴纳米硅光技术及其系统实现).ISCA.2008]。如图1所示，Corona结构包含64个网络节点，数据传输网络由256条光波导组成，每条光波导包含64个波长，光信号由位于片外的光源提供，然后通过分离器，光信号被分离到每条光波导，在每个网络节点处，由微环谐振环组成的调制器和探测器负责数据信号的光/电和电/光转换，这一类网络称之为通道引导光网络。64个网络节点均匀分布在交换芯片上，光波导通过S型走线方式通过所有节点，S型光波导包含总共256条光波导，其中每个网络节点包含4条专有读通道，在每个网络节点处，通过一组调制器将电信号调制成光信号，并通过光波导将报文传输至目的节点，在目的节点，再通过一组光微环组成的光探测器将光信号转换成电信号。
以Corona为代表的通道引导的光Crossbar互连网络结构中，报文通过由波分多路复用的光波导实现的光网络通道进行点到点的传输。因此，对光网络的控制主要就是为网络通道进行仲裁。如图2所示，根据通道设置的不同，Crossbar光网络结构可以分为三类，分别为单写多读(Single Write Multiple Read，SWMR)、多写单读(Multiple Write SingleRead，MWSR)和多写多读(Multiple Write Multiple Read，MWMR)。在SWMR结构中，每个输入端口(写端口)拥有专有写通道，其可以向所有的输出端口(读端口)写数据，因此，读端口之间存在通道竞争，此时的通道仲裁即是解决读端口之间的通道竞争；在MWSR结构中，与SWMR相反，仲裁算法需要解决的是写端口的通道竞争。而在MWMR结构中，需要同时解决读端口和写端口的竞争。
以Corona为代表的基于Crossbar结构的硅光网络，其网络拓扑规则，实现了网络节点的全互连，具有高带宽，低延迟等特性，成为光互连网络设计的主流。基于Crossbar结构的光互连网络一般采用单写多读或者多写单读的模式进行数据传输。会出现所有的端口争用共享数据总线的情形，因此，光互连网络的仲裁策略成为影响光互连网络性能的瓶颈。以令牌流为代表的多种光互连网络仲裁策略，虽然能够保证光网络的高吞吐率，然而其控制逻辑过于复杂，仲裁逻辑的微小错误，将导致整个网络功能的巨大损失，尤其是面向高阶网络时，仲裁逻辑的复杂度将成指数级增长，这对于下一代高阶交换网络，其可扩展性面临严峻挑战。而且，随着交换网络阶数不断增加，主流的光通道引导的光互连网络结构中，光波导的长度和微环谐振环的数目而快速增长，同时会产生大量的光波导交叉，都使得片上光互连交换网络在功耗和延迟上的固有优势逐步消失，因此，Corona结构的硬件开销和逻辑复杂度很高，在基于Corona结构的硅光高阶交换结构中，交换网络的互连复杂度，以及芯片端口布局等面临进一步扩展的困难。因此，遵循传统的芯片设计思路进行下一代高阶交换网络与交换芯片的设计面临瓶颈。
为了克服现有Corona结构随着网络阶数增长导致可扩展性受限、光交换结构仲裁复杂度高的问题，本课题组同日提交了一份发明专利申请“基于高密度存储器的单裸片光交换结构”，基于交换结构输入输出端口隔离的思想，通过将MWMR光交换结构拆分成MWSR和SWMR两个光交换结构，实现输入端口和输出端口的分离；同时，向Corona结构的光交换结构中增加存储输入缓冲、存储器控制逻辑、高密度存储器和存储输出缓冲，利用高密度、高读写字宽的新型存储器，实现片上分级光交换，在数据从输入端口经过MWSR光交换网络之后，利用高密度存储器进行数据暂存，并利用存储器控制逻辑，从高密度存储器快速读取，并加载到SWMR光交换网络，从而实现完整的从输入端口到输出端口的数据交换，进而构建了一种以高密度存储器为核心的多端口的光交换裸片。
如图3所示基于高密度存储器的单裸片光交换结构，其特征在于，包括N个输入端口，N个电/光转换模块，存储输入光交换网络，存储输入缓冲，存储器控制逻辑，高密度存储器，存储输出缓冲，存储输出光交换网络，N个光/电转换模块，和N个输出端口；N为整数，优选为2的幂次，1≤i≤N，i为整数；N个输入端口，记为第1输入端口IN1、……、第i输入端口INi、……、第N输入端口INN；N个电/光转换模块，记为第1电/光转换模块E/O1、……、第i电/光转换模块E/Oi、……、第N电/光转换模块E/ON；N个光/电转换模块，记为第1光/电转换模块O/E1、……、第i光/电转换模块O/Ei、……、第N光/电转换模块O/EN；N个输出端口，记为第1输出端口OUT1、……、第i输出端口OUTi、……、第N输出端口OUTN；
第i输入端口与第i电/光转换模块相连，报文通过第i输入端口进入第i电/光转换模块；
第i电/光转换模块分别与第i输入端口、存储输入光交换网络相连；第i电/光转换模块从第i输入端口接收报文，进行电/光转换后将报文由电信号转换成光信号，将报文传输给存储输入光交换网络；
存储输入光交换网络分别与第1电/光转换模块、……、第i电/光转换模块、……、第N电/光转换模块、存储输入缓冲相连，从第1电/光转换模块、……、第i电/光转换模块、……、第N电/光转换模块接收报文，从第1电/光转换模块、……、第i电/光转换模块、……、第N电/光转换模块仲裁出第s电/光转换模块，s为整数，1≤s≤N，获得光通道写权限的第s电/光转换模块，将报文传输至存储输入缓冲；
存储输入缓冲分别与存储输入光交换网络、存储器控制逻辑、高密度存储器相连；存储输入缓冲从存储输入光交换网络接收并缓存报文，同时，将报文的目的端口号P_dest发送给存储器控制逻辑，接收到从存储器控制逻辑返回的报文写地址W_addr后，将报文写入高密度存储器；
存储器控制逻辑分别与存储输入缓冲、高密度存储器相连；存储器控制逻辑是一个软件模块，采用动态输出队列的存储单元组织方式组织高密度存储器的数据存储单元；存储器控制逻辑从存储输入缓冲接收报文的目的端口号P_dest后，为报文分配空闲存储单元，并将空闲存储单元的地址W_addr返回给存储输入缓冲；另一方面，在每个时钟周期，存储器控制逻辑产生一个读地址R_addr传输给高密度存储器；
高密度存储器分别与存储器控制逻辑、存储输入缓冲、存储输出缓冲相连；高密度存储器从存储器控制逻辑接收R_addr，根据R_addr将报文读出至存储输出缓冲；在每个时钟周期，将从存储输入缓冲接收的报文根据写地址W_addr将报文写入高密度存储器；
存储输出缓冲与高密度存储器、存储输出光交换网络相连；存储输出缓冲从高密度存储器接收并缓存报文，并等待通过存储输出光交换网络将报文传输至目的输出端口；
存储输出光交换网络分别与存储输出缓冲、第1光/电转换模块、……、第i光/电转换模块、……、第N光/电转换模块相连；存储输出光交换网络从存储输出缓冲接收报文，从第1光/电转换模块、……、第i光/电转换模块、……、第N光/电转换模块仲裁出第m光/电转换模块，m为整数，1≤m≤N，将报文传输给第m光/电转换模块；
第i光/电转换模块与存储输出光交换网络、第i输出端口相连；从存储输出光交换网络接收报文后，进行光/电转换，然后将转换成电信号的报文提交给第i输出端口；
第i输出端口与第i光/电转换模块相连；第i输出端口将从第i光/电转换模块接收的报文输出至网络中，完成整个交换过程。
基于高密度存储器的单裸片光交换结构通过将MWMR光交换结构，拆分成MWSR和SWMR两个光交换结构，将共享光通道替换成两组结构更加简单的专有光通道，通过较多的短光导和微环数量，实现了输入端口和输出端口的分离，简化了交换结构的逻辑和仲裁复杂度，同时，基于高密度存储器的高存取速度和高字宽，简化了交换网络设计，提高交换芯片可扩展性。
但是，高阶交换的实际需求使得端口数N不断增大，从而导致存储输入光交换网络和存储输出光交换网络的结构更加复杂，对片上互连线的需求和光波导布局等提出了挑战。另一方面，交换芯片的端口数和单端口带宽的持续增长，使得片内存储器的存取速度面临瓶颈，以单端口传输带宽Bport为100Gbps的交换芯片为例，假设报文大小Lpkt为256字节，交换芯片内的高密度存储器的频率fm为2GHz，其单周期存取字宽Wm为2048位，则单个报文的输入延迟为：
Tdelay＝Lpkt/Bport＝(256*8)/(100*109)＝20ns (公式1)
存储器每个周期处理的报文数量为：
Npkt＝Tdelay/((Wm/Lpkt)×(1/fm))＝20/((2048/(256×8))×(1/(2×109)))＝40(公式2)
即单个字宽为2048位的高密度存储器可以同时处理40个报文，在每个端口的饱和注入情形下，要使存储器不会成为交换网络的带宽瓶颈，单芯片的端口数不能超过40。然而，在面向高性能计算的互连网络交换芯片中，往往要求交换芯片具有128甚至256阶的更高阶数，因此，专利申请“基于高密度存储器的单裸片光交换结构”的单裸片设计无法满足高阶交换的实际需求。
发明内容
本发明提供一种基于高密度存储器的多裸片高阶光交换结构，目的是解决“基于高密度存储器的单裸片光交换结构”中存储器的带宽瓶颈，同时降低片上交换网络的复杂度，将存储器进行模块化分割，通过设置多个并列的高密度存储器，并根据输入报文的源端口，分别将报文存储进入不同的存储器模块内，以进一步扩展交换网络的阶数。
技术方案如下：
如图4所示，基于高密度存储器的多裸片高阶光交换结构，由K个完全相同的基于高密度存储器的光交换裸片通过片间互连网络相互连接构成；K个基于高密度存储器的光交换裸片分别记为第一裸片Die1,……,第k裸片Diek,……,第K裸片DieK，K为整数，一般为2的幂次；1≤k≤K，k为整数，K≤N；与背景技术中基于高密度存储器的单裸片光交换结构相同，记基于高密度存储器的多裸片高阶光交换结构包含的输入端口和输出端口数为N，则第一裸片Die1,……,第k裸片Diek,……,第K裸片DieK包含的输入端口和输出端口数均为N/K，因为K≤N且K和N均为2的幂次，所以N/K为整数，且为2的幂次；
与背景技术中“基于高密度存储器的单裸片光交换结构”相比，第k裸片Diek在存储输入光交换网络处增加了N/K个完全相同的分离器和一条传输至片间的多写单读光波导，在高密度存储器接口处增加了片间输入缓冲、二选一选择器和片间互连输入输出代理模块；存储输入光交换网络处分离器和多写单读硅光波导的功能是：使得输入报文根据目的端口的位置在存储输入光交换网络处选择交换路径；片间输入缓冲的功能是：缓存通过片间互连输入输出代理模块输入的其他裸片的报文；高密度存储器接口处二选一选择器的功能是在每个时钟周期，将来自片内的存储输入缓冲和来自片间的片间输入缓冲内的报文选择一个报文写入高密度存储器；片间互连输入输出代理模块的功能是：实现不同裸片上高密度存储器的互连交换，其输入输出端口数量则根据片间互连网络的具体实现结构而确定，片间互连输入输出代理模块与存储器控制逻辑，决定了本发明基于高密度存储器的多裸片高阶光交换结构的性能；
如图5所示，第k裸片Diek包括N/K个输入端口，N/K个电/光转换模块，N/K个分离器，存储输入光交换网络，光波导，存储输入缓冲，存储器控制逻辑，片间互连输入输出代理模块，片间输入缓冲，二选一选择器，高密度存储器，存储输出缓冲，存储输出光交换网络，N/K个光/电转换模块，和N/K个输出端口；第k裸片中N/K个输入端口的编号为(k-1)N/K+1到kN/K，分别记为第(k-1)N/K+1输入端口IN(k-1)N/K+1、……、第(k-1)N/K+j输入端口IN(k-1)N/K+j、……、第kN/K输入端口INkN/K；N/K个电/光转换模块，记为第(k-1)N/K+1电/光转换模块E/O(k-1)N/K+1、……、第(k-1)N/K+j电/光转换模块E/O(k-1)N/K+j、……、第kN/K电/光转换模块E/OkN/K；N/K个光/电转换模块，记为第(k-1)N/K+1光/电转换模块O/E(k-1)N/K+1、……、第(k-1)N/K+j光/电转换模块O/E(k-1)N/K+j、……、第kN/K光/电转换模块O/EkN/K；N/K个输出端口，记为第(k-1)N/K+1输出端口OUT(k-1)N/K+1、……、第(k-1)N/K+j输出端口OUT(k-1)N/K+j、……、第N/K输出端口OUTkN/K；1≤j≤N/K，j为整数；N/K个分离器记为第(k-1)N/K+1分离器、……、第(k-1)N/K+j分离器、……、第kN/K分离器；
第(k-1)N/K+j输入端口与第(k-1)N/K+j电/光转换模块相连，报文通过第(k-1)N/K+j输入端口进入第(k-1)N/K+j电/光转换模块；
第(k-1)N/K+j电/光转换模块分别与第(k-1)N/K+j输入端口、第(k-1)N/K+j分离器相连；第(k-1)N/K+j电/光转换模块从第(k-1)N/K+j输入端口接收报文，进行电/光转换后报文由电信号转换成光信号，将转换成光信号的报文传输给第(k-1)N/K+j分离器；
第(k-1)N/K+j分离器分别与第(k-1)N/K+j电/光转换模块O/E(k-1)N/K+j、光波导、存储输入光交换网络相连，第(k-1)N/K+j分离器从第(k-1)N/K+j电/光转换模块O/E(k-1)N/K+j接收报文，将报文的光信号分离到光波导和存储输入光交换网络中，并根据报文的目的端口号进行交换路径选择：如果报文的目的端口在第k裸片内，则将报文传输给存储输入光交换网络；否则，将报文传输给光波导；
存储输入光交换网络分别与第(k-1)N/K+1分离器、……、第(k-1)N/K+j分离器、……、第kN/K分离器、存储输入缓冲相连；光输入交换网络从第(k-1)N/K+1分离器、……、第(k-1)N/K+j分离器、……、第kN/K分离器接收报文，对第(k-1)N/K+1分离器、……、第(k-1)N/K+j分离器、……、第kN/K分离器进行仲裁，获得光通道写权限的分离器，将报文传输至存储输入缓冲；
光波导分别与第(k-1)N/K+1分离器、……、第(k-1)N/K+j分离器、……、第kN/K分离器和片间互连输入输出代理模块相连，光波导从第(k-1)N/K+1分离器、……、第(k-1)N/K+j分离器、……、第kN/K分离器接收报文，将报文传输至片间互连输入输出代理模块；
存储输入缓冲分别与存储输入光交换网络、存储器控制逻辑、二选一选择器相连；存储输入缓冲从存储输入光交换网络接收并缓存报文，同时，将报文的目的端口号P_dest发送给存储器控制逻辑，接收到从存储器控制逻辑返回的报文写地址W_addr后，将报文提交给二选一选择器；
存储器控制逻辑分别与存储输入缓冲、片间输入缓冲、高密度存储器相连；存储器控制逻辑是一个软件模块，采用动态输出队列的存储单元组织方式组织高密度存储器的数据存储单元；存储器控制逻辑从存储输入缓冲接收报文的目的端口号P_dest，为报文分配空闲存储单元，并将空闲存储单元的地址W_addr返回给存储输入缓冲；存储器控制逻辑从片间输入缓冲接收报文的目的端口号P_dest，为报文分配空闲存储单元，并将空闲存储单元的地址W_addr返回给片间输入缓冲；另一方面，在每个时钟周期，存储器控制逻辑产生一个读地址R_addr传输给高密度存储器；
片间互连输入输出代理模块分别与光波导、片间输入缓冲以及第k裸片外部的片间互连网络相连；片间互连输入输出代理模块包含L个输入输出端口，实现不同裸片间的数据高速互连传输，L为整数，输入输出端口数量L根据片间互连网络的具体实现结构而确定；片间互连输入输出代理结构的输入包含两部分，一是从当前裸片的所有输入端口共享的光波导报文输入，二是片间的报文输入，当片间互连输入输出代理模块从光波导接收来自片内输入端口向其他裸片端口发送的报文时，将报文提交给片间互连网络，以到达目的端口所在裸片的片间互连输入输出代理模块；当片间互连输入输出代理模块从片间互连网络接收来自其他裸片的报文时，将报文缓存在片间输入缓冲；
片间输入缓冲分别与存储器控制逻辑、片间互连输入输出代理模块、二选一选择器相连；片间输入缓冲从片间互连输入输出代理模块接收来自其他裸片的报文，将报文缓存在片间输入缓冲，同时，将报文的目的端口号P_dest发送给存储器控制逻辑，接收到从存储器控制逻辑返回的报文写地址W_addr后，将报文提交给二选一选择器；
二选一选择器分别与存储输入缓冲、片间输入缓冲、高密度存储器相连；二选一选择器从存储输入缓冲、片间输入缓冲接收报文，在每个时钟周期，来自存储输入缓冲和片间输入缓冲的两个缓存内的头报文将通过二选一选择器竞争写存储器的权限，赢得竞争的报文将在下一个时钟周期根据写地址W_addr将报文写入高密度存储器中；
高密度存储器分别与二选一选择器、存储器控制逻辑、存储输出缓冲相连；高密度存储器从存储器控制逻辑接收R_addr，根据R_addr将报文读出至存储输出缓冲；在每个时钟周期，将从二选一选择器接收的报文根据写地址W_addr将报文写入高密度存储器；
存储输出缓冲与高密度存储器、存储输出光交换网络相连；存储输出缓冲从高密度存储器接收并缓存报文，并等待通过存储输出光交换网络将报文传输至目的输出端口；
存储输出光交换网络分别与存储输出缓冲、第(k-1)N/K+1光/电转换模块O/E(k-1)N/K+1、……、第(k-1)N/K+j光/电转换模块O/E(k-1)N/K+j、……、第kN/K光/电转换模块O/EkN/K相连；存储输出光交换网络从存储输出缓冲接收报文，从第(k-1)N/K+1光/电转换模块、……、第(k-1)N/K+j光/电转换模块、……、第kN/K光/电转换模块仲裁出第mm光/电转换模块，mm为整数，(k-1)N/K+1≤mm≤kN/K，将报文传输给第mm光/电转换模块；
第(k-1)N/K+j光/电转换模块与存储输出光交换网络、第(k-1)N/K+j输出端口相连；从存储输出光交换网络接收报文后，进行光/电转换，然后将转换成电信号的报文提交给第(k-1)N/K+j输出端口；
第(k-1)N/K+j输出端口与第(k-1)N/K+j光/电转换模块相连；第(k-1)N/K+j输出端口将从第(k-1)N/K+j光/电转换模块接收的报文输出至网络中，完成整个交换过程；
片间互连网络实现K个裸片中的其中C个裸片相连，C为整数，C≤K，C的数值与片间互连网络的拓扑结构相关；片间互连网络功能是连接芯片内的多个裸片。片间互连网络采用互连网络中常用公知的拓扑结构，包括mesh/torus、胖树、全互连等高连通性和高对称性的结构。片间互连网络优选全互连结构。
作为本发明技术方案的进一步改进，所述存储输入光交换网络采取基于多写单读MWSR策略的光Crossbar交换网络结构实现，N/K个数据输入端口基于令牌槽的2-pass策略仲裁算法争用共享写光波导。
所述存储输出光交换网络基于单写多读SWMR的光Crossbar交换网络实现；单写多读光网络的通道仲裁，采用基于广播目的地址信息的预约机制，即在报文通过光波导传输前，通过广播通道将报文的目的端口号通知给所有输出端口，如果目的端口号与接收端口不一致，则接收端口处的光/电转换模块全部关闭，否则，光/电转换模块打开，从而接收报文。。
所述光/电转换模块由探测器实现。
所述电/光转换模块由微环谐振环组成的调制器实现。
所述分离器由XBAR实现。
所述存储器控制逻辑是一个软件模块，存储器控制逻辑为每个输出端口配置一个FIFO链表，包括一个头指针Phead、尾指针Ptail，链表的表项存储相应的存储地址Maddr，以及指向下一个表项的指针Pnext；存储器控制逻辑从存储输入缓冲或片间输入缓冲接收到报文的目的端口号P_dest后，从空闲存储地址中申请一个写入地址W_addr，利用地址信息构造一个新的链表项，链表项的数据域存放新申请的写入地址指针，而链表项的下一个表项指针Pnext为空；在FIFO链表添加新链表项之前的最后一个表项的Pnext指针指向新加入的链表项，同时，修改链表的尾指针，使其指向新加入的表项，从而完成整个报文数据的写入过程；另一方面，每个时钟周期到来时，存储器控制逻辑将链表头报文指向的链表项地址作为读地址R_addr，发送给高密度存储器，并将相应的链表项从链表中删除，即修改链表的头指针，使其指向下一个链表项，同时，释放读地址对应的地址空间。
所述片间互连网络通过硅通孔(Through Silicon Via，TSV)实现K个裸片中的其中C个裸片相连，裸片间互连线由电TSV实现。
报文从进入输入端口到离开输出端口，在由多裸片组成的两级高阶交换网络中的完整的交换过程主要分为三步：
(一)从输入端口到等待写入目的裸片存储器的光交换。当报文进入输入端口之后，首先根据报文头部的目的端口号P_dest，计算其目的裸片号D_dest，通过报文源端口号P_src计算得出当前裸片号D_src，如果目的裸片是当前裸片(即D_src＝D_dest)，则选择本地的存储输入光交换网络进行报文传输，然后缓存在存储输入缓冲，并向存储控制逻辑发送写存储器的请求；如果目的裸片为其他裸片(即D_src≠D_dest)，则选择多写单读光波导将报文传输至片间互连输入输出代理模块，并通过片间全互连网络传输至目的裸片，当到达目的裸片的输入端口之后，报文将缓存到目的裸片的片间输入缓冲中，并向存储控制逻辑发送写存储器的请求。
(二)存储器控制逻辑控制下报文写入高密度存储器。当来自本地裸片的报文经过存储输入光交换网络，缓存进入存储输入缓冲；以及来自片外的报文经过片间互连网络，通过片间互连输入输出代理模块，并缓存到片间输入缓冲后，上述两个缓冲区的报文将向存储器控制逻辑发送写存储器请求，存储器控制逻辑向高密度存储器请求空闲存储空间，当获得空闲存储空间后，将写地址W_addr反馈给存储输入缓冲或片间输入缓冲，并以请求报文的目的端口P_dest为索引，以链表的形式组织报文在高密度存储器内的存储，二选一选择器从存储输入缓冲和片间输入缓冲中选择一个报文获得写存储器的权限，并在下一个时钟周期根据写地址W_addr将报文写入高密度存储器中。
(三)从存储器到输出端口的光交换。当报文写入高密度存储器之后，在每个时钟周期，存储器控制逻辑根据读地址R_addr将报文从高密度存储器中读出，并进入存储输出缓冲，等待利用存储输出光交换网络发送至不同的输出端口。存储输出光交换网络中光通道的读仲裁采取广播通知的方式实现，当存储输出缓冲将报文加载到硅光通道前，首先通过广播通道向所有输出端口发送报文的目的端口号，如果目的端口号与接收端口不一致，则接收端口处的微环全部关闭，否则，微环打开，等待接收硅光谐振信号，从而接收数据报文。
与现有技术相比，本发明基于高密度存储器的单裸片光交换结构的有益效果是：
●本发明将高密度存储器进行模块化分割，通过设置K个并列的高密度存储器，并根据输入报文的源端口，分别将报文存储进入不同的高密度存储器内，解决了存储器作为交换网络带宽瓶颈的问题，进一步扩展了交换结构的阶数，满足目前高性能计算中互连拓扑和交换网络的设计需求。
●基于裸片互连的多层高阶交换结构，其对光器件资源的需求，不因片间互连拓扑结构的改变而变化。这是因为，片间拓扑利用TSV实现，光器件只应用于裸片内。另外，不同的片间拓扑结构，用于片间互连的TSV数量是确定的，这是因为，每个裸片的输入输出代理的带宽上限设置片间通道的带宽时，整个片间网络需要的带宽总量只与片间网络规模有关，与拓扑结构无关，因此，在网络阶数确定的情况下，采用不同的片间拓扑，其TSV数量是确定的。当采用模块化的多裸片实现更高阶交换网络时，比如当网络阶数为128时，与128阶的光Crossbar结构相比，基于裸片的多层高阶交换结构所需要的光波导数量约是前者的一半，同时，多层高阶交换结构所需要的微环数量大幅度减少，只有Crossbar结构的约一半，这在优化光网络功耗和信噪比等指标时将具有明显优势。
●在硅光交换网络中，由于光器件的差损引起的光功耗是芯片的主要功耗，其大小直接决定了芯片的可扩展性。单裸片结构，由于分别设置存储输入光交换和存储输出光交换网络，当交换网络阶数增长，光Crossbar结构的功耗增长非常快，这是因为光功耗主要由光波导上面的微环数量决定，当阶数增加时，Crossbar结构内的光波导上连接的微环数量成倍数增加，从而导致光网络的功耗迅速增长，当交换网络阶数为256时，其总功耗接近达数千瓦，已经远远超出了单芯片的承受能力。而本发明基于高密度存储器的多裸片高阶光交换结构，其功耗随阶数的增加速度较慢，这是因为，此时的阶数增加只是对单裸片结构的简单复制，每个裸片内的波导数量和每条波导上的微环数量都没有增加，从而使得整个网络的功耗增长速度较慢，当网络阶数扩展到256时，其总功耗约为35瓦。因此，从功耗分析可以发现，基于裸片结构的高阶交换芯片，在增加其阶数时，能够跨越功耗瓶颈，具有很好的可扩展性。
附图说明
图1是背景技术Corona光交换Crossbar结构图；
图2是背景技术Crossbar网络的三种仲裁方式示意图；
图3是背景技术基于高密度存储器的单裸片光交换结构逻辑图；
图4是技术本发明基于高密度存储器的多裸片高阶光交换结构逻辑图；
图5是本发明基于高密度存储器的多裸片高阶光交换结构中第k裸片逻辑图。
具体实施方式
前面的分析表明，在单端口100Gbps的条件下，要使高密度存储器不成为整个交换网络的瓶颈，单裸片最多可支持40个端口以饱和注入率注入报文，当设计下一代的64甚至128端口的高阶交换芯片时，最多只需要大约4个存储器裸片即可实现。虽然全互连网络的高连通度需要每个节点提供较多的端口，但是，当网络规模较小时，此端口数完全可以接受，另一方面，由于全互连网络的点到点连通特性，使得所有报文的片间交换的跳步数均只有一步，同时，全互连网络自带死锁避免、活锁避免等特性，极大的简化了片间路由逻辑的设计。尤其关键的是当使用全互连实现片间互连拓扑时，所有从片内输入端口进入片间互连输入输出代理模块的报文，根据目的端口号，选择输出端口，并通过片间互连输入输出代理模块传输至片外的互连网络；而从片间互连输入输出代理模块进入的来自其他裸片的报文，其目的端口全部位于片内，无需进行输入输出仲裁，无需通过本地的Crossbar交换结构进行端口交换，直接缓存进入片间输入缓冲，然后在二选一选择器的控制下在每个时钟周期写入高密度存储器，高密度存储器的写入受存储控制逻辑的控制。片间全互连网络结构不包含Crossbar交换结构，使得整个输入输出代理结构的逻辑电路极大简化。因此，这将极大的简化片间互连输入输出代理模块的实现复杂度，从而提高片间互连输入输出代理模块的仲裁效率。
接下来通过具体实施例说明本发明基于高密度存储器的多裸片高阶光交换结构的数据传输过程。单裸片上包含32个端口，整个高阶交换网络包含4个裸片(编号从1-4)共128个输入/输出端口(编号从1-128)，片间互连网络选择全互连拓扑结构，以从源端口44到目的端口9的数据交换过程为例，说明上述交换结构的数据传输过程。
第一步，首先根据报文的源端口号和目的端口信号，计算得出报文将从2号裸片传输至1号裸片。因此，其第一步需要通过多写单读的光波导传输至1号裸片的片间互连输入输出代理模块，并进入片间互连输入输出代理模块的1号输出端口；并通过片间的全互连网络被传输至1号裸片的输入输出代理的1号输入端口，并存入片间输入缓冲，同时向1号裸片的存储器控制逻辑发送目的端口号，请求高密度存储器的存储地址。
第二步，当1号裸片的存储器控制逻辑接收到报文的目的端口号时，它会向高密度存储器请求空闲存储块，并在目的输出端口FIFO链表队列的尾部加入一个新表项，同时将申请到的存储地址W_addr反馈给片间输入缓冲。在新的存储器时钟周期到来时，1号裸片的片间输入缓冲与存储输入缓冲的头报文将通过二选一选择器竞争写存储器的权限，赢得竞争的报文将在下一个时钟周期根据写地址W_addr将报文写入高密度存储器中。
第三步，在新的存储器周期到来时，存储器控制逻辑根据读地址R_addr将报文从高密度存储器中读出，并进入存储输出缓冲，被读出的报文，会通过单写多读的存储输出光交换网络发送到9号端口。以此完成报文在本发明基于高密度存储器的多裸片高阶光交换结构上的传输交换过程。
最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。

Claims (9)

1.基于高密度存储器的多裸片高阶光交换结构，其特征在于，由K个完全相同的基于高密度存储器的光交换裸片通过片间互连网络相互连接构成；记基于高密度存储器的多裸片高阶光交换结构包含的输入端口和输出端口数为N；K个基于高密度存储器的光交换裸片分别记为第一裸片Die1,……,第k裸片Diek,……,第K裸片DieK；则第一裸片Die1,……,第k裸片Diek,……,第K裸片DieK包含的输入端口和输出端口数均为N/K，K、N、k均为整数，1≤k≤K，K≤N；
第k裸片Diek包括N/K个输入端口，N/K个电/光转换模块，N/K个分离器，存储输入光交换网络，光波导，存储输入缓冲，存储器控制逻辑，片间互连输入输出代理模块，片间输入缓冲，二选一选择器，高密度存储器，存储输出缓冲，存储输出光交换网络，N/K个光/电转换模块，和N/K个输出端口；第k裸片中N/K个输入端口的编号为(k-1)N/K+1到kN/K，分别记为第(k-1)N/K+1输入端口IN(k-1)N/K+1、……、第(k-1)N/K+j输入端口IN(k-1)N/K+j、……、第kN/K输入端口INkN/K；N/K个电/光转换模块，记为第(k-1)N/K+1电/光转换模块E/O(k-1)N/K+1、……、第(k-1)N/K+j电/光转换模块E/O(k-1)N/K+j、……、第kN/K电/光转换模块E/OkN/K；N/K个光/电转换模块，记为第(k-1)N/K+1光/电转换模块O/E(k-1)N/K+1、……、第(k-1)N/K+j光/电转换模块O/E(k-1)N/K+j、……、第kN/K光/电转换模块O/EkN/K；N/K个输出端口，记为第(k-1)N/K+1输出端口OUT(k-1)N/K+1、……、第(k-1)N/K+j输出端口OUT(k-1)N/K+j、……、第N/K输出端口OUTkN/K；1≤j≤N/K，j为整数；N/K个分离器记为第(k-1)N/K+1分离器、……、第(k-1)N/K+j分离器、……、第kN/K分离器；
第(k-1)N/K+j输入端口与第(k-1)N/K+j电/光转换模块相连，报文通过第(k-1)N/K+j输入端口进入第(k-1)N/K+j电/光转换模块；
第(k-1)N/K+j电/光转换模块分别与第(k-1)N/K+j输入端口、第(k-1)N/K+j分离器相连；第(k-1)N/K+j电/光转换模块从第(k-1)N/K+j输入端口接收报文，进行电/光转换后报文由电信号转换成光信号，将转换成光信号的报文传输给第(k-1)N/K+j分离器；
第(k-1)N/K+j分离器分别与第(k-1)N/K+j电/光转换模块O/E(k-1)N/K+j、光波导、存储输入光交换网络相连，第(k-1)N/K+j分离器从第(k-1)N/K+j电/光转换模块O/E(k-1)N/K+j接收报文，将报文的光信号分离到光波导和存储输入光交换网络中，并根据报文的目的端口号进行交换路径选择：如果报文的目的端口在第k裸片内，则将报文传输给存储输入光交换网络；否则，将报文传输给光波导；
存储输入光交换网络分别与第(k-1)N/K+1分离器、……、第(k-1)N/K+j分离器、……、第kN/K分离器、存储输入缓冲相连；光输入交换网络从第(k-1)N/K+1分离器、……、第(k-1)N/K+j分离器、……、第kN/K分离器接收报文，对第(k-1)N/K+1分离器、……、第(k-1)N/K+j分离器、……、第kN/K分离器进行仲裁，获得光通道写权限的分离器，将报文传输至存储输入缓冲；
光波导分别与第(k-1)N/K+1分离器、……、第(k-1)N/K+j分离器、……、第kN/K分离器和片间互连输入输出代理模块相连，光波导从第(k-1)N/K+1分离器、……、第(k-1)N/K+j分离器、……、第kN/K分离器接收报文，将报文传输至片间互连输入输出代理模块；
存储输入缓冲分别与存储输入光交换网络、存储器控制逻辑、二选一选择器相连；存储输入缓冲从存储输入光交换网络接收并缓存报文，同时，将报文的目的端口号P_dest发送给存储器控制逻辑，接收到从存储器控制逻辑返回的报文写地址W_addr后，将报文提交给二选一选择器；
存储器控制逻辑分别与存储输入缓冲、片间输入缓冲、高密度存储器相连；存储器控制逻辑是一个软件模块，采用动态输出队列的存储单元组织方式组织高密度存储器的数据存储单元；存储器控制逻辑从存储输入缓冲接收报文的目的端口号P_dest，为报文分配空闲存储单元，并将空闲存储单元的地址W_addr返回给存储输入缓冲；存储器控制逻辑从片间输入缓冲接收报文的目的端口号P_dest，为报文分配空闲存储单元，并将空闲存储单元的地址W_addr返回给片间输入缓冲；另一方面，在每个时钟周期，存储器控制逻辑产生一个读地址R_addr传输给高密度存储器；
片间互连输入输出代理模块分别与光波导、片间输入缓冲以及第k裸片外部的片间互连网络相连；片间互连输入输出代理模块包含L个输入输出端口，实现不同裸片间的数据高速互连传输，L为整数，输入输出端口数量L根据片间互连网络的具体实现结构而确定；片间互连输入输出代理结构的输入包含两部分，一是从当前裸片的所有输入端口共享的光波导报文输入，二是片间的报文输入，当片间互连输入输出代理模块从光波导接收来自片内输入端口向其他裸片端口发送的报文时，将报文提交给片间互连网络，以到达目的端口所在裸片的片间互连输入输出代理模块；当片间互连输入输出代理模块从片间互连网络接收来自其他裸片的报文时，将报文缓存在片间输入缓冲；
片间输入缓冲分别与存储器控制逻辑、片间互连输入输出代理模块、二选一选择器相连；片间输入缓冲从片间互连输入输出代理模块接收来自其他裸片的报文，将报文缓存在片间输入缓冲，同时，将报文的目的端口号P_dest发送给存储器控制逻辑，接收到从存储器控制逻辑返回的报文写地址W_addr后，将报文提交给二选一选择器；
二选一选择器分别与存储输入缓冲、片间输入缓冲、高密度存储器相连；二选一选择器从存储输入缓冲、片间输入缓冲接收报文，在每个时钟周期，来自存储输入缓冲和片间输入缓冲的两个缓存内的头报文将通过二选一选择器竞争写存储器的权限，赢得竞争的报文将在下一个时钟周期根据写地址W_addr将报文写入高密度存储器中；
高密度存储器分别与二选一选择器、存储器控制逻辑、存储输出缓冲相连；高密度存储器从存储器控制逻辑接收R_addr，根据R_addr将报文读出至存储输出缓冲；在每个时钟周期，将从二选一选择器接收的报文根据写地址W_addr将报文写入高密度存储器；
存储输出缓冲与高密度存储器、存储输出光交换网络相连；存储输出缓冲从高密度存储器接收并缓存报文，并等待通过存储输出光交换网络将报文传输至目的输出端口；
存储输出光交换网络分别与存储输出缓冲、第(k-1)N/K+1光/电转换模块O/E(k-1)N/K+1、……、第(k-1)N/K+j光/电转换模块O/E(k-1)N/K+j、……、第kN/K光/电转换模块O/EkN/K相连；存储输出光交换网络从存储输出缓冲接收报文，从第(k-1)N/K+1光/电转换模块、……、第(k-1)N/K+j光/电转换模块、……、第kN/K光/电转换模块仲裁出第mm光/电转换模块，mm为整数，(k-1)N/K+1≤mm≤kN/K，将报文传输给第mm光/电转换模块；
第(k-1)N/K+j光/电转换模块与存储输出光交换网络、第(k-1)N/K+j输出端口相连；从存储输出光交换网络接收报文后，进行光/电转换，然后将转换成电信号的报文提交给第(k-1)N/K+j输出端口；
第(k-1)N/K+j输出端口与第(k-1)N/K+j光/电转换模块相连；第(k-1)N/K+j输出端口将从第(k-1)N/K+j光/电转换模块接收的报文输出至网络中，完成整个交换过程；
片间互连网络实现K个裸片中的其中C个裸片相连，C为整数，C≤K，C的数值与片间互连网络的拓扑结构相关；片间互连网络功能是连接芯片内的多个裸片。
2.如权利要求1所述的基于高密度存储器的多裸片高阶光交换结构，其特征在于，所述存储输入光交换网络采取基于多写单读MWSR策略的光Crossbar交换网络结构实现，N/K个数据输入端口基于令牌槽的2-pass策略仲裁算法争用共享写光波导。
3.如权利要求1所述的基于高密度存储器的多裸片高阶光交换结构，其特征在于，所述存储输出光交换网络基于单写多读SWMR的光Crossbar交换网络实现；单写多读光网络的通道仲裁，采用基于广播目的地址信息的预约机制，即在报文通过光波导传输前，通过广播通道将报文的目的端口号通知给所有输出端口，如果目的端口号与接收端口不一致，则接收端口处的光/电转换模块全部关闭，否则，光/电转换模块打开，从而接收报文。
4.如权利要求1所述的基于高密度存储器的多裸片高阶光交换结构，其特征在于，所述分离器由XBAR实现。
5.如权利要求1所述的基于高密度存储器的多裸片高阶光交换结构，其特征在于，所述存储器控制逻辑是一个软件模块，存储器控制逻辑为每个输出端口配置一个FIFO链表，包括一个头指针Phead、尾指针Ptail，链表的表项存储相应的存储地址Maddr，以及指向下一个表项的指针Pnext；存储器控制逻辑从存储输入缓冲或片间输入缓冲接收到报文的目的端口号P_dest后，从空闲存储地址中申请一个写入地址W_addr，利用地址信息构造一个新的链表项，链表项的数据域存放新申请的写入地址指针，而链表项的下一个表项指针Pnext为空；在FIFO链表添加新链表项之前的最后一个表项的Pnext指针指向新加入的链表项，同时，修改链表的尾指针，使其指向新加入的表项，从而完成整个报文数据的写入过程；另一方面，每个时钟周期到来时，存储器控制逻辑将链表头报文指向的链表项地址作为读地址R_addr，发送给高密度存储器，并将相应的链表项从链表中删除，即修改链表的头指针，使其指向下一个链表项，同时，释放读地址对应的地址空间。
6.如权利要求1所述的基于高密度存储器的多裸片高阶光交换结构，其特征在于，所述片间互连网络通过硅通孔TSV实现K个裸片中的其中C个裸片相连，裸片间互连线由电TSV实现。
7.如权利要求1至6中任意一项所述的基于高密度存储器的多裸片高阶光交换结构，其特征在于，片间互连网络采用互连网络中高连通性和高对称性的拓扑结构，包括mesh/torus、胖树、全互连。
8.如权利要求1至6中任意一项所述的基于高密度存储器的多裸片高阶光交换结构，其特征在于，所述光/电转换模块由探测器实现，所述电/光转换模块由微环谐振环组成的调制器实现。
9.如权利要求1至6中任意一项所述的基于高密度存储器的多裸片高阶光交换结构，其特征在于，K和N取值为2的幂次。
CN201711346912.4A 2017-12-15 2017-12-15 基于高密度存储器的多裸片高阶光交换结构 Active CN108111930B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711346912.4A CN108111930B (zh) 2017-12-15 2017-12-15 基于高密度存储器的多裸片高阶光交换结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711346912.4A CN108111930B (zh) 2017-12-15 2017-12-15 基于高密度存储器的多裸片高阶光交换结构

Publications (2)

Publication Number Publication Date
CN108111930A CN108111930A (zh) 2018-06-01
CN108111930B true CN108111930B (zh) 2019-01-29

Family

ID=62217218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711346912.4A Active CN108111930B (zh) 2017-12-15 2017-12-15 基于高密度存储器的多裸片高阶光交换结构

Country Status (1)

Country Link
CN (1) CN108111930B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109240829B (zh) * 2018-08-29 2021-02-02 盛科网络（苏州）有限公司 用于交换芯片的申请、管理独占资源的方法及装置
CN111209244B (zh) * 2018-11-21 2022-05-06 上海寒武纪信息科技有限公司 数据处理装置及相关产品
CN109561034B (zh) * 2018-12-25 2021-06-04 中科曙光信息产业成都有限公司 三维网络拓扑结构及其路由算法
CN110336756B (zh) * 2019-07-05 2022-04-05 西安电子科技大学 具有端口汇聚功能的Crossbar流量反压控制方法
CN110417681B (zh) * 2019-07-30 2022-07-19 上海交通大学 一种面向高性能计算机光电混合网络的流量控制方法
CN111641622B (zh) * 2020-05-21 2022-01-07 中国人民解放军国防科技大学 一种融合网络接口卡、报文编码方法及其报文传输方法
CN111611180B (zh) * 2020-06-29 2023-06-13 中国人民解放军国防科技大学 一种支持多协议的动态共享缓冲区
CN111755436B (zh) * 2020-07-01 2021-12-07 无锡中微亿芯有限公司 具有实时监测并修正配置信息功能的多裸片fpga
CN114660710B (zh) * 2020-12-23 2023-04-07 中国科学院半导体研究所 晶圆级光互连与交换片上系统
CN117642855A (zh) * 2021-07-15 2024-03-01 华为技术有限公司 一种数据交换装置及数据交换方法
WO2023060604A1 (zh) * 2021-10-15 2023-04-20 华为技术有限公司 交换装置、交换方法和交换设备
CN116418682A (zh) * 2021-12-30 2023-07-11 苏州盛科通信股份有限公司 数据筛选拓扑结构的生成方法和装置
CN115529269B (zh) * 2022-04-29 2023-05-16 华为技术有限公司 一种通信芯片及数据交换装置
CN116881188B (zh) * 2023-05-15 2024-01-09 芯耀辉科技有限公司 一种晶片到晶片接口互联的方法、设备及介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107318056A (zh) * 2017-05-05 2017-11-03 李景涛 基于阵列波导光栅的光交换装置及系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324830C (zh) * 2002-10-24 2007-07-04 上海交通大学 可调光分路可扩展组播光交换结构
CN1424825A (zh) * 2003-01-09 2003-06-18 上海交通大学 光网络链路连接验证的共享测试设备及其控制方法
JP2005099417A (ja) * 2003-09-25 2005-04-14 Fuji Xerox Co Ltd 光スイッチングデバイス及び光学デバイス

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107318056A (zh) * 2017-05-05 2017-11-03 李景涛 基于阵列波导光栅的光交换装置及系统

Also Published As

Publication number Publication date
CN108111930A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
CN108111930B (zh) 基于高密度存储器的多裸片高阶光交换结构
JP4571239B2 (ja) 相互接続構造において用いるためのスケーラブル低ラテンシースイッチ
CN101917333B (zh) 基于区域的光电双层片上网络系统及路由方法
KR20040038028A (ko) 다중 입력/출력 버퍼형 교환기
CN106416110B (zh) 用于光网络的可扩展硅光子交换架构
CN109302357A (zh) 一种面向深度学习可重构处理器的片上互联结构
CN102780936B (zh) 无阻塞通信的光片上网络系统及其通信方法
CN110247970A (zh) 一种互连芯片动态共享缓冲装置
CN108390831B (zh) 一种高阶路由器输入端口缓冲优化结构
CN108111438B (zh) 一种高阶路由器行缓冲优化结构
CN100584105C (zh) 基于光分组交换及光组播的分级控制计算机系统
CN114185840B (zh) 一种三维多裸片互连网络结构
CN107820142B (zh) 基于高密度存储器的单裸片光交换结构
CN109582622A (zh) 基于三维Mesh片上网络的双链路互连架构
García-Vidal et al. A DRAM/SRAM memory scheme for fast packet buffers
CN103401739B (zh) 一种支持传感接入和光分组传输的传感网络的节点装置
CN109271338A (zh) 一种面向存储系统的可重构片上光互连结构及通信方法
Oki et al. Scalable crosspoint buffering ATM switch architecture using distributed arbitration scheme
Su et al. A novel virtual-cluster based architecture of double-layer optical networks-on-chip
Kim High-radix interconnection networks
CN103414660A (zh) 一种支持传感接入和光分组传输的传感网络的节点装置
CN103384225A (zh) 基于输入交叉点缓存快速分组交换网络的流量控制方法
Weber et al. Exploring asynchronous end-to-end communication through a synchronous NoC
Su et al. A novel architecture with low laser power based on optical networks-on-chip
Zhang et al. The construction of high-performance optoelectronic interconnection network and the realization of cloud computing for traffic data recognition

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant