CN108107352A - Fpga器件测试系统及方法 - Google Patents

Abstract

本发明涉及一种FPGA器件测试系统及方法，其中，FPGA测试系统包括处理器，第一资源测试板，以及第二资源测试板；处理器通过第一接口连接第一资源测试板，通过第二接口连接第二资源测试板；处理器在检测到待测试FPGA器件连接第一资源测试板时，调用第一资源测试项的配置信息，对待测试FPGA器件进行第一资源测试项测试；处理器在检测到待测试FPGA器件连接第二资源测试板时，调用第二资源测试项的配置信息，对待测试FPGA器件进行第二资源测试项测试。本发明通过第一资源测试板和第二资源测试板对待测试FPGA器件的测试项进行分类测试，能够达到大规模高性能的待测试FPGA器件测试要求，同时，实现了降低测试成本、提升测试效率。

Description

FPGA器件测试系统及方法

技术领域

本发明涉及器件测试技术领域，特别是涉及一种FPGA器件测试系统及方法。

背景技术

随着信息技术的不断发展，FPGA(Field-Programmable Gate Array：现场可编程门阵列)器件在各个领域获得了广泛的应用。伴随着FPGA器件的快速发展，FPGA器件包含有越来越多的逻辑资源，要求FPGA器件可实现越多的功能和越稳定的性能，因而对FPGA器件进行功能与性能的测试变得日益重要。

为了对逻辑资源越丰富的FPGA器件进行功能及性能测试，通常需要测试的项则越多，以及测试要求也越高。在实现过程中，发明人发现传统技术中至少存在如下问题：通常FPGA器件测试设备需要具有强大硬件和软件配置，才能满足拥有丰富逻辑资源的FPGA器件的功能及性能测试，导致FPGA器件测试设备的成本高昂。

发明内容

基于此，有必要针对传统的FPGA测试设备存在成本高昂的问题，提供一种FPGA器件测试系统及方法。

为了实现上述目的，一方面，本发明实施例提供了一种FPGA器件测试系统，包括处理器、第一资源测试板以及第二资源测试板；处理器通过第一接口连接第一资源测试板，通过第二接口连接第二资源测试板；

处理器在检测到待测试FPGA器件连接第一资源测试板时，调用第一资源测试项的配置信息，对待测试FPGA器件进行第一资源测试项的测试；

处理器在检测到待测试FPGA器件连接第二资源测试板时，调用第二资源测试项的配置信息，对待测试FPGA器件进行第二资源测试项的测试。

在其中一个实施例中，第一资源测试板包括连接待测试FPGA器件的第一外围电气模块；

第一外围电气模块包括连接待测试FPGA器件的供电电源、开关阵列、LED阵列、SMA接口、数码管、配置芯片、测试接口和晶振。

在其中一个实施例中，第二资源测试板包括连接待测试FPGA器件的第二外围电气模块、存储器芯片。

在其中一个实施例中，第二外围电气模块包括连接待测试FPGA器件的供电电源、开关阵列、LED阵列、SMA接口、数码管、配置芯片、测试接口和晶振。

在其中一个实施例中，第一接口为USB接口、JTAG接口或AS接口；

第二接口为USB接口、JTAG接口或AS接口。

在其中一个实施例中，第一资源测试项包括以下任意一项或任意组合：配置模块测试项、在线逻辑分析支持测试项、常用IP核支持测试项、IOB模块测试项、网络型应用及性能测试项、差分输出接口传输速率及性能测试项、时钟网络最大工作频率及性能测试项、DCM模块功能及性能测试项、开关矩阵性能测试项、CLB延迟及翻转频率测试项。

在其中一个实施例中，第二资源测试项包括以下任意一项或任意组合：RAM最大工作频率及性能测试项、FIFO最大工作频率及性能测试项、DSP最大工作频率及性能测试项、存储器接口功能及性能测试项。

另一方面，本发明实施例还提供了一种FPGA器件测试方法，包括以下步骤：

检测待测试FPGA器件与第一资源测试板、第二资源测试板的连接状态；

在检测到待测试FPGA器件连接第一资源测试板时，调用第一资源测试项的配置信息，对待测试FPGA器件进行第一资源测试项的测试；

在检测到待测试FPGA器件连接第二资源测试板时，调用第二资源测试项的配置信息，对待测试FPGA器件进行第二资源测试项的测试。

另一方面，本发明实施例还提供了一种FPGA器件测试装置，包括：

连接状态检测单元，用于检测待测试FPGA器件与第一资源测试板、第二资源测试板的连接状态；

第一资源测试项测试单元，用于在检测到待测试FPGA器件连接第一资源测试板时，调用第一资源测试项的配置信息，对待测试FPGA器件进行第一资源测试项的测试；

第二资源测试项测试单元，用于在检测到待测试FPGA器件连接第二资源测试板时，调用第二资源测试项的配置信息，对待测试FPGA器件进行第二资源测试项的测试。

另一方面，本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述的FPGA器件测试方法的步骤。

上述技术方案中的一个技术方案具有如下优点和有益效果：

基于独立的第一资源测试板和第二资源测试板，在处理器检测到待测试FPGA器件连接第一资源测试板时，对待测试FPGA器件进行第一资源测试项测试；在处理器在检测到待测试FPGA器件连接第二资源测试板时，对待测试FPGA器件进行第二资源测试项测试，从而实现对待测试FPGA器件的功能和性能全覆盖测试。本发明实施例通过第一资源测试板和第二资源测试板对待测试FPGA器件的测试项进行分类测试，能够满足对大规模高性能的待测试FPGA器件的测试要求，同时，实现了降低测试成本、提升测试效率。

附图说明

图1为本发明FPGA器件测试系统及方法其中一应用场景的传统测试框架图；

图2为本发明FPGA器件测试系统实施例1的结构示意图；

图3为本发明FPGA器件测试系统实施例的第一资源测试板结构示意图；

图4为本发明FPGA器件测试系统实施例的第二资源测试板结构示意图；

图5为本发明FPGA器件测试系统实施例的具体结构示意图；

图6为本发明FPGA器件测试系统实施例1的第一资源测试项架构示意图；

图7为本发明FPGA器件测试系统实施例1的第二资源测试项架构示意图；

图8为本发明FPGA器件测试方法实施例1的流程示意图；

图9为本发明FPGA器件测试装置实施例1的结构示意图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。

需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件并与之结合为一体，或者可能同时存在居中元件。本文所使用的术语“接口”以及类似的表述只是为了说明的目的。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

本发明FPGA(Field－Programmable Gate Array：现场可编程门阵列)器件测试系统及方法实施例其中一应用场景：

随着可编程逻辑阵列(FPGA)在物联网、无人机、物理融合系统等领域的广泛应用获得的快速发展，对FPGA器件进行覆盖功能与性能的测试、降低检测开发成本变得日益重要。

通常FPGA的常用功能测试项包含配置模块、常用IP(Intellectual Property：知识产权)核的支持、IOB(Input Output Block：可编程输入输出单元)模块、网络型应用功能、差分输出接口传输速率、时钟网络最大工作频率、DCM(Digital Clock Manager：数字时钟管理单元)模块、存储器接口、DSP(Digital Signal Processor：数字信号处理器)最大工作频率、FIFO(First Input First Output：先入先出队列)最大工作频率及RAM(RandomAccess Memory：随机存储器)最大工作频率等项目。FPGA的常用性能测试项包含开关矩阵性能、CLB(Configurable Logic Block：可配置逻辑块)延迟及翻转频率、RAM传输性能、DSP处理性能、FIFO传输性能、存储器接口性能、时钟网络性能、DCM性能、差分输出接口性能及网络型应用性能等项目。

由于FPGA的功能项众多，为了对其进行全覆盖的测试，传统的基于ATE(AutomaticTest Equipment：自动测试系统)的测试方案存在难以对大规模集成电路应用级测试、功能及性能测试程序开发周期长、测试向量转换复杂等不足，进而难以对FPGA器件全部的功能及性能测试项进行覆盖测试、测试成本高。

针对FPGA器件的电参数及部分功能的测试，传统的技术方案通常采用如图1所示的测试框架，包含待测FPGA器件、测试适配板及ATE测试机台等主要部件。随着FPGA器件的规模增大及性能提升，如要求ATE测试机台具备1000以上的通道数量及5Gbps以上的传输速率，采用ATE测试机台对高端FPGA器件进行全部功能及性能测试存在成本高昂及效率低下等问题。通常情况下，中端及低端ATE测试系统可能只配备了几百个数字通道，并且支持的最高传输速率通常在4Gbps以内，为了支持更高端的FPGA器件测试，需要升级ATE测试系统的测试通道数量及测试板卡，这将需要花费几十万到上百万元的资金，成本巨大。

传统的基于ATE机台的FPGA器件测试方案，对ATE测试系统的硬件配置要求较高，从而造成对硬件配置进行升级的成本高。另一方面，ATE测试系统难以满足FPGA器件的应用级测试验证，并且在FPGA器件功能或性能测试中，存在着测试程序开发及测试向量转换两个步骤，测试准备周期长、效率低。

而本发明FPGA器件测试系统及方法实施例中，通过两块FPGA系统板(第一资源测试板和第二资源测试板)，进行合理的功能与性能测试项划分，达到可以同时满足FPGA器件基本功能与性能项考核测试的目的，并可灵活低成本的实现对高端FPGA器件的测试验证，提升测试效率。

为了解决传统的FPGA测试设备存在成本高昂的问题，本发明提供了一种FPGA器件测试系统；图2为本发明FPGA器件测试系统实施例1的结构示意图。如图2所示，可包括处理器110，第一资源测试板120以及第二资源测试板130；处理器110通过第一接口连接第一资源测试板120，通过第二接口连接第二资源测试板130。

处理器110在检测到待测试FPGA器件连接第一资源测试板120时，调用第一资源测试项的配置信息，对待测试FPGA器件进行第一资源测试项的测试；处理器110在检测到待测试FPGA器件连接第二资源测试板130时，调用第二资源测试项的配置信息，对待测试FPGA器件进行第二资源测试项的测试。

其中，处理器110可以是计算机。第一资源测试板120指的是包含有电路布局，可用于对待测试FPGA器件的功能性能的电路板。第一资源测试板120可以是用于待测试FPGA器件第一资源测试项的电路板，第一资源测试板120也可以是系统板；优选的，系统板包括连接待测试FPGA器件的插槽。第二资源测试板130指的是包含有电路布局，可用于对待测试FPGA器件的功能性能的电路板。第二资源测试板130可以是用于待测试FPGA器件第二资源测试项的电路板，第二资源测试板130也可以是系统板，优选的，系统板包括连接待测试FPGA器件的插槽。

第一接口和第二接口可采用同一IO(In/Out：输入/输出)接口，在需要连接第一资源测试板120时，处理器110通过IO接口连接第一资源测试板120，第二资源测试板130断开与处理器110连接；在需要连接第二资源测试板130时，处理器110通过IO接口连接第二资源测试板130，第一资源测试板120断开与处理器110连接。第一接口和第二接口也可采用不同的IO(In/Out：输入/输出)接口，第一资源测试板120和第二资源测试板130分别连接处理器110，在需要连接第一资源测试板120进行测试时，处理器110通过IO接口连接第一资源测试板120，第二资源测试板130进入等待连接状态；在需要连接第二资源测试板130进行测试时，处理器110通过IO接口连接第二资源测试板130，第一资源测试板120进入等待连接状态。

待测试FPGA器件的测试项可通过逻辑资源分为第一资源测试项和第二资源测试项，其中第一资源测试项可包括可配置逻辑块、可编程输入输出单元、IP核模块以及数字时钟管理模块等，第二资源测试项可包括存储器接口。

具体而言，对待测试FPGA器件进行测试项测试时，处理器110检测测试板(第一资源测试板120和第二资源测试板130)的连接状态，在检测到待测试FPGA器件连接在第一资源测试板120时，调用第一资源测试项的配置信息，对待测试FPGA器件进行第一资源测试项测试；处理器110在检测到待测试FPGA器件连接在第二资源测试板130时，调用第二资源测试项的配置信息，对待测试FPGA器件进行第二资源测试项测试，从而实现对待测试FPGA器件的全覆盖功能和性能测试。

上述FPGA器件测试系统，通过将对待测试FPGA器件的测试板分为第一资源测试板和第二资源测试板，在处理器检测到待测试FPGA器件连接第一资源测试板时，对待测试FPGA器件进行第一资源测试项测试；在处理器在检测到待测试FPGA器件连接第二资源测试板时，对待测试FPGA器件进行第二资源测试项测试，从而可实现对高端的待测试FPGA器件的功能和性能全覆盖测试。通过合理划分待测试FPGA器件测试项(第一资源测试板的第一资源测试项和第二资源测试板的第二资源测试项)，能够满足大规模高性能的待测试FPGA器件的测试要求，实现了降低测试成本、提高测试效率。

在一个具体的实施例中，如图3所示，为FPGA器件测试系统实施例的第一资源测试板结构示意图。其中，第一资源测试板包括连接待测试FPGA器件的第一外围电气模块；

第一外围电气模块包括连接待测试FPGA器件的供电电源、开关阵列、LED(LightEmitting Diode：发光二极管)阵列、SMA(Small A Type：小A型)接口、数码管、配置芯片、测试接口和晶振。

其中，第一外围电气模块指的是通过电路布局在第一资源测试板的器件和模块。第一外围电气模块可以通过焊接方式固定在第一资源测试板，也可以通过排线连接第一资源测试板。配置芯片指的是对待测试FPGA器件进行驱动或配置的芯片。测试接口可以是对待测试FPGA器件进行测试的接口，也可以是连接处理器进行配置信息的接口。晶振的时钟频率可以包括以下一种或任意组合：40MHz(兆赫兹)、50MHz、100MHz以及200MHz等。供电电源可包括主电源和辅助电源，其中主电源的供电电压可以是12V(伏)；辅助电源可以是通过主电源的多路输出转换得到，辅助电源的供电电压可包括以下一种或任意组合：1.2V、1.5V、1.8V、2.5V、3.3V、5V以及12V。

具体而言，在对待测试FPGA器件进行第一资源测试板的第一资源测试项测试时，通过连接待测试FPGA的第一外围电气模块(供电电源、开关阵列、LED(Light EmittingDiode：发光二极管)阵列、SMA(Small A Type：小A型)接口、数码管、配置芯片、测试接口和晶振)，通过第一外围电气模块的各个器件配合使用，对待测试板FPGA器件进行第一资源测试项测试。

在一个具体的实施例中，如图4所示，为FPGA器件测试系统实施例的第二资源测试板结构示意图。第二资源测试板包括连接待测试FPGA器件的第二外围电气模块、存储器芯片。

其中，第二外围电气模块指的是通过电路布局在第二资源测试板的器件和模块。第二外围电气模块可以通过焊接方式固定在第二资源测试板，也可以通过排线连接第二资源测试板。存储器芯片可连接待测试FPGA器件的存储器接口，可选的，存储器芯片可以是SRAM(Static Random Access Memory：静态随机存取存储器)、DDR2 SDRAM(Double-Data-Rate Two Synchronous Dynamic Random Access Memory：第二代双倍数据率同步动态随机存取存储器)、DDR SDRAM(Double-Data-Rate Synchronous Dynamic Random AccessMemory：双倍数据率同步动态随机存取存储器)、以及RLDRAM(Reduce Latency DynamicRandom Access Memory：缩短读潜伏时间的动态随机存取器)等。

在其中一个实施例中，如图4所示，第二外围电气模块可包括连接待测试FPGA器件的供电电源、开关阵列、LED阵列、SMA接口、数码管、配置芯片、测试接口和晶振。

其中，第二外围电气模块包括的供电电源、开关阵列、LED阵列、SMA接口、数码管、配置芯片、测试接口和晶振可以采用与第一外围电气模块相同规格的器件，以及与第一外围电气模块相同或相似的电路布线，从而可保持一些电子元器件的通用性，降低成本，提高测试效率。

在其中一个实施例中，第一接口为USB接口、JTAG接口或AS(Active Serial：主动配置)接口；第二接口为USB接口、JTAG接口或AS接口。

在一个具体的实施例中，如图5所示，为FPGA器件测试系统实施例的具体结构示意图。FPGA器件测试系统包括计算机、以及连接计算机的第一资源测试板、第二资源测试板。

具体而言，第一资源测试板和第二资源测试板分别与计算机连接进行测试，FPGA器件与系统板之间可以根据测试需求采用夹具方式进行连接或者采用焊接的方式进行连接。其中第一资源测试板可包括连接待测试FPGA器件的电源、开关阵列、LED阵列、SMA接口(包括SMA CLK_IN接口和SMA CLK_OUT接口)、7端数码管、FPGA配置芯片、晶振(如50MHz的OSC、100MHz的OSC以及200MHz的OSC)、JTAG(Joint Test Action Group：联合测试工作组)端口、测试接口、电源开关等模块。第二资源测试板可包括连接待测试FPGA器件的电源、开关阵列、LED阵列、SMA接口(包括SMA CLK_IN接口和SMA CLK_OUT接口)、7端数码管、FPGA配置芯片、晶振(如50MHz的OSC、100MHz的OSC以及200MHz的OSC)、JTAG(Joint Test ActionGroup：联合测试工作组)端口、测试接口、电源开关、存储器芯片(如DDR2SDRAM、DDR SDRAM、RLDRAM、以及SRAM)等模块。优选的，存储器芯片可用于对待测试FPGA器件的存储器接口测试。

FPGA器件内部存储器接口和IOB模块接口采用了不同电气接口标准，为了实现对FPGA器件片内所有IOB模块的覆盖测试，需要对存储器接口和IOB模块基于不同的系统板分开进行测试。其中，第一资源测试板可用于对存储器接口之外的功能与性能测试项进行测试。第二资源测试板可用于对存储器接口的功能与性能测试项进行测试。

优选的，两块系统板(第一资源测试板和第二资源测试板)的电源、配置芯片、开关阵列、LED阵列、JTAG端口及数码管等方面采用共性设计，以便尽可能多的复用已有的模块设计，该布局方案实现了对FPGA器件片内不同接口电平的覆盖测试，并具备极限性能的测试能力。

通过采用双系统板(第一资源测试板和第二资源测试板)的测试架构，解决了高端FPGA器件基本功能和性能难以进行全覆盖测试的问题。双系统板测试方案具有灵活高效的特点，通过对FPGA器件基本功能和性能测试项进行恰当的划分，采用两块系统板便可以完成FPGA器件功能和性能测试项的全覆盖测试，相比基于ATE的测试方案降低了成本，并且测试项更全面，由于其不需要向量转换时间，因而测试准备时间更短。

在其中一个实施例中，如图6所示，FPGA器件测试系统实施例1的第一资源测试项架构示意图。第一资源测试项包括以下任意一项或任意组合：配置模块测试项、在线逻辑分析支持测试项、常用IP核支持测试项、IOB模块测试项、网络型应用及性能测试项、差分输出接口传输速率及性能测试项、时钟网络最大工作频率及性能测试项、DCM模块功能及性能测试项、开关矩阵性能测试项、CLB延迟及翻转频率测试项。

具体而言，在待测试FPGA器件连接在所述第一资源测试板进行第一资源测试时，通过处理器配置第一资源测试项信息，从而实现对上述各个第一资源测试项进行测试。

在其中一个实施例中，如图7所示，FPGA器件测试系统实施例1的第二资源测试项架构示意图。第二资源测试项包括以下任意一项或任意组合：RAM最大工作频率及性能测试项、FIFO最大工作频率及性能测试项、DSP最大工作频率及性能测试项、存储器接口功能及性能测试项。

具体而言，在待测试FPGA器件连接在所述第二资源测试板进行第二资源测试时，通过处理器配置第二资源测试项信息，从而实现对上述各个第二资源测试项进行测试。

依据对FPGA器件测试项的合理分配、对引脚资源的合理布局以及测试项对FPGA器件输入输出接口电平的要求，针对不同的系统板设计划分不同的测试项目，以便尽可能的覆盖FPGA器件的基本功能与性能测试项，达到测试灵活、方便、高效的目的。在具体实施过程中，主要按两个方向来分配，首先对于FPGA器件的片内资源尽量放到一块系统板上进行测试，其次对于FPGA器件的存储器接口(需要外挂存储器芯片)放到另一块系统板上进行测试。通过合理划分测试项，可以解决不同测试项对引脚电气电平要求不同的问题。从而解决了FPGA器件配置模块、常用IP核的支持、IOB模块、网络型应用、差分输出接口、时钟网络、DCM模块、存储器接口、DSP、FIFO、RAM、开关矩阵、CLB、时钟网络等功能和性能项的全覆盖测试问题，能够满足FPGA器件基本功能及性能项的逻辑验证与极限性能测试需求，具有成本低、测试程序开发准备时间短、效率高等特点。

优选的，对待测试FPGA器件同一个测试项的功能与性能测试尽量采用相同的测试程序，如在传输速率的测试上，可以通过改变外部输入激励的时钟信号周期来对传输速率的符合性(功能)与最大值(性能)进行测试和评估，以便减少测试程序的开发周期，提升测试效率。

上述FPGA器件测试系统实施例，通过采用双系统板(第一资源测试板和第二资源测试板)的测试架构，解决了高端FPGA器件基本功能和性能难以进行全覆盖测试的问题，具有可操作性和实用性，而且对测试人员的软件开发能力要求较低，使传统FPGA器件应用开发人员可方面的进行FPGA器件测试开发，无需掌握机台测试相关的专业技能，可降低测试成本。

为了对FPGA的基本功能及性能项进行测试，验证FPGA的基本功能是否达到预期指标，并评估FPGA的极限性能，解决传统的技术方案测试成本高及开发周期长等问题，本发明提供了一种FPGA器件测试方法；图8为本发明FPGA器件测试方法实施例1的流程示意图。如图8所示，包括以下步骤：

步骤S810，检测待测试FPGA器件与第一资源测试板、第二资源测试板的连接状态。

步骤S820，在检测到待测试FPGA器件连接第一资源测试板时，调用第一资源测试项的配置信息，对待测试FPGA器件进行第一资源测试项的测试；

步骤S830，在检测到待测试FPGA器件连接第二资源测试板时，调用第二资源测试项的配置信息，对待测试FPGA器件进行第二资源测试项的测试。

上述FPGA器件测试方法实施例，在处理器检测到待测试FPGA器件连接第一资源测试板时，对待测试FPGA器件进行第一资源测试项测试；在处理器在检测到待测试FPGA器件连接第二资源测试板时，对待测试FPGA器件进行第二资源测试项测试，从而实现对待测试FPGA器件的功能和性能全覆盖测试，达到了大规模高性能的待测试FPGA器件测试要求，同时，实现了降低测试成本、提升测试效率。

本发明FPGA器件测试装置实施例1：

连接状态检测单元910，用于检测待测试FPGA器件与第一资源测试板、第二资源测试板的连接状态。

第一资源测试项测试单元920，用于在检测到待测试FPGA器件连接第一资源测试板时，调用第一资源测试项的配置信息，对待测试FPGA器件进行第一资源测试项的测试。

第二资源测试项测试单元930，用于在检测到待测试FPGA器件连接第二资源测试板时，调用第二资源测试项的配置信息，对待测试FPGA器件进行第二资源测试项的测试。

需要说明的是，上述FPGA器件测试装置实施例的各单元模块，能够对应实现上述FPGA器件测试方法各实施例中对应的流程步骤，以及在对应的FPGA器件测试方法各实施例中对各个名词的解释也适用于FPGA器件测试装置实施例，此处不再重复赘述。

上述FPGA器件测试装置实施例，通过测试项信息配置单元在处理器检测到待测试FPGA器件连接第一资源测试板时，对待测试FPGA器件进行第一资源测试项测试；在处理器在检测到待测试FPGA器件连接第二资源测试板时，对待测试FPGA器件进行第二资源测试项测试，从而实现对待测试FPGA器件的功能和性能全覆盖测试，达到了大规模高性能的待测试FPGA器件测试要求，同时，实现了降低测试成本、提升测试效率。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。此外，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一非易失性的计算机可读取存储介质中，如本发明实施例中，该程序可存储于计算机系统的存储介质中，并被该计算机系统中的至少一个处理器执行，以实现包括如上述各FPGA器件测试方法的实施例的流程。

在一个实施例中，还提供一种存储介质，其上存储有计算机程序，其中，该程序被处理器执行时实现如上述各实施例中的任意一种FPGA器件测试方法。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(RandomAccessMemory，RAM)等。

该计算机存储介质，其存储的计算机程序，通过实现包括如上述FPGA器件测试方法的实施例的流程，从而提高了测试效率。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种FPGA器件测试系统，其特征在于，包括处理器、第一资源测试板以及第二资源测试板；所述处理器通过第一接口连接所述第一资源测试板，通过第二接口连接所述第二资源测试板；

所述处理器在检测到待测试FPGA器件连接所述第一资源测试板时，调用第一资源测试项的配置信息，对所述待测试FPGA器件进行所述第一资源测试项的测试；

所述处理器在检测到所述待测试FPGA器件连接所述第二资源测试板时，调用第二资源测试项的配置信息，对所述待测试FPGA器件进行所述第二资源测试项的测试。

2.根据权利要求1所述的FPGA器件测试系统，其特征在于，所述第一资源测试板包括连接所述待测试FPGA器件的第一外围电气模块；

所述第一外围电气模块包括连接所述待测试FPGA器件的供电电源、开关阵列、LED阵列、SMA接口、数码管、配置芯片、测试接口和晶振。

3.根据权利要求1或2所述的FPGA器件测试系统，其特征在于，所述第二资源测试板包括连接待测试FPGA器件的第二外围电气模块、存储器芯片。

4.根据权利要求3所述的FPGA器件测试系统，其特征在于，所述第二外围电气模块包括连接所述待测试FPGA器件的供电电源、开关阵列、LED阵列、SMA接口、数码管、配置芯片、测试接口和晶振。

5.根据权利要求4所述的FPGA器件测试系统，其特征在于，所述第一接口为USB接口、JTAG接口或AS接口；

所述第二接口为USB接口、JTAG接口或AS接口。

6.根据权利要求1任意一项所述的FPGA器件测试系统，其特征在于，所述第一资源测试项包括以下任意一项或任意组合：配置模块测试项、在线逻辑分析支持测试项、常用IP核支持测试项、IOB模块测试项、网络型应用及性能测试项、差分输出接口传输速率及性能测试项、时钟网络最大工作频率及性能测试项、DCM模块功能及性能测试项、开关矩阵性能测试项、CLB延迟及翻转频率测试项。

7.根据权利要求1所述的FPGA器件测试系统，其特征在于，所述第二资源测试项包括以下任意一项或任意组合：RAM最大工作频率及性能测试项、FIFO最大工作频率及性能测试项、DSP最大工作频率及性能测试项、存储器接口功能及性能测试项。

8.一种FPGA器件测试方法，其特征在于，包括以下步骤：

检测待测试FPGA器件与第一资源测试板、第二资源测试板的连接状态；

在检测到所述待测试FPGA器件连接所述第一资源测试板时，调用第一资源测试项的配置信息，对所述待测试FPGA器件进行所述第一资源测试项的测试；

在检测到所述待测试FPGA器件连接所述第二资源测试板时，调用第二资源测试项的配置信息，对所述待测试FPGA器件进行所述第二资源测试项的测试。

9.一种FPGA器件测试装置，其特征在于，包括：

连接状态检测单元，用于检测待测试FPGA器件与第一资源测试板、第二资源测试板的连接状态；

第一资源测试项测试单元，用于在检测到所述待测试FPGA器件连接所述第一资源测试板时，调用第一资源测试项的配置信息，对所述待测试FPGA器件进行所述第一资源测试项的测试；

第二资源测试项测试单元，用于在检测到所述待测试FPGA器件连接所述第二资源测试板时，调用第二资源测试项的配置信息，对所述待测试FPGA器件进行所述第二资源测试项的测试。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现权利要求8所述的FPGA器件测试方法的步骤。