CN108091366B - Flash读取电路和读取方法 - Google Patents

Abstract

本发明公开了一种Flash读取电路和读取方法，属于集成电路技术领域。所述Flash读取电路包括：AHB主模块、Flash接口单元、锁存单元；所述AHB主模块与所述Flash接口单元电性连接；所述Flash接口单元与所述锁存单元电性连接，所述锁存单元与所述AHB主模块连接；所述Flash接口单元用于将从Flash中读取到的数据锁存至所述锁存单元，并将所述锁存单元中的数据输出至所述AHB主模块；解决了现有技术中Flash数据读取效率低的问题，达到了可以提高Flash读取效率的效果。

Description

Flash读取电路和读取方法

技术领域

本发明涉及集成电路技术领域，特别涉及一种Flash读取电路和读取方法。

背景技术

随着智能可穿戴设备、智能硬件的普及以及物联网的兴起，MCU（MicrocontrollerUnit，微控制单元）在消费电子、工业控制、医疗设备以及人工智能等领域得到了广泛应用。为了减少外围分立器件，增加通用性，MCU通常采用内嵌非易失性存储器保存程序和少量数据，而Flash（固态存储器与动画编辑器）作为典型的NVM（Non-volatile memory，非易失存储器），具有体积小、成本低、高灵活性、多次擦除编程等特点，可以满足高速访问和系统安全性等不同需求，逐渐成为MCU存储器的首选。

然而，与处理器较高的运行频率相比，嵌入式Flash属于低速存储设备，自20世纪80年代起，处理器性能以每年60%的速率提升，而存储器访问时间的改善速率每年大约为7%。相对于处理器可以通过指令集并行、超标量设计和大量使用寄存器提高自身性能，Flash性能的提升只能依赖于工艺改良等方法。因此Flash读取速度远不能满足MCU处理速度的要求。

发明内容

为了解决现有技术中Flash读取速度不能满足需求的问题，本发明实施例提供了一种Flash读取电路和读取方法。所述技术方案如下：

第一方面，提供了一种Flash读取电路，所述Flash读取电路包括：AHB主模块、Flash接口单元、锁存单元；

所述AHB主模块与所述Flash接口单元电性连接；

所述Flash接口单元与所述锁存单元电性连接，所述锁存单元与所述AHB主模块连接；

所述Flash接口单元用于将从Flash中读取到的数据锁存至所述锁存单元，并将所述锁存单元中的数据输出至所述AHB主模块。

可选地，所述锁存单元包括至少一个锁存器。

第二方面，提供了一种Flash读取方法，用于第一方面所述的Flash读取电路中，所述方法包括：

通过AHB主模块发出数据读取请求；

在Flash接口单元从Flash中读取到数据之后，存储所述数据至锁存单元；

所述Flash接口单元根据读取地址读取所述锁存单元中的数据至所述AHB主模块。

可选地，所述在Flash接口单元从Flash中读取到数据之后，存储所述数据至锁存单元，包括：

在所述Flash接口单元读取到所述数据之后，所述Flash接口单元在地址使能信号AE的高电平时存储所述数据至所述锁存单元。

可选地，所述方法还包括：

所述Flash接口单元在时钟周期的第一个时钟下降沿时，根据仲裁结果生成所述AE信号。

可选地，所述Flash接口单元在地址使能信号AE的高电平时存储所述数据至所述锁存单元，包括：

在生成所述AE信号之后，在所述AE信号的上升沿达到预设时间之后，所述Flash接口单元在所述AE信号的高电平时存储所述数据至所述锁存单元，所述预设时间为所述AE信号到达所述Flash接口单元的延迟的总和，以及，数据读取时间的和。

可选地，所述Flash接口单元根据读取地址读取所述锁存单元中的数据至所述AHB主模块，包括：

所述Flash接口单元输出所述数据至总线控制单元；

所述AHB主模块对所述数据进行处理，得到处理后的所述数据。

可选地，所述AHB主模块在时钟周期的第三个时钟的上升沿处得到处理后的所述数据。

可选地，所述Flash接口单元根据读取地址读取所述锁存单元中的数据至所述AHB主模块之前，所述方法还包括：

所述Flash接口单元根据AHB总线地址以及所述数据读取请求，经过预取地址仲裁后，生成所述Flash的读取地址。

本发明实施例提供的技术方案带来的有益效果是：

通过将从Flash中读取到的数据锁存至锁存单元中，也即通过锁存单元来替换现有技术中存储数据的触发器，解决了现有技术中Flash数据读取效率低的问题，达到了可以提高Flash读取效率的效果。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一个实施例中提供的Flash读取电路的示意图；

图2是本发明一个实施例提供的Flash读取方法的流程图；

图3是本发明一个实施例提供的Flash读取方法所涉及的时序图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。文中所讲的“电子设备”可以包括智能手机、平板电脑、智能电视、电子书阅读器、MP3播放器（Moving Picture Experts Group Audio Layer III，动态影像专家压缩标准音频层面3）、MP4（Moving Picture Experts Group Audio Layer IV，动态影像专家压缩标准音频层面4）播放器、膝上型便携计算机和台式计算机等等。

为了便于理解，首先对下述各个实施例所涉及的术语做简单介绍。

tAS（Address setup time，输入地址建立时间），要求大于0ns。

tAH（Address hold time，地址保持时间），要求大于5ns。

tAAD（AE to AE delay during read，AE的周期），要求大于40ns。

tAC（Read access time，数据读取时间），最大为40ns。

tAE（AE pulse width，AE脉冲宽度），要求大于10ns。

tAEL（AE low pulse width，AE低电平宽度），要求大于10ns。

tCLK_cycle: AHB总线时钟周期。

tDelay_Addr: AHB总线在第一个时钟周期从AHB master触发器输出，经过总线仲裁和Flash端口读写等仲裁的总的延时。

tDelay: Fls_ae信号到达flash接口的延迟总和，包括触发器输出的延迟、经过多级选择器的延迟以及线延迟。

tDff_Setup: 触发器的输入数据建立时间。

tDff_Delay: 触发器输出延时。

tLatch_Setup：锁存器的输入数据建立时间。

tLatch_Delay: 锁存器输出延时。

tSetup：总线时钟在第三个时钟沿采集到AHB总线数据的数据建立时间。

tHold：总线在第三个时钟沿采集到AHB总线数据的数据保持时间。

如图1所示，本实施例提供了一种Flash读取电路，该电路包括AHB（Advanced HighPerformance Bus，高级高性能总线）主模块110、Flash接口单元120和锁存单元130；可选地，锁存单元130可以是Flash接口单元120中的部分，且图1以此为例。

所述AHB主模块110与所述Flash接口单元120电性连接；

所述Flash接口单元120与所述锁存单元130电性连接，所述锁存单元与所述AHB主模块110连接；

所述Flash接口单元120用于将从Flash中读取到的数据锁存至所述锁存单元130，并将所述锁存单元中的数据输出至所述AHB主模块。

如图1所示，AHB主模块110可以包括触发器组，该触发器组为AHB主模块110产生AHB总线访问地址和请求的最后一级触发器，也是AHB接收总线数据的第一级触发器；另外，AHB主模块110中可以设置有组合逻辑1和组合逻辑3，该组合逻辑1为多个AHB主模块110仲裁后需要的master矩阵；组合逻辑3为AHB master矩阵。可选地，Flash接口单元中可以设置有组合逻辑2，该组合逻辑2是指地址到达Flash之前，多组AHB总线的读写预取地址仲裁。

可选地，本实施例所说的锁存单元130是指地址使能AE信号高电平期限锁存Flash输出的数据的锁存器组。锁存单元130可以包括至少一个锁存器，如包括3个锁存器等等，在此不再赘述，本实施例对锁存器的个数并不做限定，实际实现时，可以根据所需读取的数据的大小以及每个锁存器的大小来设置锁存器的个数。

其中，AE信号的高低电平均需要大于第一阈值，如大于10ns。AE的周期TAAD要求大于第二阈值，如大于40ns。实际实现时，从AE的高电平开始，经过tACk，满足tSetup和tHold的地址单元存储的数据才能输出到达DOUT。

综上所述，通过将从Flash中读取到的数据锁存至锁存单元中，也即通过锁存单元来替换现有技术中存储数据的触发器，解决了现有技术中Flash数据读取效率低的问题，达到了可以提高Flash读取效率的效果。

请参考图2，其示出了一种Flash读取方法的方法流程图，该Flash读取方法用于图1所示的Flash读取电路中，如图2所示，该Flash数据读取方法可以包括：

步骤210，通过AHB主模块发出数据读取请求。

步骤220，在Flash接口单元从Flash中读取到数据之后，存储所述数据至锁存单元。

AHB主模块在时钟周期的第一个时钟上升沿通过图1中的触发器组输出AHB的总线地址(Valid_addr1)，经过组合逻辑1等逻辑后，到达Flash接口单元，Flash接口单元接收到总线地址之后，在第一个时钟下降沿时，根据仲裁结果生成AE信号，并且，在生成AE信号之后，在AE信号上升沿达到预设时间之后，Flash接口单元在AE信号的高电平时存储从Flash中读取到的数据至锁存单元。可选地，Flash接口单元可以在AE信号上升沿到达tDelay，且经过tAC之后，将读取到的数据存储至锁存单元。

可选地，其时序图可以参考图3。

步骤230，所述Flash接口单元根据读取地址读取所述锁存单元中的数据至所述AHB主模块。

在上述步骤中，在Flash接口单元接收到总线地址之后，Flash接口单元可以根据AHB总线地址和请求信号经过组合逻辑2之后产生Flash的读取地址。

在Flash接口单元存储数据至锁存单元之后，Flash接口单元此后可以根据预先产生的读取地址读取锁存单元中的数据，并将数据输出到组合逻辑3，AHB主模块得到组合逻辑3处理后的数据。实际实现时，AHB主模块可以在第3个时钟上升沿处获取处理后的数据。

在一个实际应用中，若要求时钟为24MHz，那么tCLK_CYCLE为41.6ns,仅要求tAC +tLatch_Setup等于41.6ns即可，在AE高电平对Latch进行锁存，低电平数据延迟输出，会减少AHB_RDATA的可用的tHold，但这种做法缓解了前一级的紧张时序，此时AHB_RDATA的tSetup = tClk_Cyle/2 - tLatch_Delay - tDelay，tHOLD = tDelay + tLatch_Delay。

经比较可知，通过Latch替换触发器的方法，将解决前一级时钟采集数据需要的建立时间问题置换到解决后一级触发器的数据建立时间的问题，相当于借用后一级触发器的数据建立时间tDelay，即将tDelay置换到后一个时钟周期，有效地解决了应flash读取速度限制而产生的时序问题。

综上所述，通过将从Flash中读取到的数据锁存至锁存单元中，也即通过锁存单元来替换现有技术中存储数据的触发器，解决了现有技术中Flash数据读取效率低的问题，达到了可以提高Flash读取效率的效果。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种Flash读取电路，其特征在于，所述Flash读取电路包括：AHB主模块、Flash接口单元、锁存单元；

所述AHB主模块与所述Flash接口单元电性连接；

所述Flash接口单元与所述锁存单元电性连接，所述锁存单元与所述AHB主模块连接；

所述Flash接口单元用于将从Flash中读取到的数据锁存至所述锁存单元，并将所述锁存单元中的数据输出至所述AHB主模块；

AHB主模块包括触发器组，该触发器组为AHB主模块产生AHB总线访问地址和请求的最后一级触发器，也是AHB接收总线数据的第一级触发器；AHB主模块中设置有组合逻辑1和组合逻辑3，组合逻辑1为多个AHB主模块仲裁后需要的master矩阵；组合逻辑3为AHB master矩阵；Flash接口单元中设置有组合逻辑2，组合逻辑2是指地址到达Flash之前，多组AHB总线的读写预取地址仲裁。

2.根据权利要求1所述的Flash读取电路，其特征在于，所述锁存单元包括至少一个锁存器。

3.一种Flash读取方法，其特征在于，用于如权利要求1或2所述的Flash读取电路中，所述方法包括：

通过AHB主模块发出数据读取请求；

在Flash接口单元从Flash中读取到数据之后，存储所述数据至锁存单元；

所述Flash接口单元根据读取地址读取所述锁存单元中的数据至所述AHB主模块；

所述在Flash接口单元从Flash中读取到数据之后，存储所述数据至锁存单元，包括：在所述Flash接口单元读取到所述数据之后，所述Flash接口单元在地址使能信号AE的高电平时存储所述数据至所述锁存单元；

所述Flash接口单元在时钟周期的第一个时钟下降沿时，根据仲裁结果生成所述AE信号；

所述Flash接口单元在地址使能信号AE的高电平时存储所述数据至所述锁存单元，包括：在生成所述AE信号之后，在所述AE信号的上升沿达到预设时间之后，所述Flash接口单元在所述AE信号的高电平时存储所述数据至所述锁存单元，所述预设时间为所述AE信号到达所述Flash接口单元的延迟的总和，以及，数据读取时间的和。

4.根据权利要求3所述的方法，其特征在于，所述Flash接口单元根据读取地址读取所述锁存单元中的数据至所述AHB主模块，包括：

所述Flash接口单元输出所述数据至所述AHB主模块；

所述AHB主模块对所述数据进行处理，得到处理后的所述数据。

5.根据权利要求4所述的方法，其特征在于，

所述AHB主模块在时钟周期的第三个时钟的上升沿处得到处理后的所述数据。

6.根据权利要求3所述的方法，其特征在于，所述Flash接口单元根据读取地址读取所述锁存单元中的数据至所述AHB主模块之前，所述方法还包括：

所述Flash接口单元根据AHB总线地址以及所述数据读取请求，经过预取地址仲裁后，生成所述Flash的读取地址。

Images