CN108090025B - 动态多通道的神经网络soc芯片及其通道资源分配方法 - Google Patents

动态多通道的神经网络soc芯片及其通道资源分配方法 Download PDF

Info

Publication number
CN108090025B
CN108090025B CN201810051540.0A CN201810051540A CN108090025B CN 108090025 B CN108090025 B CN 108090025B CN 201810051540 A CN201810051540 A CN 201810051540A CN 108090025 B CN108090025 B CN 108090025B
Authority
CN
China
Prior art keywords
ddr
channel
neural network
unit
grouping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810051540.0A
Other languages
English (en)
Other versions
CN108090025A (zh
Inventor
廖裕民
方金木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockchip Electronics Co Ltd
Original Assignee
Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockchip Electronics Co Ltd filed Critical Rockchip Electronics Co Ltd
Priority to CN201810051540.0A priority Critical patent/CN108090025B/zh
Publication of CN108090025A publication Critical patent/CN108090025A/zh
Application granted granted Critical
Publication of CN108090025B publication Critical patent/CN108090025B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Molecular Biology (AREA)
  • Computational Linguistics (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Mathematical Physics (AREA)
  • Artificial Intelligence (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提供一种动态多通道的神经网络SOC芯片及其通道资源分配方法，增设动态分配通道资源电路，该电路包括源统计单元、DDR访问分组单元、分组配置存储单元、DDR访问通路矩阵单元、终端统计单元以及复数个DDR通道；所述动态分配通道资源电路的在工作过程中，每个源统计单元对神经网络层的数据流量进行统计后送往DDR访问分组单元；由所述DDR访问分组单元判断各个神经网络层的输入数据量和DDR通道的数据量，并以此调整DDR通道的连接关系形成新的DDR通道使用分组关系；再由所述DDR访问通路矩阵单元对数据源通路和DDR通道进行分组互联。从而实现动态分配通道资源，使得人工智能芯片的带宽问题得到有效解决解决。

Description

动态多通道的神经网络SOC芯片及其通道资源分配方法
技术领域
本发明涉及一种人工智能设备，特别涉及一种神经网络SOC芯片及其通道资源分配方法。
背景技术
随着人工智能技术的快速发展，人们对人工智能设备的性能需求越来越高。但是当前困扰深度学习神经网络设备快速发展的一大阻碍就是神经网络结构和运行方式需要大量的数据搬移。比如神经元、权值、阈值、卷积核数据读取，每层神经网络的中间运算结果，反馈训练时的误差计算和回写，最终结果造成了已有的SOC芯片的存储结构不堪重负，存储带宽很容易成为深度学习神经网络的性能瓶颈。
因此本发明提出了一种神经网络SOC芯片，具有自适应超大带宽的深度学习能力，通过多组独立的DDR通道,动态分配通道资源，使得每层或者每几层神经网络都可能被分配到独立的DDR通道，使得人工智能芯片的带宽问题得到有效解决。
发明内容
本发明要解决的技术问题，在于提供一种动态多通道的神经网络SOC芯片及其通道资源分配方法，通过多组独立的DDR通道,动态分配通道资源，使得人工智能芯片的带宽问题得到有效解决解决。
本发明的神经网络SOC芯片是这样实现的：一种动态多通道的神经网络SOC芯片，包括神经网络电路和动态分配通道资源电路；
所述神经网络电路包括复数个神经网络层，每个神经网络层具有一数据源通路；
所述动态分配通道资源电路包括复数个源统计单元、一DDR访问分组单元、一分组配置存储单元、一DDR访问通路矩阵单元、复数个终端统计单元以及复数个DDR通道；复数个所述源统计单元分别一一对应连接各所述神经网络层的数据源通路；复数个所述源统计单元还均连接至所述DDR访问分组单元和DDR访问通路矩阵单元；所述DDR访问分组单元、所述分组配置存储单元、所述DDR访问通路矩阵单元依次连接；每个所述DDR通道均对应通过一所述终端统计单元连接所述DDR访问通路矩阵单元；复数个所述终端统计单元还均连接至所述DDR访问分组单元；
所述动态分配通道资源电路工作过程中，每个所述源统计单元都会对由对应神经网络层经过自身的数据流量进行统计，并将统计信息送往所述DDR访问分组单元；在神经网络电路工作完成并停止后，所述DDR访问分组单元开始判断各个神经网络层的输入数据量和DDR通道的数据量，并以此调整DDR通道的连接关系形成新的DDR通道使用分组关系，并把新的DDR通道使用分组关系写到所述分组配置存储单元；所述DDR访问通路矩阵单元根据分组配置存储单元的配置对数据源通路和DDR通道进行分组互联。
进一步的，所述DDR通道包括依次连接的DDR控制器、DDR PHY、DDR IO以及DDR颗粒，所述DDR通道通过所述DDR控制器连接所述终端统计单元。
进一步的，所述动态分配通道资源电路第一次工作前，先对分组配置存储单元写入通道配置初始值；该通道配置初始值满足条件是：尽量使用所有的DDR通道，尽量使每个神经网络层都有独立的DDR通道，如果通道数量少于神经网络层数，则随机多层共用一个DDR通道。
进一步的，所述分组配置存储单元由非易失性存储器构成。
进一步的，所述源统计单元对数据流量的统计方法具体为：读写分开统计，累加每笔读或写传输的突发传输长度和位宽，单笔数据流量＝突发传输长度×位宽。
进一步的，所述终端统计单元还进行DDR带宽利用率统计，该DDR带宽利用率＝单位时间内的数据流量÷DDR通道的理论带宽值。
本发明方法是这样实现的：一种神经网络SOC芯片的通道资源分配方法，该神经网络SOC芯片本发明上述的动态多通道的神经网络SOC芯片；所述通道资源分配方法包括首次工作的分组过程和首次工作完成之后的分组过程；
所述首次工作的分组过程包括：
步骤11、首先对将数据源通路中对延时敏感且数据量大的神经网络层独立分配一个DDR通道；
步骤12、然后对剩余数据源通路的数据量进行排序，排序后从最大数据量的神经网络层先开始分组；首先把最大数据量的数据源通路分配到DDR通道1，然后将第二大数据量的神经网络层和最大数据量的神经网络层的数据量进行相加，如果相加之和大于单个DDR通道的理论带宽的预定利用率下的数据量，则把第二大数据量的神经网络层数据源通路分配到DDR通道2，反之，则与最大数据量的神经网络层共享DDR通道1；以此类推，将所有源通道分配到各个DDR通道，完成第一轮分配；
所述首次工作完成之后的分组过程包括：
步骤21、对各个DDR通道的利用率进行判断，将利用率低于阈值的DDR通道找出来进行重分配以提高DDR效率；
步骤21、统计各个DDR通道的读写比例，如果出现读或者写的比例大于阈值的DDR通道，则找出数据源通路中读比例最大的，然后找到其他源通道中写比例最大的且互换通道后DDR通道数据量不会超过理论带宽的预定利用率时，互换DDR通道分组；如果没有对应的写比例过大的数据源通路或者互换后会使DDR带宽超标，则不再互换DDR通道分组。
进一步的，所述重分配方法为：如果该DDR通道只对应一个数据源通路，则说明该数据源通路天然取数效率低，不用调整；如果是多个数据源通路共用的DDR通道，则将最低利用率的两个DDR通道中的分别与最大数据量源的数据源通路进行互换。
进一步的，所述理论带宽的预定利用率为70％；所述最低阈值为40％，并能被设置；所述最高阈值为90％以上，并能被设置。
本发明具有如下优点：本发明的芯片和通道资源分配方法通过多组独立的DDR通道，动态分配通道资源；使得每个神经网络层或者每几个神经网络层都可能被分配到独立的DDR通道；使得人工智能芯片的带宽问题得到有效解决解决。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明神经网络SOC芯片的电路结构示意图。
具体实施方式
请参阅图1所示，本发明的神经网络SOC芯片，包括神经网络电路和动态分配通道资源电路；
所述神经网络电路包括复数个神经网络层，通常一个神经网络电路会有上百个神经网络层，如图中所示的神经元输入层、卷积层、池化层、激活层、全连接层等，每个神经网络层具有一数据源通路；
所述动态分配通道资源电路包括复数个源统计单元、一DDR访问分组单元、一分组配置存储单元、一DDR访问通路矩阵单元、复数个终端统计单元以及复数个DDR通道；复数个所述源统计单元分别一一对应连接各所述神经网络层的数据源通路；复数个所述源统计单元还均连接至所述DDR访问分组单元和DDR访问通路矩阵单元；所述DDR访问分组单元、所述分组配置存储单元、所述DDR访问通路矩阵单元依次连接；每个所述DDR通道均对应通过一所述终端统计单元连接所述DDR访问通路矩阵单元；复数个所述终端统计单元还均连接至所述DDR访问分组单元；
所述动态分配通道资源电路第一次工作前，先对分组配置存储单元写入通道配置初始值；所述分组配置存储单元由非易失性存储器构成，即掉电后重新工作，数据依然保留。该通道配置初始值满足条件是：尽量使用所有的DDR通道，尽量使每个神经网络层都有独立的DDR通道，如果通道数量少于神经网络层数，则随机多层共用一个DDR通道。
所述动态分配通道资源电路工作过程中，每个所述源统计单元都会对由对应神经网络层经过自身(即源统计单元)的数据流量进行统计，并将统计信息送往所述DDR访问分组单元；在神经网络电路工作完成并停止后，所述DDR访问分组单元开始判断各个神经网络层的输入数据量和DDR通道的数据量，并以此调整DDR通道的连接关系形成新的DDR通道使用分组关系，并把新的DDR通道使用分组关系写到所述分组配置存储单元；所述DDR访问通路矩阵单元根据分组配置存储单元的配置对数据源通路和DDR通道进行分组互联。
其中，数据流量具体的统计方法为：读写分开统计，累加每笔读或写传输的突发传输长度和位宽，单笔数据流量＝突发传输长度×位宽。如此不断累加直到神经网络电路工作完成之后，将统计信息送往DDR访问分组单元。其中，所述终端统计单元相比于所述源统计单元，多一个统计功能就是DDR带宽利用率统计，具体就是单位时间内的数据流量除以DDR通道的理论带宽值。
所述DDR通道包括依次连接的DDR控制器、DDR PHY、DDR IO以及DDR颗粒，所述DDR通道通过所述DDR控制器连接所述终端统计单元。
所述DDR控制器负责将DDR访问通路矩阵单元送过来的总线协议数据访问转化为DDR_PHY的接口，也就是DFI接口；
所述DDR_PHY负责在接收到DDR控制器送来的DFI请求后,将DFI请求转为具体的DDR颗粒访问行为；
所述DDR IO是芯片专门用于连接DDR_PHY与DDR颗粒的IO_PAD,因为DDR访问对速率和信号质量要求很高,因此会定制不同于普通IO的专用DDR_IO用于连接DDR_PHY与DDR颗粒；DDR颗粒就是DDR存储颗粒芯片,再通过DDR IO与本发明的神经网络芯片连接。
基于上述本发明的动态多通道的神经网络SOC芯片，本发明还提供DDR通道资源的分配方法，其包括首次工作的分组过程和首次工作完成之后的分组过程；
所述首次工作的分组过程包括：
步骤11、首先通过配置DDR访问分组单元进行配置，对将数据源通路中对延时敏感且数据量大的神经网络层独立分配一个DDR通道,比如神经元层；
步骤12、然后在DDR访问分组单元中对剩余数据源通路的数据量进行排序，排序后从最大数据量的神经网络层先开始分组,分组通过配置非易失性分组配置存储单元来实现；首先把最大数据量的数据源通路分配到DDR通道1，然后将第二大数据量的神经网络层和最大数据量的神经网络层的数据量进行相加，如果相加之和大于单个DDR通道的理论带宽的预定利用率(通常该理论带宽的预定利用率为70％)下的数据量，则把第二大数据量的神经网络层数据源通路分配到DDR通道2，反之，则与最大数据量的神经网络层共享DDR通道1；以此类推，将所有源通道分配到各个DDR通道，完成第一轮分配；
所述首次工作完成之后的分组过程包括：
步骤21、在DDR访问分组单元中对各个DDR通道的利用率进行判断，将利用率低于最低阈值(该最低阈值可设置，比如40％)的DDR通道找出来进行重分配以提高DDR效率；所述重分配方法为：
如果该DDR通道只对应一个数据源通路，则说明该数据源通路天然取数效率低，不用调整；如果是多个数据源通路共用的DDR通道，则将最低利用率的两个DDR通道中的分别与最大数据量源的数据源通路进行互换，重分配分组通过配置非易失性分组配置存储单元来实现。
步骤21、在DDR访问分组单元中统计各个DDR通道的读写比例，如果出现读或者写的比例大于最高阈值(通常该最高阈值为90％以上，并能被设置)的DDR通道，则找出数据源通路中读比例最大的，然后找到其他源通道中写比例最大的且互换通道后DDR通道数据量不会超过理论带宽预定利用率(通常该理论带宽的预定利用率为70％)时，互换DDR通道分组；如果没有对应的写比例过大的数据源通路或者互换后会使DDR带宽超标，则不再互换DDR通道分组，重分配分组通过配置非易失性分组配置存储单元来实现。例如：
第一次工作后,对终端DDR通道读写比例进行查询,发现终端通道1的读写比例为95％与5％，超过设置的90％。则去查询终端通道1对应的源通道中去每个源通道的读写比例,找到终端通道1对应的源通道中读比例最大的层,假设为卷积层(假设该层的读比例为98％),然后到其他非终端通道1对应的源通道中找到写比例最大的层,假设为终端通道3对应的全连接层(假设该层的写比例为88％),然后将终端通道3的全连接层与终端通道1对应的卷积层对换,对换后卷积层对应终端通道3,全连接层对应终端通道1.然后检查对换后终端通道3和终端通道1的通道数据量不会超过理论带宽70％,如果某个通道超过70％，则撤销该次对换；然后到其他非终端通道1对应的源通道中找到写比例最第二的层，再尝试一次终端通道对换，如此循环直到完成通道对换。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (9)

1.一种动态多通道的神经网络SOC芯片，其特征在于：包括神经网络电路和动态分配通道资源电路；
所述神经网络电路包括复数个神经网络层，每个神经网络层具有一数据源通路；
所述动态分配通道资源电路包括复数个源统计单元、一DDR访问分组单元、一分组配置存储单元、一DDR访问通路矩阵单元、复数个终端统计单元以及复数个DDR通道；复数个所述源统计单元分别一一对应连接各所述神经网络层的数据源通路；复数个所述源统计单元还均连接至所述DDR访问分组单元和DDR访问通路矩阵单元；所述DDR访问分组单元、所述分组配置存储单元、所述DDR访问通路矩阵单元依次连接；每个所述DDR通道均对应通过一所述终端统计单元连接所述DDR访问通路矩阵单元；复数个所述终端统计单元还均连接至所述DDR访问分组单元；
所述动态分配通道资源电路工作过程中，每个所述源统计单元都会对由对应神经网络层的数据流量进行统计，并将统计信息送往所述DDR访问分组单元；在神经网络电路工作完成并停止后，所述DDR访问分组单元开始判断各个神经网络层的输入数据量和DDR通道的数据量，并以此调整DDR通道的连接关系形成新的DDR通道使用分组关系，并把新的DDR通道使用分组关系写到所述分组配置存储单元进行配置；所述DDR访问通路矩阵单元根据分组配置存储单元的配置对数据源通路和DDR通道进行分组互联。
2.根据权利要求1所述的动态多通道的神经网络SOC芯片，其特征在于：所述DDR通道包括依次连接的DDR控制器、DDR PHY、DDR IO以及DDR颗粒，所述DDR通道通过所述DDR控制器连接所述终端统计单元。
3.根据权利要求1所述的动态多通道的神经网络SOC芯片，其特征在于：所述动态分配通道资源电路第一次工作前，先对分组配置存储单元写入通道配置初始值；该通道配置初始值满足条件是：尽量使用所有的DDR通道，尽量使每个神经网络层都有独立的DDR通道，如果通道数量少于神经网络层数，则随机多层共用一个DDR通道。
4.根据权利要求1所述的动态多通道的神经网络SOC芯片，其特征在于：所述源统计单元对数据流量的统计方法具体为：读写分开统计，累加每笔读或写传输的突发传输长度和位宽，单笔数据流量＝突发传输长度×位宽。
5.根据权利要求1所述的动态多通道的神经网络SOC芯片，其特征在于：所述终端统计单元还进行DDR带宽利用率统计，该DDR带宽利用率＝单位时间内的数据流量÷DDR通道的理论带宽值。
6.根据权利要求1所述的动态多通道的神经网络SOC芯片，其特征在于：所述分组配置存储单元由非易失性存储器构成。
7.一种神经网络SOC芯片的通道资源分配方法，其特征在于：该神经网络SOC芯片为权利要求1至6任一项所述的动态多通道的神经网络SOC芯片；所述通道资源分配方法包括首次工作的分组过程和首次工作完成之后的分组过程；
所述首次工作的分组过程包括：
步骤11、首先对将数据源通路中对延时敏感且数据量大的神经网络层独立分配一个DDR通道；
步骤12、然后对剩余数据源通路的数据量进行排序，排序后从最大数据量的神经网络层先开始分组；首先把最大数据量的数据源通路分配到DDR通道1，然后将第二大数据量的神经网络层和最大数据量的神经网络层的数据量进行相加，如果相加之和大于单个DDR通道的理论带宽的预定利用率下的数据量，则把第二大数据量的神经网络层数据源通路分配到DDR通道2，反之，则与最大数据量的神经网络层共享DDR通道1；以此类推，将所有源通道分配到各个DDR通道，完成第一轮分配；
所述首次工作完成之后的分组过程包括：
步骤21、对各个DDR通道的利用率进行判断，将利用率低于最低阈值的DDR通道找出来进行重分配以提高DDR效率；
步骤21、统计各个DDR通道的读写比例，如果出现读或者写的比例大于最高阈值的DDR通道，则找出数据源通路中读比例最大的，然后找到其他源通道中写比例最大的且互换通道后DDR通道数据量不会超过理论带宽的预定利用率时，互换DDR通道分组；如果没有对应的写比例过大的数据源通路或者互换后会使DDR带宽超标，则不再互换DDR通道分组。
8.根据权利要求7所述的一种神经网络SOC芯片的通道资源分配方法，其特征在于：所述重分配方法为：如果该DDR通道只对应一个数据源通路，则说明该数据源通路天然取数效率低，不用调整；如果是多个数据源通路共用的DDR通道，则将最低利用率的两个DDR通道分别与最大数据量源的数据源通路进行互换。
9.根据权利要求7所述的一种神经网络SOC芯片的通道资源分配方法，其特征在于：
所述理论带宽的预定利用率为70％；
所述最低阈值为40％，并能被设置；
所述最高阈值为90％以上，并能被设置。
CN201810051540.0A 2018-01-19 2018-01-19 动态多通道的神经网络soc芯片及其通道资源分配方法 Active CN108090025B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810051540.0A CN108090025B (zh) 2018-01-19 2018-01-19 动态多通道的神经网络soc芯片及其通道资源分配方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810051540.0A CN108090025B (zh) 2018-01-19 2018-01-19 动态多通道的神经网络soc芯片及其通道资源分配方法

Publications (2)

Publication Number Publication Date
CN108090025A CN108090025A (zh) 2018-05-29
CN108090025B true CN108090025B (zh) 2021-08-27

Family

ID=62181677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810051540.0A Active CN108090025B (zh) 2018-01-19 2018-01-19 动态多通道的神经网络soc芯片及其通道资源分配方法

Country Status (1)

Country Link
CN (1) CN108090025B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517942B (zh) * 2021-07-14 2022-09-02 重庆邮电大学 面向应急通信的多通道数字短波发射机SoC的发射基带系统
CN113420275B (zh) * 2021-07-19 2023-07-28 北京百度网讯科技有限公司 数据连接处理方法、相关装置及计算机程序产品

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515898A (zh) * 2009-03-25 2009-08-26 华为技术有限公司 芯片的统计数据的管理方法和装置
CN101520714A (zh) * 2009-04-17 2009-09-02 福建星网锐捷网络有限公司 一种多路数据传输的方法及系统
CN102804156A (zh) * 2009-06-17 2012-11-28 超威半导体公司 动态随机存取存储器通道控制器的并行训练
CN103425434A (zh) * 2012-05-14 2013-12-04 国民技术股份有限公司 一种多通道读/写ram的电路和方法
CN105760224A (zh) * 2016-01-06 2016-07-13 杭州华三通信技术有限公司 一种资源的动态调整方法和装置
CN106022521A (zh) * 2016-05-19 2016-10-12 四川大学 基于Hadoop架构的分布式BP神经网络的短期负荷预测方法
CN107018184A (zh) * 2017-03-28 2017-08-04 华中科技大学 分布式深度神经网络集群分组同步优化方法及系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2016203619A1 (en) * 2016-05-31 2017-12-14 Canon Kabushiki Kaisha Layer-based operations scheduling to optimise memory for CNN applications

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515898A (zh) * 2009-03-25 2009-08-26 华为技术有限公司 芯片的统计数据的管理方法和装置
CN101520714A (zh) * 2009-04-17 2009-09-02 福建星网锐捷网络有限公司 一种多路数据传输的方法及系统
CN102804156A (zh) * 2009-06-17 2012-11-28 超威半导体公司 动态随机存取存储器通道控制器的并行训练
CN103425434A (zh) * 2012-05-14 2013-12-04 国民技术股份有限公司 一种多通道读/写ram的电路和方法
CN105760224A (zh) * 2016-01-06 2016-07-13 杭州华三通信技术有限公司 一种资源的动态调整方法和装置
CN106022521A (zh) * 2016-05-19 2016-10-12 四川大学 基于Hadoop架构的分布式BP神经网络的短期负荷预测方法
CN107018184A (zh) * 2017-03-28 2017-08-04 华中科技大学 分布式深度神经网络集群分组同步优化方法及系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种采用神经网络PID控制的自适应资源分配方法;林军，倪宏，孙鹏，张辉;《西安交通大学学报》;20130430;112-117+136 *

Also Published As

Publication number Publication date
CN108090025A (zh) 2018-05-29

Similar Documents

Publication Publication Date Title
US8856392B2 (en) Dividing a port into smaller ports
CN100580639C (zh) 用于控制对具有存储器集线器体系结构的存储模块的存储器存取的方法和系统
CN101873269B (zh) 数据转发设备和端口缓存的分配方法
US8060643B2 (en) Method and apparatus for dynamically managing bandwidth for clients in a storage area network
CN105721350A (zh) 一种智能分配带宽的方法及装置
CN108090025B (zh) 动态多通道的神经网络soc芯片及其通道资源分配方法
WO2014022395A1 (en) Priority driven channel allocation for packet transferring
CN103229466A (zh) 一种数据包传输的方法及装置
US20170132161A1 (en) I/o request processing method and storage system
CN113138802B (zh) 命令分发装置、方法、芯片、计算机设备及存储介质
CN101562559A (zh) 一种串行Rapid IO链路数据传输的方法及装置
CN104991737B (zh) 一种基于存储卡阵列架构的硬盘实现方法
US11436167B2 (en) Interface components between a controller and memory devices
CN104320854A (zh) 资源调度方法及装置
CN106933495A (zh) 一种数据读取方法、raid控制器及存储设备
CN110765059A (zh) 一种pcie数据优先级管理方法和装置
US20170024344A1 (en) Method and System for USB 2.0 Bandwidth Reservation
EP1021058A2 (en) Packet communication system, network-side apparatus to be used therein, and time slot allocation control method
CN108184270A (zh) 一种基于tdma系统的资源调度方法及系统
TWI423708B (zh) 用於無線網路之協調裝置及其資源區塊配置方法
CN115712594B (zh) 一种通道分配方法、装置、一种存储系统及设备和介质
CN115883022B (zh) Dma传输控制方法、装置、电子设备及可读存储介质
CN105393234A (zh) 用于管理usb数据传送的系统和方法
US8219726B2 (en) Method for data transfer between host and device
CN114238156A (zh) 处理系统以及操作处理系统的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 350000 building 18, 89 software Avenue, Gulou District, Fuzhou City, Fujian Province

Applicant after: Ruixin Microelectronics Co., Ltd

Address before: 350000 building 18, 89 software Avenue, Gulou District, Fuzhou City, Fujian Province

Applicant before: Fuzhou Rockchips Electronics Co.,Ltd.

GR01 Patent grant
GR01 Patent grant