CN108074595B - 存储器系统的接口方法、接口电路和存储器模块 - Google Patents

存储器系统的接口方法、接口电路和存储器模块 Download PDF

Info

Publication number
CN108074595B
CN108074595B CN201711136845.3A CN201711136845A CN108074595B CN 108074595 B CN108074595 B CN 108074595B CN 201711136845 A CN201711136845 A CN 201711136845A CN 108074595 B CN108074595 B CN 108074595B
Authority
CN
China
Prior art keywords
data
data strobe
transfer path
transfer paths
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711136845.3A
Other languages
English (en)
Other versions
CN108074595A (zh
Inventor
林璇渶
崔仁寿
牛迪民
金寅东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170114016A external-priority patent/KR102302087B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108074595A publication Critical patent/CN108074595A/zh
Application granted granted Critical
Publication of CN108074595B publication Critical patent/CN108074595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/805—Real-time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/82—Solving problems relating to consistency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本申请公开了存储器系统的接口方法、接口电路和存储器模块。一种存储器系统可包括被分配至多个数据转移路径的多个数据选通转移路径，以使得所述多个数据选通转移路径中的每一个可由所述多个数据转移路径共享。选择至少一个选择的数据选通转移路径，并且利用通过选择的数据选通转移路径转移的至少一个数据选通信号对通过所述多个数据转移路径转移的数据信号进行采样。通过将多个数据选通转移路径分配至多个数据转移路径以使得所述多个数据选通转移路径可由所述多个数据转移路径共享，从而通过冗余数据选通方案来提高数据通信的可靠性。

Description

存储器系统的接口方法、接口电路和存储器模块
相关申请的交叉引用
本申请要求于2016年11月18日提交的美国临时申请No.62/424,058和于2017年9月6日提交的韩国专利申请No.10-2017-0114016的优先权，它们中的每一个的公开以引用方式全文并入本文中。
技术领域
示例实施例一般性地涉及半导体集成电路，更具体地，涉及提供半导体装置(诸如关于存储器半导体装置)之间的通信的接口方法、装置和系统。
背景技术
用于存储数据的半导体存储器装置可分为易失性存储器装置和非易失性存储器装置。当断电时，诸如动态随机存取存储器(DRAM)装置(其通常通过使存储器单元中的电容器充电或放电来存储数据)的易失性存储器装置丢失存储的数据。非易失性存储器装置(诸如闪速存储器装置)即使断电也保持存储的数据。这些存储器装置广泛用作各种设备的主存储器，以将程序代码和/或数据存储在诸如计算机、移动装置等的各种电子装置中。
半导体存储器装置的存储器容量根据制造工艺的发展而增大。此外，存储器装置与存储器控制器之间的数据转移率增大。为了支持存储器装置与存储器控制器之间的有效数据转移，通常使用数据选通信号来提供对数据信号进行锁存时的定时。当一些数据转移路径失效时，会通过错误检查和校正(ECC)方案来校正转移的数据中的错误。然而，当数据选通转移路径失效时，导致的错误通常是不可校正的。
发明内容
一些示例实施例可提供一种能够提高数据通信的可靠性的存储器系统的接口方法。
一些示例实施例可提供一种能够提高数据通信的可靠性的存储器系统的接口电路。
一些示例实施例可提供一种能够提高数据通信的可靠性的存储器模块。
在根据示例实施例的存储器系统的接口方法中，将多个数据选通转移路径分配至多个数据转移路径，以使得所述多个数据转移路径可共享所述多个数据选通转移路径。从所述多个数据选通转移路径中选择至少一个选择的数据选通转移路径。利用通过选择的(一个或多个)数据选通转移路径转移的至少一个选择的数据选通信号对通过所述多个数据转移路径转移的多个数据信号进行采样。
根据示例实施例，存储器系统的接口电路包括多个数据转移路径、由所述多个数据转移路径共享的多个数据选通转移路径、选通选择电路和多个锁存电路。选通选择电路选择所述多个数据选通转移路径中的至少一个选择的数据选通转移路径，以提供将通过所述至少一个数据选通转移路径转移的至少一个数据选通信号。所述多个锁存电路利用所述至少一个选择的数据选通信号对通过所述多个数据转移路径转移的多个数据信号进行采样。
根据示例实施例，一种存储器模块包括模块衬底、安装在模块衬底上的多个存储器芯片和构造为在所述多个存储器芯片与外部装置之间执行数据转移的多个数据输入输出单元电路。每个数据输入输出单元电路包括：选通选择电路，其构造为选择数据选通转移路径中的至少一个，以提供通过选择的至少一个数据选通转移路径转移的至少一个数据选通信号；以及多个锁存电路，其构造为利用转移的至少一个数据选通信号对多个转移的数据信号进行采样。
通过将多个数据选通转移路径分配至多个数据转移路径以使得所述多个数据选通转移路径中的每一个可分配至所述多个数据转移路径并由所述多个数据转移路径共享，根据示例实施例的接口方法、接口电路和存储器模块可通过冗余数据选通方案提高数据通信的可靠性。
附图说明
通过从下面结合附图的详细描述将更加清楚地理解本公开的示例实施例。
图1是示出根据示例实施例的接口方法的流程图。
图2是示出根据示例实施例的存储器系统的框图。
图3是示出根据示例实施例的接口电路的框图。
图4是示出根据示例实施例的接口电路的电路图。
图5是示出相对于图4的接口电路确定选择的数据选通转移路径的示例实施例的流程图。
图6A和图6B是用于描述图5的示例实施例的示图。
图7和图8是示出根据示例实施例的具有相位调整功能的接口电路的电路图。
图9是示出根据示例实施例的接口电路的电路图。
图10是示出相对于图9的接口电路确定至少一个选择的数据选通转移路径的示例实施例的流程图。
图11A、图11B和图11C是用于描述图9和图10的示例实施例的示图。
图12是示出根据示例实施例的具有相位调整功能的接口电路的电路图。
图13A、图13B和图13C是示出根据示例实施例的存储器系统的示图。
图14是示出根据示例实施例的半导体存储器装置的结构图。
图15是示出根据示例实施例的移动系统的框图。
具体实施方式
下文中将参照示出了一些示例实施例的附图更完全地描述各种示例实施例。在图中，相同的附图标记始终指代相同元件。可省略对相同元件和操作的重复描述。
图1是示出根据示例实施例的接口方法的流程图，并且更具体地说，是示出涉及存储器系统的存储器装置与存储器控制器之间的数据通信方法的流程图。
参照图1，提供多个数据选通转移路径，它们中的每一个可与多个数据转移路径一起使用。所述多个数据选通转移路径中的每一个可与所述多个数据转移路径中的每一个一起使用(S100)。例如，所述多个数据转移路径可共享所述多个数据选通转移路径和/或共享所述多个数据选通转移路径的选择的子集(例如，一个)。从所述多个数据选通转移路径中选择至少一个数据选通转移路径(S200)。通过所述多个数据转移路径转移多个数据信号，并且利用通过选择的数据选通转移路径转移的至少一个选择的数据选通信号对所述多个数据信号进行采样(S300)。
当确定所述多个数据选通转移路径之一已经失效时，可选择其余的多个数据选通转移路径中的另一数据选通转移路径来替代失效的数据选通转移路径。数据选通转移路径的失效可包括当利用数据选通转移路径转移数据时特定水平以上的数据比特错误量(或率)。
在存储器系统中的典型数据接口方案中，将一个数据选通转移路径用于多个数据转移路径。例如，数据选通转移路径可与四个或八个数据转移路径一起使用。在这些情况下，如果专用的数据选通转移路径失效，则不可进行数据转移和/或通过常规错误校正对转移的数据进行校正的可能性可显著降低。
相反，在根据示例实施例的存储器系统的接口方法中，通过冗余数据选通方案，即通过将多个数据选通转移路径分配至多个数据转移路径以使得所述多个数据选通转移路径可由所述多个数据转移路径共享，可提高数据通信的可靠性。
图2是示出根据示例实施例的存储器系统的框图。
参照图2，存储器系统1000可包括存储器装置100和存储器控制器500。
例如，存储器装置100可为单个存储器芯片、集成在系统(例如，系统芯片或者SoC)中的嵌入式存储器装置、包括多个存储器芯片的存储器模块。例如，存储器控制器500可通过数据总线和控制总线连接至存储器装置100，数据总线用于交换数据信号DQ0至DQk和数据选通信号DQS1至DQSn，控制总线用于提供诸如时钟信号CLK、命令信号CMD和地址信号ADD的信号以控制存储器装置100的数据访问操作，诸如数据读操作、数据写操作。存储器控制器500可连接至主机计算机、诸如中央处理单元(CPU)的处理器，或者可将存储器控制器500实现为处理器的一部分。
存储器装置100包括数据输入输出接口电路110，并且数据输入输出接口电路110可包括一个或多个数据输入输出单元电路DIOU。各个数据输入输出单元电路DIOU可具有相同构造。为了便于示出，图2中省略了包括存储器单元的存储器核、用于接收信号CLK、CMD和ADD的控制接口部分。然而，应该理解，可响应于提供至存储器装置100的控制接口部分的命令CMD和地址信号ADD，将在存储器装置100与存储器控制器500之间发送的数据存储在存储器核的存储器单元中并从存储器核的存储器单元中取出所述数据。
存储器控制器500可包括数据输入输出接口电路510、控制器520和数据处理单元DPU 530(例如，数据处理器)。数据输入输出接口电路510可包括一个或多个数据输入输出单元电路DIOU，其对应于存储器装置100中的一个或多个数据输入输出单元电路DIOU。控制器520可产生包括时钟信号CLK、命令信号CMD和地址信号ADD的控制信号，并且将控制信号提供至存储器装置100。数据处理单元530可将数据从数据输入输出接口电路510提供至诸如主机(例如，主机计算机)或者计算机系统中的一些处理器的(存储器控制器500以外的)外部装置，并将数据从外部装置提供至数据输入输出接口电路510用于传输并在存储器装置100中存储。
数据处理单元530可包括错误检查和校正(ECC)引擎。该实施例中的ECC引擎是存储器控制器500的电路(例如，形成用于形成存储器控制器500的集成电路的一部分)，并且可包括ECC编码器和ECC解码器，以检查和校正错误比特。ECC引擎可对将被存储在存储器装置100中的数据和从存储器装置100中取出的数据执行ECC操作。例如，当可被同时读或写的一页数据的大小为8KB至64KB时，大小为1KB至4KB的数据单元中的所述一页数据的一部分(可称作ECC节段)各自可被ECC引擎处理，以产生对应的ECC码字(用于与所述数据单元和/或所述一页数据一起存储在存储器装置100中，并用于在从存储器装置100取出所述数据单元和/或所述一页数据时执行错误检测和校正)。
ECC编码器可执行将被提供至存储器装置100的数据的错误校正编码，以产生包括多个校验位的ECC码字。码字可转移至并存储在存储器装置100中。ECC编码器可对各个数据单元中的每一个执行编码。ECC解码器可对从存储器装置100读出的数据执行错误检测和校正。如果检测到可校正错误，则ECC解码器可利用ECC码字校正数据的错误比特。如果数据的错误比特量超过阈值数量(可校正比特数)，则ECC解码器不能校正错误比特并且确定错误校正失败。可校正比特数可为ECC引擎可校正的比特的最大数，并且是编码方案的函数(例如，一些码字可允许在读数据中辨识并校正至多两个错误比特，而更长的码字可允许在读数据中辨识并校正至多三个错误比特)。
ECC编码器和ECC解码器可利用诸如低密度奇偶校验(LPC)码、Bose、Chaudhuri、Hocquenghem(BCH)码、turbo码、Reed-Solomon码(RSC)、卷积码、递归系统码、网格编码调制(TCM)、分组编码调制(BCM)等的编码方案检查和校正比特错误。除存储器控制器500之外，包括本文所述的ECC编码器和ECC解码器的ECC引擎还可冗余地布置在存储器装置100中。
存储器装置100的每个数据输入输出单元电路DIOU可通过多个转移路径连接至存储器控制器500的对应的数据输入输出单元电路DIOU。存储器装置100和存储器控制器500的每个数据输入输出单元电路DIOU可包括用于执行双向数据通信的发送接口电路TX和接收接口电路RX。
根据示例实施例，用于转移多个数据选通信号DQS1至DQSn的多个数据选通转移路径(多条导线)被分配至用于转移多个数据信号DQ0至DQk的多个数据转移路径(例如，包括多条导线的数据总线)并由它们共享。通过这种冗余数据选通方案，可在存储器系统1000中提高数据通信的可靠性。
为了易于描述，相对于包括在发送装置的一个数据输入输出单元电路DIOU中的发送接口电路TX与接收装置的另一数据输入输出单元电路DIOU的接收接口电路RX之间的数据通信来描述以下细节。如图2所示，应该理解，发送装置和接收装置中的这些数据输入输出单元电路DIOU二者均可包括发送接口电路TX和接收接口电路RX二者(但是仅示出了它们之一)。当在相同的数据转移路径(例如，相同的数据总线)上执行双向数据转移时，通常按次序执行一个方向上的数据转移和另一方向上的数据转移(也就是说，在相同的数据转移路径上不是同时的)。因此，在该示例性实施例中，在发送装置(例如，存储器装置100和存储器控制器500之一)的数据输入输出单元电路中，仅可操作发送接口电路TX(在该发送操作中未使用发送装置的这种数据输入输出电路的接收接口电路RX(图3中未示出))。相似地，在该示例性实施例中，在接收装置(例如，存储器装置100和存储器控制器500中的另一个)的数据输入输出单元电路中，仅可操作接收接口电路RX(在该接收操作中未使用接收装置的这种数据输入输出电路的发送接口电路TX(图3中未示出))。因此，发送接口电路TX和接收接口电路RX二者的示例性细节可应用于交换数据的两个装置(例如，可应用于图2的每个DIOU的每个TX和RX)。例如，相对于图2的布置，发送接口电路TX的细节及其操作通常可应用于存储器装置100的发送接口电路TX(当将数据发送至存储器控制器500时)并应用于存储器控制器500的发送接口电路TX(当将数据发送至存储器装置100时)。相似地，本文所述的接收接口电路RX的细节及其操作可应用于存储器装置100的接收接口电路RX(当从存储器控制器500接收数据时)并应用于存储器控制器500的接收接口电路RX(当从存储器装置100接收数据时)。因此，可利用相同的数据转移路径DTP0至DTPk(或者包括导电布线的数据总线)和相同的数据选通转移路径(STP1至STPn(额外导电布线))在存储器装置100与存储器控制器500之间实施双向数据通信，数据转移路径DTP0至DTPk连接所述装置(例如，存储器装置100和存储器控制器500)以在它们之间发送数据信号DQ0至DQk，数据选通转移路径STP1至STPn连接在所述装置之间，并且在它们之间发送数据选通信号DQS1至DQSn中的一个或多个。另外，虽然一些下面的细节仅涉及分配至八个数据转移路径DTP0至DTP7并由它们共享的两个数据选通转移路径STP1和STP2，但是应该理解，数据选通转移路径的数量和数据转移路径的数量可根据设计而变化。
图3是示出根据示例实施例的接口电路的框图。
参照图3，存储器系统的接口电路600可包括发送接口电路TX700、接收接口电路RX800、多个数据转移路径DTP0至DTPk和多个数据选通转移路径STP1至STPn。例如，数据转移路径DTP0至DTPk和多个数据选通转移路径STP1至STPn中的每一个可包括单个导体(用于“单端”信号通信)或者可包括一对导体(用于差分信号通信)。在一些示例实施例中，发送接口电路700可包括在存储器控制器(例如，500)中，并且接收接口电路800可包括在存储器装置(例如，100)中。在一些示例实施例中，发送接口电路700可包括在存储器装置(例如，100)中，并且接收接口电路800可包括在存储器控制器(例如，500)中。在一些示例实施例中，如上所述，存储器装置(例如，100)和存储器控制器(例如，500)的每个数据输入输出单元电路DIOU可包括(具有本文所述的结构和连接的)发送接口电路TX和接收接口电路RX二者，以执行双向数据通信。
发送接口电路700可包括选通传输电路720和数据传输电路740。选通传输电路720可驱动数据选通转移路径STP1至STPn上的数据选通信号DQS1至DQSn，以将数据选通信号DQS1至DQSn提供至接收接口电路800。数据传输电路740可驱动数据转移路径DTP0至DTPk上的多个数据信号DQ0至DQk，以将数据信号DQ0至DQk提供至接收接口电路800。这种驱动可包括将数据选通转移路径STP1至STPn和数据转移路径DTP0至DTPk选择性地连接至发送装置的电源(例如，针对每个转移路径，选择性地连接Vdd电源或Vss电源以表现数据比特或产生数据选通脉冲)。
在一些示例实施例中，如参照图6A和图6B的描述，选通传输电路720可包括公共数据选通驱动器，其构造为利用公共传输数据选通信号驱动多个数据选通转移路径STP1至STPn。在一些示例实施例中，如参照图11A、图11B和图11C的描述，选通传输电路720可包括多个数据选通驱动器，其构造为分别驱动多个数据选通转移路径STP1至STPn。
接收电路800可包括选通选择电路820和采样电路840。选通选择电路820可确定多个数据选通转移路径STP1至STPn中的至少一个选择的数据选通转移路径，以提供通过所述至少一个数据选通转移路径转移的至少一个选择的数据选通信号DQS_S。采样电路840可利用所述至少一个选择的数据选通信号DQS_S分别对通过多个数据选通转移路径DTP0至DTPk转移的多个数据信号DQ0至DQk进行采样。
图4是示出根据示例实施例的接口电路的电路图。
参照图4，存储器系统的接口电路601可包括发送接口电路TX701、接收接口电路RX801、多个数据转移路径DTP0至DTP7和多个数据选通转移路径STP1和STP2。虽然图4示出了两个数据选通转移路径STP1和STP2被分配至八个数据转移路径DTP0至DTP7并由它们共享的情况，但是可不同地确定转移路径的数量。另外，虽然图4示出了数据选通转移路径STP1和STP2在物理上位于第一组数据转移路径DTP0至DTP3与第二组数据转移路径DTP4至DTP7之间的情况，但是数据转移路径和数据选通转移路径的相对位置可不同地实施。根据本文所述的所有实施例，诸如当发送装置和接收装置是实现为半导体芯片(或者半导体芯片的堆叠件)的存储器装置100和实现为分离的半导体芯片的存储器控制器500时，数据选通转移路径(例如，STP1和STP2)和数据转移路径(例如，DTP0至DTP7)可形成为印刷电路板上的布线(导线)和/或作为封装布线(例如，各种衬底的再分布层布线和/或形成在半导体封装件中的TSV(穿通衬底过孔)布线)的一部分。诸如当发送装置和接收装置形成在同一集成电路中(例如，作为同一系统芯片或者SoC的一部分)时，数据选通转移路径(例如，STP1和STP2)和数据转移路径(例如，DTP0至DTP7)也可形成为同一半导体芯片的一层或多层中的布线。
发送接口电路701可包括选通传输电路STC 721和数据传输电路DTC 741a和741b。选通传输电路721可驱动数据选通转移路径STP1和STP2中的对应的一个上的一个或多个数据选通信号DQS1和DQS2，以将一个或多个数据选通信号(例如，DQS1和DQS2之一或二者)提供至接收接口电路801。数据传输电路741a和741b可驱动对应的数据转移路径DTP0至DTP7上的数据信号DQ0至DQ7中的每一个，以将数据信号DQ0至DQ7提供至接收接口电路801。
接收电路801可包括数据接收缓冲器DB、选通接收缓冲器SB、选通选择电路821和采样电路841。各个数据接收缓冲器DB可分别缓冲并提供数据信号DQ0至DQ7。各个选通接收缓冲器SB可分别缓冲并提供数据选通信号DQS1和DQS2。缓冲器DB和SB的缓冲处理可包括一个逆变器或者串联的几个逆变器，以提供与接收到的数据信号DQ0至DQ7和数据选通信号DQS1和DQS2相比信号强度更强的数据信号DQ0至DQ7和数据选通信号DQS1和DQS2(其可提供更高的功率)。应该理解，数据信号DQ0至DQ7和/或数据选通信号DQS1和DQS2的形式可在缓冲器DB和SB的输出端逆变，针对本申请的目的，应该将它们看作是相同的信号，如同它们未逆变一样。根据示例实施例，可省略数据接收缓冲器DB和/或选通接收缓冲器SB，或者可将它们设置在其它位置，诸如在转移路径DTP和STP中的接收装置以外或者在接收装置的电路821和841中。
选通选择电路821可选择数据选通转移路径STP1和STP2中的一个数据选通转移路径，以提供通过选择的数据选通转移路径转移的对应的选择的数据选通信号DQS1或DQS2。在该示例中，数据选通转移路径STP的选择的子集等于一，但是数据选通转移路径STP的选择的子集可为多个(这样，在这些选择的数据选通转移路径STP上发送的选择的数据选通信号DQS可为多个)。另外，在一些实施例中，选通选择电路可构造为选择全部的数据选通转移路径STP，以使得全部的对应的发送的数据选通信号DQS可用于获得(例如，提供锁存的定时)数据信号DQ0至DQ7。
选通选择电路821可包括内部选通供应线ISLN和多个开关电路SW1和SW2。内部选通供应线ISLN共同连接至多个锁存电路FF0至FF7，以将选择的数据选通信号提供至锁存电路FF0至FF7。开关电路SW1和SW2可将数据选通转移路径STP1和STP2中的每一个选择性地连接至内部选通供应线ISLN。在该示例中，根据选择的数据选通转移路径(STP1或STP2)将数据选通转移路径STP1和STP2之一连接至内部选通供应线ISLN。
开关电路SW1和SW2可分别基于开关控制信号SEL1和SEL2导通或截止。开关控制信号SEL1和SEL2之一可被激活以选择数据选通转移路径STP1和STP2之一作为选择的数据选通转移路径，并提供数据选通信号DQS1和DQS2之一作为选择的数据选通信号。例如，可从图2中的控制器520(例如，诸如通过对寄存器编程和/或设置对选通选择电路821具有信号线输出的锁存器，在来自控制器520的信号线上或者在来自通过控制器520构造的中间电路的信号线上)提供开关控制信号SEL1和SEL2。开关控制信号SEL1和SEL2可为彼此的逻辑逆反，因此在操作中，在任一时刻，仅将开关SW1和SW2中的一个导通而将另一个截止(因此，在任一时刻，仅将数据选通转移路径之一选择性地连接至内部选通供应线ISLN)。下面将参照图5、图6A和图6B来描述确定数据选通信号的选择的示例实施例。
如图4所示，采样电路841可包括锁存电路(或者锁存器)FF0至FF7，其构造为分别利用选择的数据选通信号对通过数据选通转移路径DTP0至DTP7转移的数据信号DQ0至DQ7进行采样和锁存。在一些示例实施例中，锁存电路FF0至FF7可包括触发器，其各自响应于选择的数据选通信号对数据信号DQ0至DQ7中的对应的一个进行采样和锁存。触发器FF0至FF7可在通过选择的数据选通信号确定的定时锁存数据信号DQ0至DQ7，诸如与选择的数据选通信号的上升沿和/或下降沿同步地锁存数据信号DQ0至DQ7，以提供采样的数据SD0至SD7。
图5是示出相对于图4的接口电路确定选择的数据选通转移路径的示例实施例的流程图。
参照图4和图5，分析多个数据选通转移路径STP1和STP2中的第一数据选通转移路径STP1以确定其是否失效(S11)。虽然如本文所述的确定数据选通转移路径的失效可指示数据选通转移路径是有缺陷的，但是应该理解，该数据选通转移路径仍然可以是可操作的，以与(数据转移路径上的)转移数据一起使用，但是可因为性能次优将其认为是失效的或者有缺陷的。这种性能次优可包括产生大于预定阈值的转移的数据的比特错误率(或与其关联)，当使用其它数据选通转移路径和/或要求使用更低的数据转移率(即，更低的数据选通频率)以获得无错误数据(或者可利用接收装置的ECC引擎通过ECC校正的比特错误在可接受水平的数据)时，转移的数据的比特错误率大于其它比特错误率。
当第一数据选通转移路径STP1未失效(S11：否)时，确定第一数据选通转移路径STP1为选择的数据选通转移路径STP_S(S12)。在这种情况下，通过第一数据选通转移路径STP1转移的第一数据选通信号DQS1对应于选择的数据选通信号。基于第一数据选通信号DQS1执行训练处理，以相对于第一数据选通信号DQS1设置数据信号DQ0至DQ7的相位，该步骤可包括调整第一数据选通信号DQS1的相位和数据信号DQ0至DQ7的相位中的至少一个(S13)。下面将参照图7和图8进一步描述训练处理。
当第一数据选通转移路径STP1已失效(S11：是)时，分析多个数据选通转移路径STP1和STP2中的第二数据选通转移路径STP2以确定其是否失效(S14)。
当第二数据选通转移路径未失效(S14：否)时，确定第二数据选通转移路径STP2为选择的数据选通转移路径STP_S(S15)。在这种情况下，通过第二数据选通转移路径STP2转移的第二数据选通信号DQS2对应于选择的数据选通信号。基于第二数据选通信号DQS2执行训练处理，以相对于第二数据选通信号DQS2设置数据信号DQ0至DQ7的相位，该步骤可包括调整第二数据选通信号DQS2的相位和数据信号DQ0至DQ7的相位中的至少一个(S13)。
当第二数据选通转移路径STP2已失效(S14：是)时，确定数据选通转移路径STP1和STP2均不可用，并且可禁用对应的数据输入至输出单元电路DIOU(S16)。
这样，可相对于多个数据选通转移路径STP1和STP2按次序确定数据选通转移路径STP1和STP2中的每一个是否失效，直至在多个数据选通转移路径STP1和STP2中确定可操作的数据选通转移路径(例如，未失效的数据选通转移路径)为止。可将多个数据选通转移路径STP1和STP2中的第一个确定的可操作的数据选通转移路径确定为选择的数据选通转移路径STP_S。
可利用各种方法分析数据选通转移路径的失效。在一些示例实施例中，例如，可通过测量分析的数据选通信号的眼尺寸(eye dimension)来检测分析的数据选通转移路径的操作状态或操作特征。可基于测量的眼尺寸确定分析的数据选通转移路径是否已失效。数据选通转移路径的眼尺寸可为数据选通信号的脉冲达到期望电压电平的时间段(例如，对于数据选通信号的正脉冲，是数据选通信号的正脉冲的上升沿完成与紧接着的下降沿开始之间的时间，并且对于数据选通信号的负脉冲，是数据选通信号的负脉冲的下降沿完成与紧接着的上升沿开始之间的时间)。在一些示例实施例中，可相对于基于选择的数据选通信号采样的数据来执行ECC解码。如果确定ECC解码不能校正错误，则可确定被分析的数据选通转移路径已失效。虽然图5示出了在步骤S11和S12中分析数据选通转移路径(并且进行失效的可能确定)之后发生的训练步骤S13，但是数据选通转移路径的失效可执行作为步骤S13中的训练的一部分(例如，除步骤S11以外或者作为步骤S11的进一步失效分析)。例如，在初始选择数据选通转移路径之后，步骤S13中的训练可揭示通过数据选通转移路径转移的不可接受的数据选通信号波形(通过训练揭示)，因此导致确定数据选通转移路径已失效。例如，在训练期间可确定通过数据选通转移路径转移的数据选通信号的眼尺寸小于期望的阈值，因此导致数据选通转移路径被认为是有缺陷的。作为另一示例，可在步骤S13中的训练之后执行本文讨论的用于确定失效数据选通转移路径的ECC解码。此外，可在半导体装置的起动中和在半导体装置的稍后操作中进行数据选通转移路径失效的分析。当在所述稍后的时间检测到失效时，图5的处理可转变为分析下一数据选通转移路径是否已失效的步骤(例如，在稍后确定数据选通转移路径STP1已失效的情况下转变为步骤S14)。
图6A和图6B是用于描述图5的示例实施例的示图。为了便于示出，在图6A和图6B中省略了图5中的一些组件。
参照图6A和图6B，选通传输电路721可包括公共数据选通驱动器SDR。公共数据选通驱动器SDR连接并且构造为利用公共传输数据选通信号TDQS驱动多个数据选通转移路径STP1和STP2。如上所述，选通选择电路821可包括内部选通供应线ISLN和多个开关电路SW1和SW2。
图6A示出了选择第一数据选通转移路径STP1作为数据选通转移路径STP_S时的情况，图6B示出了选择第二数据选通转移路径STP2作为数据选通转移路径STP_S时的情况。
如图6A所示，当确定第一数据选通转移路径STP1为选择的数据选通转移路径STP_S时，将第一开关电路SW1导通并将第二开关电路SW2截止。在这种情况下，作为这种选择的结果，第一数据选通信号DQS1通过第一数据选通转移路径STP1转移并且对应于选择的数据选通信号DQS_S。结果，可通过内部选通供应线ISLN将第一数据选通信号DQS1提供至锁存电路FF0至FF7。
如图6B所示，当选择第二数据选通转移路径STP2作为数据选通转移路径STP_S时，将第一开关电路SW1截止并将第二开关电路SW2导通。在这种情况下，作为这种选择的结果，第二数据选通信号DQS2通过第二数据选通转移路径STP2转移并且对应于选择的数据选通信号DQS_S。结果，可通过内部选通供应线ISLN将第二数据选通信号DQS2提供至锁存电路FF0至FF7。
这样，可通过将多个开关电路SW1和SW2中的一个开关电路导通并将其余的多个开关电路SW1和SW2截止来选择一个数据选通转移路径。
图7和图8是示出根据示例实施例的具有相位调整电路的接口电路的电路图。
参照图7，存储器系统的接口电路602可包括发送接口电路TX702、接收接口电路RX802、多个数据转移路径DTP0至DTP7、多个数据选通转移路径STP1和STP2和相位调整单元电路PAU。发送接口电路702可包括选通传输电路STC 722以及数据传输电路DTC 742a和742b。接收接口电路802可包括数据接收缓冲器DB、选通接收缓冲器SB、选通选择电路822和采样电路842。除了增加了相位调整单元电路PAU之外，图7的接口电路602可与图4的接口电路601相同，因此省略重复描述。
如图7所示，一个相位调整单元电路PAU可布置在开关电路SW1和SW2与内部选通供应线ISLN之间。通常，可在存储器系统中执行训练处理，以调整数据选通信号与数据信号之间的相对相位或歪斜，以响应于数据选通信号调整数据信号的锁存定时，因此优化数据信号的锁存。训练处理的结果可提供数据选通信号的延迟量。相位调整单元电路PAU可包括可变延迟电路，其构造为将选择的数据选通信号按照延迟量延迟，并且将延迟的数据选通信号提供至锁存电路FF0至FF7。可选择延迟量以提供这样的数据选通信号，其使得锁存电路FF0至FF7在表现转移的数据比特值的这种信号中的每一个的窗口附近或中心处锁存各个数据信号DQ0至DQ7。
在一些示例实施例中，相位调整单元电路PAU可包括诸如寄存器的存储构件，以存储延迟量。在一些示例实施例中，相位调整单元电路PAU可例如从图2中的控制器520接收指示延迟量的控制信号。相位调整单元电路PAU可在其数据选通信号的输入与其延迟的数据选通信号的输出之间实施可变延迟信号路径，可变延迟信号路径响应于通过寄存器和/或控制器520提供的延迟量来提供对应的延迟。例如，多个数量的延迟电路(例如，一系列逆变器)可串联在一起，所述数量对应于所述延迟量。
参照图8，存储器系统的接口电路603可包括发送接口电路TX703、接收接口电路RX803、多个数据转移路径DTP0至DTP7、多个数据选通转移路径STP1和STP2和多个相位调整单元电路PAU0至PAU7。发送接口电路703可包括选通传输电路STC 723以及数据传输电路DTC743a和743b。接收接口电路803可包括数据接收缓冲器DB、选通接收缓冲器SB、选通选择电路823和采样电路843。除了增加了相位调整单元电路PAU0至PAU7之外，图8的接口电路603可与图4的接口电路601和图7的接口电路602相同，因此省略重复描述。
如图8所示，相位调整单元电路PAU0至PAU7可分别布置在内部选通供应线ISLN与锁存电路FF0至FF7之间。如参照图7描述的相位调整单元电路PAU那样，相位调整单元电路PAU0至PAU7可具有相同的结构并独立操作。然而，这些相位调整单元电路PAU0至PAU7中的每一个可接收(例如，从对应的寄存器和/或控制器520的信号中)分别确定的延迟量，从而在设置各个数据信号DQ0至DQ7和选择的数据选通信号的相位中可分别并且针对不同的延迟量执行相位调整。因此，可在通过训练确定的最佳时间(例如，在表现正被发送的数据比特的数据信号的窗口的中心)处通过每个锁存电路FF0至FF7执行锁存操作，因此锁存电路FF0至FF7的锁存操作可在不同时间开始。应该理解，本文所述的相位调整和相位调整单元电路可根据训练确定的结果基本上不导致延迟(例如，在插入了相位调整单元电路的相关信号路径中不插入额外延迟)。
图9是示出根据示例实施例的接口电路的电路图。
参照图9，存储器系统的接口电路604可包括发送接口电路TX704、接收接口电路RX804、多个数据转移路径DTP0至DTP7和多个数据选通转移路径STP1和STP2。虽然图9示出了将两个数据选通转移路径STP1和STP2分配至八个数据转移路径DQ0至DQ7并由它们共享的情况，但是转移路径的数量可根据设计而变化。另外，虽然图9示出了数据选通转移路径STP1和STP2在物理上位于第一组数据转移路径DTP0至DTP3与第二组数据转移路径DTP4至DTP7之间的情况，但是数据转移路径和数据选通转移路径的相对位置可以是其它情况。
发送接口电路704可包括选通传输电路STC 724以及数据传输电路DTC 744a和744b。接收接口电路804可包括数据接收缓冲器DB、选通接收缓冲器SB、选通选择电路824和采样电路844。除了选通选择电路824的设置之外，图9的接口电路604可与图4的接口电路601相同，因此省略重复描述。虽然未示出，但是还可如本文所述的那样提供图7和/或图8的相位调整单元电路PAU，因此也省略了对其的重复描述。
选通选择电路824可确定数据选通转移路径STP1和STP2中的至少一个选择的数据选通转移路径，以提供通过所述至少一个数据选通转移路径转移的至少一个数据选通信号DQS1和DQS2。
选通选择电路824可包括第一内部选通供应线ISLN1、第二内部选通供应线ISLN2、第一开关电路SW1、第二开关电路SW2和第三开关电路SW3。
第一内部选通供应线ISLN1共同连接至多个锁存电路FF0至FF7中的第一组锁存电路FF0至FF3，以将所述至少一个选择的数据选通信号提供至第一组锁存电路FF0至FF3。第二内部选通供应线ISLN2共同连接至多个锁存电路FF0至FF7中的第二组锁存电路FF4至FF7，以将所述至少一个选择的数据选通信号提供至第二组锁存电路FF4至FF7。
第一开关电路SW1可将多个数据选通转移路径STP1和STP2中的第一数据选通转移路径STP1选择性地连接至第一内部选通供应线ISLN1。第二开关电路SW2可将多个数据选通转移路径STP1和STP2中的第二数据选通转移路径STP2选择性地连接至第二内部选通供应线ISLN2。第三开关电路SW3可将第一内部选通供应线ISLN1与第二内部选通供应线ISLN2选择性地连接。
第一开关电路SW1、第二开关电路SW2和第三开关电路SW3可分别基于第一开关控制信号SEL1、第二开关控制信号SEL2和第三开关控制信号SEL3导通或截止。开关控制信号SEL1和SEL2之一可被激活以选择数据选通转移路径STP1和STP2之一作为选择的数据选通转移路径，并且还通过将第三开关电路SW3导通来数据选通信号DQS1和DQS2之一作为选择的数据选通信号提供至所有锁存电路FF0至FF7。可替换地，开关控制信号SEL1和SEL2二者可被激活以选择数据选通转移路径STP1和STP2二者作为所述至少一个选择的数据选通转移路径，并提供数据选通信号DQS1和DQS2二者作为所述至少一个选择的数据选通信号(即，经第一内部选通供应线ISNL1将DQS1提供至锁存电路FF0至FF3并经第二内部选通供应线ISNL2将DQS2提供至锁存电路FF4至FF7)。例如，可从图2中的控制器520提供开关控制信号SEL1、SEL2和SEL3。下面将参照图10、图11A、图11B和图11C描述确定选择的数据选通信号的示例实施例。
图10是示出相对于图9的接口电路确定至少一个选择的数据选通转移路径的示例实施例的流程图。
参照图9和图10，确定多个数据选通转移路径STP1和STP2中的第一数据选通转移路径STP1是否已失效(S21)。另外，无论第一数据选通转移路径STP1是否失效，都确定多个数据选通转移路径STP1和STP2中的第二数据选通转移路径STP2是否已失效(S22、S26)。
当第一数据选通转移路径STP1和第二数据选通转移路径STP2二者均未失效(S22：否)时，选择第一数据选通转移路径STP1和第二数据选通转移路径STP2二者作为所述至少一个选择的数据选通转移路径STP_S(S23)。在这种情况下，第一数据选通信号DQS1通过第一数据选通转移路径STP1转移，第二数据选通信号DQS2通过第二数据选通转移路径STP2转移，并且第一数据选通信号DQS1和第二数据选通信号DQS2对应于所述至少一个选择的数据选通信号。利用第一数据选通信号DQS1和第二数据选通信号DQS2执行训练处理，以调整第一数据选通信号DQS1和第二数据选通信号DQS2的相位(例如，按照参照图7描述的方式调整，但是利用两个相位调整单元电路来单独地调整数据选通信号DQS1和DQS2中的每一个的相位)和数据信号DQ0至DQ7的相位(例如，按照参照图8描述的方式调整)中的至少一个(S24)。
当第一数据选通转移路径STP1未失效而第二数据选通转移路径STP2已失效(S22：是)时，选择第一数据选通转移路径STP1作为所述至少一个数据选通转移路径STP_S(S25)。在这种情况下，第一数据选通信号DQS1对应于所述至少一个选择的数据选通信号。基于第一数据选通信号DQS1执行训练处理，以调整第一数据选通信号DQS 1的相位和数据信号DQ0至DQ7的相位中的至少一个(S24)。
当第一数据选通转移路径STP1已失效而第二数据选通转移路径STP2未失效(S26：否)时，选择第二数据选通转移路径STP2作为所述至少一个选择的数据选通转移路径STP_S(S27)。在这种情况下，第二数据选通信号DQS2对应于所述至少一个选择的数据选通信号。基于第二数据选通信号DQS2执行训练处理，以调整第二数据选通信号DQS2的相位和数据信号DQ0至DQ7的相位中的至少一个(S24)。
当第一数据选通转移路径STP1和第二数据选通转移路径STP2二者均失效(S26：是)时，确定数据选通转移路径STP1和STP2不可用，并且可禁用对应的数据输入至输出单元电路DIOU(S28)。
这样，可相对于所有多个数据选通转移路径STP1和STP2确定数据选通转移路径STP1和STP2中的每一个是否失效。可基于确定结果来确定多个数据选通转移路径STP1和STP2中的一个或多个数据选通转移路径作为所述至少一个选择的数据选通转移路径STP_S。
图11A、图11B和图11C是用于描述图9和图10的示例实施例的示图。为了便于示出，在图11A、图11B和图11C中省略了图9中的一些组件。
参照图11A、图11B和图11C，选通传输电路724可包括多个数据选通驱动器，例如，第一数据选通驱动器SDR1和第二数据选通驱动器SDR2，它们构造为分别利用传输数据选通信号TDQS1和TDQS2驱动多个数据选通转移路径STP1和STP2。如上所述，选通选择电路824可包括第一内部选通供应线ISLN1和第二内部选通供应线ISLN2以及第一开关电路SW1、第二开关电路SW2和第三开关电路SW3。
图11A示出了将第一数据选通转移路径STP1确定为所述至少一个选择的数据选通转移路径STP_S时的情况，图11B示出了将第二数据选通转移路径STP2确定为所述至少一个选择的数据选通转移路径STP_S时的情况，并且图11C示出了将第一数据选通转移路径STP1和第二数据选通转移路径STP2二者确定为所述至少一个选择的数据选通转移路径STP_S时的情况。
如图11A所示，当选择第一数据选通转移路径STP1作为选择的数据选通转移路径STP_S时，将第一开关电路SW1和第三开关电路SW3导通，并且将第二开关电路SW2截止。可将第一使能信号EN1激活以启用第一数据选通驱动器SDR1，并且可将第二使能信号EN2去激活以禁用第二数据选通驱动器SDR2。在这种情况下，第一数据选通信号DQS1通过第一数据选通转移路径STP1转移，并且对应于选择的数据选通信号DQS_S。结果，可通过第一内部选通供应线ISLN1和第二内部选通供应线ISLN2将第一数据选通信号DQS1提供至锁存电路FF0至FF7。
如图11B所示，当选择第二数据选通转移路径STP2作为选择的数据选通转移路径STP_S时，将第二开关电路SW2和第三开关电路SW3导通，并且将第一开关电路SW1截止。可将第一使能信号EN1去激活以禁用第一数据选通驱动器SDR1，并且可将第二使能信号EN2激活以启用第二数据选通驱动器SDR2。在这种情况下，通过第二数据选通转移路径STP2转移的第二数据选通信号DQS2对应于选择的数据选通信号DQS_S。结果，可通过第一内部选通供应线ISLN1和第二内部选通供应线ISLN2将第二数据选通信号DQS2提供至锁存电路FF0至FF7。
如图11C所示，当选择第一数据选通转移路径STP1和第二数据选通转移路径STP2二者作为所述至少一个选择的数据选通转移路径STP_S1和STP_S2时，将第一开关电路SW1和第二开关电路SW2导通，并且将第三开关电路SW3截止。可将第一使能信号EN1和第二使能信号EN2二者激活，以启用第一数据选通驱动器SDR1和第二数据选通驱动器SDR2二者。在这种情况下，通过第一数据选通转移路径STP1转移的第一数据选通信号DQS1对应于第一选择的数据选通信号DQS_S1，通过第二数据选通转移路径STP2转移的第二数据选通信号DQS2对应于第二选择的数据选通信号DQS_S2。结果，可通过第一内部选通供应线ISLN1将第一数据选通信号DQS1提供至第一组锁存电路FF0至FF3，并且可通过第二内部选通供应线ISLN2将第二数据选通信号DQS2提供至第二组锁存电路FF4至FF7。
因此，当选择第一数据选通转移路径STP1和第二数据选通转移路径STP2二者作为所述至少一个选择的数据选通转移路径STP_S1和STP_S2时，可利用通过第一数据选通转移路径STP1转移的第一数据选通信号DQS1对通过多个数据转移路径DTP0至DTP7中的第一组数据转移路径DTP0至DTP3转移的第一组数据信号DQ0至DQ3进行采样，并且可利用通过第二数据选通转移路径STP2转移的第二数据选通信号DQS2对通过多个数据转移路径DTP0至DTP7中的第二组数据转移路径DTP4至DTP7转移的第二组数据信号DQ4至DQ7进行采样。
这样，当第一数据选通转移路径STP1和第二数据选通转移路径STP2中的仅一个数据选通转移路径未失效时，可选择未失效的一个数据选通转移路径作为所述至少一个选择的数据选通转移路径STP_S，如参照图11A和图11B的描述。相反，当第一数据选通转移路径STP1和第二数据选通转移路径STP2二者均未失效时，可确定第一数据选通转移路径STP1和第二数据选通转移路径STP2二者作为所述至少一个选择的数据选通转移路径STP_S，如参照图11C的描述。
例如可从图2中的控制器520提供第一使能信号EN1和第二使能信号EN2。通过选择性地激活第一使能信号EN1和第二使能信号EN2中的每一个，可启用对应于第一数据选通驱动器SDR1和第二数据选通驱动器SDR2中的选择的数据选通转移路径STP_S的一个或两个数据选通驱动器，并且可禁用第一数据选通驱动器SDR1和第二数据选通驱动器SDR2中剩下的。
图12是示出根据示例实施例的具有相位调整功能的接口电路的电路图。
参照图12，存储器系统的接口电路605可包括发送接口电路TX705、接收接口电路RX 805、多个数据转移路径DTP0至DTP7、多个数据选通转移路径STP1和STP2以及第一相位调整单元电路PAUa和第二相位调整单元电路PAUb。发送接口电路705可包括选通传输电路STC 725以及数据传输电路DTC 745a和745b。接收接口电路805可包括数据接收缓冲器DB、选通接收缓冲器SB、选通选择电路825、相位调整单元电路PAUa和PAUb和采样电路842。除了相位调整单元电路PAUa和PAUb之外，图12的接口电路605与图9的接口电路604基本上相同，因此省略重复描述。
如图12所示，第一相位调整单元电路PAUa可布置在第一开关电路SW1与第一内部选通供应线ISLN1之间，第二相位调整单元电路PAUb可布置在第二开关电路SW2与第二内部选通供应线ISLN2之间。通常，可在存储器系统中执行训练处理，以优化数据选通信号与数据信号之间的相对相位或歪斜。可通过数据选通信号的延迟量表现训练处理的结果。第一相位调整单元电路PAUa可包括可变延迟电路，其构造为将通过第一开关电路SW1提供的第一数据选通信号DQS1延迟第一延迟量以提供延迟的第一数据选通信号。第二相位调整单元电路PAUb可包括另一可变延迟电路，其构造为将通过第二开关电路SW2提供的第二数据选通信号DQS2延迟第二延迟量以提供延迟的第二数据选通信号。
在一些示例实施例中，相位调整单元电路PAUa和PAUb中的每一个可包括诸如寄存器的存储构件，以存储第一延迟量和第二延迟量中的每一个。在一些示例实施例中，相位调整单元电路PAUa和PAUb可例如从图2中的控制器520接收指示第一延迟量和第二延迟量的控制信号。
即使附图中未示出，但是应该理解，图12中的第一相位调整单元电路PAUa和第二相位调整单元电路PAUb可由图8中的多个相位调整单元电路PAU0至PAU7代替。
图13A、图13B和图13C是示出根据示例实施例的存储器系统的示图。
如图13A、图13B和图13C所示，存储器系统1000a、1000b和1000c中的每一个可分别包括存储器模块100a、100b和100c以及存储器控制器500a、500b和500c。存储器模块100a、100b和100c中的每一个可包括模块衬底和安装在模块衬底上的多个存储器芯片(MEM)400a至400h。图13A、图13B和图13C示出了八个存储器芯片400a至400h的非限制性示例，然而可不同地确定包括在各个存储器模块中的存储器芯片的数量。
参照图13A，存储器模块100a可经数据总线210和控制总线220连接至存储器控制器500a。存储器模块100a可插入大存储器系统或计算系统的插口连接器中。存储器模块100a的电连接器(或插脚)可连接至插口连接器的电接触件。连接至电接触件的电连接器和总线210和220允许对于存储器模块100a的存储器缓冲器或缓冲器芯片300a的直接访问和对于存储器模块100a的存储器芯片400a至400h的间接访问。数据总线210可包括用于转移数据信号DQ和数据选通信号DQS的信号线(导电布线)，并且控制总线220包括命令(CMD)线和/或地址(ADD)线中的至少一个。
数据总线210和控制总线220经对应的插口/插脚和总线信号线布置直接连接至缓冲器芯片300a。继而，缓冲器芯片300a经至少共同连接的第一总线230和分离连接的第二总线240a至240h从缓冲器芯片300a的指定端口到存储器芯片400a至400h的对应端口来连接至对应的存储器芯片400a至400h。缓冲器芯片300a可用于将经控制总线220从存储器控制器500a接收的接收到的命令和/或地址经第一总线230转移至对应的存储器芯片400a至400h。
缓冲器芯片300a可将写数据DQ(即，将被写入存储器芯片400a至400h中的一个或多个的数据)和经数据总线210从存储器控制器500a接收到的数据选通信号DQS经各个第二总线240a至240h转移至存储器芯片400a至400h。可替换地，缓冲器芯片300a可将经第二总线240a至240h从存储器芯片400a至400h中的一个或多个获得的读数据DQ(从存储器芯片400a至400h中的一个或多个取回的数据)经数据总线210转移至存储器控制器500a。
缓冲器芯片300a可额外包括信号再生电路和/或信号同步电路，但是图13A中未示出这些电路。例如，缓冲器芯片300a可包括电容式分离器电路、电压转换电路和信号复用/解复用块。
缓冲器芯片300a和存储器控制器500a可各自包括通过数据总线210连接的根据本文所述的任一个实施例的至少一个数据输入输出单元电路DIOU(未示出)。缓冲器芯片300a的每个数据输入输出单元电路DIOU和存储器控制器500a的每个数据输入输出单元可利用根据示例实施例的冗余数据选通方案连接，如上所述。
参照图13B，存储器模块100b包括多个存储器芯片400a至400h、命令(CMD)/地址(ADD)寄存器芯片300b和分别连接至存储器芯片400a至400h的数据缓冲器芯片250a至250h。CMD/ADD寄存器芯片300b经控制总线220从存储器控制器500b接收命令和地址信息，然后缓冲/再驱动命令和地址信息。将从CMD/ADD寄存器芯片300b输出的命令和地址信息经共同连接的第一总线230提供至存储器芯片400a至400h。
数据缓冲器芯片250a至250h分别连接在存储器芯片400a至400h之间。随着通过存储器控制器500b经数据总线210传递，数据缓冲器芯片250a至250h中的每一个构造为接收写数据信号DQ和数据选通信号DQS并将它们提供至存储器芯片400a至400h中的对应的一个。按照类似的方式，数据缓冲器芯片250a至250h中的每一个可用于接收、缓冲从存储器芯片400a至400h中的对应的一个取回的读数据信号DQ和数据选通信号DQS并将它们经数据总线210转移至存储器控制器500b。
数据缓冲器芯片250a至250h和存储器控制器500b可各自包括可通过数据总线210连接的根据本文所述的任一个实施例的至少一个数据输入输出单元电路DIOU(未示出)。数据缓冲器芯片250a至250h的每个数据输入输出单元电路DIOU和存储器控制器500b的每个数据输入输出单元电路DIOU可利用根据示例实施例的冗余数据选通方案连接，如上所述。
参照图13C，存储器模块100c包括多个存储器芯片400a至400h和CMD/ADD寄存器芯片300c。如上所述，CMD/ADD寄存器芯片300c经控制总线220从存储器控制器500c接收命令和地址信息，然后缓冲和再驱动命令和地址信息。可经第一总线230将通过CMD/ADD寄存器芯片300c提供的命令和地址信息传递至对应的存储器芯片400a至400h。
存储器芯片400a至400h中的每一个经多个数据总线210a至210h中的对应的一个连接至存储器控制器500c，从而每个存储器芯片通过布线直接连接至存储器控制器500c，以接收和转移数据信号DQ和数据选通信号DQS。存储器芯片400a至400h中的每一个可经分别连接至存储器芯片400a至400h的数据总线210a至210h中的对应的一个从存储器控制器500c接收写数据信号DQ和数据选通信号DQS，并且从存储器芯片400a至400h中的每一个取回的读数据信号DQ和数据选通信号DQS也可经数据总线210a至210h之一转移至存储器控制器500c。
存储器芯片400a至400h和存储器控制器500c可各自包括可通过数据总线210连接的根据本文所述的任一个实施例的至少一个数据输入输出单元电路(未示出)。存储器芯片400a至400h每各个数据输入输出单元电路DIOU和存储器控制器500c的每个数据输入输出单元电路DIOU可利用根据示例实施例的冗余数据选通方案连接，如上所述。
图14是示出根据示例实施例的半导体存储器装置的结构图。
参照图14，半导体存储器装置900可包括第一半导体集成电路层LA1至第k半导体集成电路层LAk(例如，集成电路层LA1、集成电路层LA2(未示出)、……、集成电路层LA(k-1)、集成电路层LAk，假设最下面的第一半导体集成电路层LA1为接口或者控制芯片，并且假设其它半导体集成电路层LA2至LAk为包括核存储器芯片的从芯片。第一半导体集成电路层LA1至第k半导体集成电路层LAk可通过穿通衬底过孔TSV(例如，硅通孔)在层之间发送和接收信号。作为接口或者控制芯片的最下面的第一半导体集成电路层LA1可通过形成在其外表面上的导电结构与外部存储器控制器通信。
第一半导体集成电路层910至第k半导体集成电路层920中的每一个可包括存储器区921和用于驱动存储器区921的外围电路922。例如，外围电路922可包括用于驱动存储器的字线的行驱动器、用于驱动存储器的位线的列驱动器、用于控制数据的输入/输出的数据输入/输出电路、用于从外部接收命令和缓冲所述命令的命令缓冲器以及用于从外部接收地址和缓冲所述地址的地址缓冲器。第一半导体集成电路层910至第k半导体集成电路层920的数据输入/输出电路可各自包括根据本文所述的任一个实施例的至少一个数据输入输出单元电路DIOU(未示出)，可替换地，仅用作接口或控制芯片的一个半导体集成电路层(例如，最下面的第一半导体集成电路层LA1)可包括根据本文所述的任一个实施例的至少一个数据输入输出单元电路DIOU(例如，用作参照图13A描述的存储器缓冲器300a)。
第一半导体集成电路层910还可包括控制电路。控制电路可基于存储器控制器的命令和地址信号控制对存储器区921的访问，并且可产生用于访问存储器区921的控制信号。
图15是示出根据示例实施例的移动系统的框图。
参照图15，移动系统1200包括应用处理器(AP)1210、连接单元1220、易失性存储器装置(VM)1230、非易失性存储器装置(NVM)1240、用户接口1250和电源1260。
应用处理器1210可执行诸如网络浏览器、游戏应用、视频播放器等的应用。连接单元1220可执行与外部装置的有线或无线通信。易失性存储器装置1230可存储通过应用处理器1210处理的数据，或者可作为工作存储器操作。例如，易失性存储器装置1230可为动态随机存取存储器，诸如DDR SDRAM、LPDDR SDRAM、GDDR SDRAM、RDRAM等。非易失性存储器装置1240可存储用于启动移动系统1200的启动映像和其它数据。用户接口1250可包括诸如键区、触摸屏等的至少一个输入装置和诸如扬声器、显示装置等的至少一个输出装置。电源1260可将电源电压供应至移动系统1200。在一些实施例中，移动系统1200还可包括相机图像处理器(CIP)和/或存储装置，诸如存储卡、固态驱盘(SSD)、硬盘驱动器(HDD)、CD-ROM等。
应用处理器1210和易失性存储器装置1230可通过如上所述的冗余数据选通方案交换数据。另外，应用处理器1210和非易失性存储器装置1240可通过如上所述的冗余数据选通方案交换数据。应用处理器1210、易失性存储器装置1230和非易失性存储器装置1240中的每一个可包括根据本文所述的任一个实施例的至少一个数据输入输出单元电路DIOU。
如上所述，通过将多个数据选通转移路径分配至多个数据转移路径以使得所述多个数据选通转移路径可由所述多个数据转移路径共享，根据示例实施例的接口方法、接口电路和存储器模块可通过冗余数据选通方案提高数据通信的可靠性。
本发明构思可应用于包括存储器装置的任何装置和系统。例如，本发明构思可应用于诸如移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、摄像机、个人计算机(PC)、服务器计算机、工作站、笔记本计算机、数字TV、机顶盒、便携式游戏机、导航系统等的系统。
以上示出了示例实施例，并且不应将其理解为限制。虽然已经描述了几个示例实施例，但是本领域技术人员应该容易理解，在不实质脱离本发明构思的情况下，示例实施例中的许多修改都是可能的。

Claims (18)

1.一种在存储器系统中传递数据的方法，所述方法包括步骤：
提供多个数据选通转移路径和多个数据转移路径，以使得通过所述多个数据转移路径中的任一个使用所述多个数据选通转移路径，以提供用于接收将通过数据转移路径发送的数据的定时；
选择所述多个数据选通转移路径中的至少一个数据选通转移路径；
利用至少一个数据选通信号对通过所述多个数据转移路径转移的多个数据信号进行采样，通过选择的数据选通转移路径转移所述至少一个数据选通信号；以及
确定所述多个数据选通转移路径中的另一数据选通转移路径是有缺陷的，
其中，选择所述多个数据选通转移路径中的所述至少一个数据选通转移路径来代替所述有缺陷的数据选通转移路径。
2.根据权利要求1所述的方法，其中，选择所述至少一个数据选通转移路径的步骤包括：
提供所述多个数据选通转移路径的序列；以及
分析该序列中的下一数据选通转移路径，直至确定所述多个数据选通转移路径的数据选通转移路径未失效为止，并且至少选择未失效的数据选通转移路径作为所述至少一个数据选通转移路径。
3.根据权利要求1所述的方法，其中，选择所述至少一个数据选通转移路径的步骤包括：
确定所述多个数据选通转移路径中的第一数据选通转移路径是有缺陷的；
响应于确定第一数据选通转移路径是有缺陷的，确定所述多个数据选通转移路径中的第二数据选通转移路径是否是有缺陷的；以及
响应于确定所述第二数据选通转移路径不是有缺陷的，选择所述第二数据选通转移路径。
4.根据权利要求1所述的方法，其中，选择所述至少一个数据选通转移路径的步骤包括：
分析由所有所述多个数据选通转移路径共享的各个数据选通转移路径中的每一个；以及
基于分析结果选择所述多个数据选通转移路径中的所述至少一个数据选通转移路径。
5.根据权利要求1所述的方法，其中，选择所述至少一个数据选通转移路径的步骤包括：
确定所述多个数据选通转移路径中的第一数据选通转移路径是否是有缺陷的；
然后确定所述多个数据选通转移路径中的第二数据选通转移路径是否是有缺陷的；以及
响应于确定所述第一数据选通转移路径不是有缺陷的并且确定所述第二数据选通转移路径不是有缺陷的，选择所述第一数据选通转移路径和所述第二数据选通转移路径二者。
6.根据权利要求5所述的方法，还包括步骤：
利用通过所述第一数据选通转移路径转移的第一数据选通信号对通过所述多个数据转移路径中的第一组数据转移路径转移的第一组数据信号进行采样；以及
利用通过所述第二数据选通转移路径转移的第二数据选通信号对通过所述多个数据转移路径中的第二组数据转移路径转移的第二组数据信号进行采样。
7.根据权利要求1所述的方法，还包括：
驱动所述多个数据选通转移路径上的公共传输数据选通信号。
8.根据权利要求1所述的方法，还包括步骤：
提供多个数据选通驱动器，其构造为驱动所述多个数据选通转移路径中的对应的一个数据选通转移路径上的各自的数据选通信号；以及
启用所述多个数据选通驱动器的至少一个数据选通驱动器，启用的数据选通驱动器对应于选择的所述至少一个数据选通转移路径，并且禁用所述多个数据选通驱动器中的其余的数据选通驱动器。
9.根据权利要求1所述的方法，还包括步骤：
利用选择的数据选通转移路径执行训练处理，以相对于所述多个数据信号中的至少一个数据信号调整至少一个选择的数据选通信号的相位。
10.一种存储器系统的接口电路，所述接口电路包括：
多个数据转移路径；
由所述多个数据转移路径共享的多个数据选通转移路径；
选通选择电路，其构造为选择所述多个数据选通转移路径中的至少一个数据选通转移路径，以提供通过所述至少一个数据选通转移路径转移的至少一个数据选通信号；以及
多个锁存电路，其构造为利用所述至少一个选择的数据选通信号对通过所述多个数据转移路径转移的多个数据信号进行采样，
其中，当确定所述至少一个数据选通转移路径是有缺陷的时，响应于确定所述至少一个数据选通转移路径是有缺陷的，选择所述多个数据选通转移路径中的另一数据选通转移路径来代替确定为有缺陷的所述至少一个数据选通转移路径。
11.根据权利要求10所述的接口电路，其中，所述选通选择电路包括：
内部选通供应线，其共同连接至所述多个锁存电路；以及
多个开关电路，其构造为将所述多个数据选通转移路径选择性地连接至所述内部选通供应线。
12.根据权利要求11所述的接口电路，其中，所述多个开关电路构造为在任一时刻仅将所述多个数据选通转移路径中的一个数据选通转移路径选择性地连接至所述内部选通供应线。
13.根据权利要求10所述的接口电路，其中，所述选通选择电路包括：
第一内部选通供应线，其共同连接至所述多个锁存电路中的第一组锁存电路；
第二内部选通供应线，其共同连接至所述多个锁存电路中的第二组锁存电路；
第一开关电路，其构造为将所述多个数据选通转移路径中的第一数据选通转移路径选择性地连接至所述第一内部选通供应线；
第二开关电路，其构造为将所述多个数据选通转移路径中的第二数据选通转移路径选择性地连接至所述第二内部选通供应线；以及
第三开关电路，其构造为选择性地连接所述第一内部选通供应线与所述第二内部选通供应线。
14.根据权利要求13所述的接口电路，其中，所述选通选择电路构造为当仅选择所述第一数据选通转移路径和所述第二数据选通转移路径中的一个数据选通转移路径时，仅将所述第一开关电路、所述第二开关电路和所述第三开关电路中的一个导通。
15.根据权利要求13所述的接口电路，其中，所述选通选择电路构造为当选择所述第一数据选通转移路径和所述第二数据选通转移路径二者时，将所述第一开关电路和所述第二开关电路二者导通并将第三开关电路截止。
16.根据权利要求10所述的接口电路，还包括：
公共数据选通驱动器，其构造为驱动所述多个数据选通转移路径中的每一个数据选通转移路径上的公共传输数据选通信号。
17.根据权利要求10所述的接口电路，还包括：
多个数据选通驱动器，其各自构造为驱动所述多个数据选通转移路径中的对应的一个数据选通转移路径上的各自的数据选通信号，
其中，所述选通选择电路构造为启用所述多个数据选通驱动器中的对应于所述至少一个数据选通转移路径的至少一个数据选通驱动器并且禁用所述多个数据选通驱动器中的其余的数据选通驱动器。
18.一种存储器模块，包括：
模块衬底；
安装在模块衬底上的多个存储器芯片，所述多个存储器芯片中的每一个包括多个数据输入输出单元，所述多个数据输入输出单元构造为与外部装置一起执行数据转移，每个数据输入输出单元包括：
选通选择电路，其构造为选择多个数据选通转移路径中的至少一个数据选通转移路径，以提供通过所述至少一个数据选通转移路径转移的至少一个数据选通信号；以及
多个锁存电路，其构造为利用所述至少一个选择的数据选通信号对通过多个数据转移路径转移的多个数据信号进行采样，
其中，当确定所述至少一个数据选通转移路径是有缺陷的时，响应于确定所述至少一个数据选通转移路径是有缺陷的，选择所述多个数据选通转移路径中的另一数据选通转移路径来代替确定为有缺陷的所述至少一个数据选通转移路径。
CN201711136845.3A 2016-11-18 2017-11-16 存储器系统的接口方法、接口电路和存储器模块 Active CN108074595B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662424058P 2016-11-18 2016-11-18
US62/424,058 2016-11-18
KR1020170114016A KR102302087B1 (ko) 2016-11-18 2017-09-06 메모리 시스템의 인터페이스 방법, 이를 수행하는 인터페이스 회로 및 메모리 모듈
KR10-2017-0114016 2017-09-06

Publications (2)

Publication Number Publication Date
CN108074595A CN108074595A (zh) 2018-05-25
CN108074595B true CN108074595B (zh) 2023-06-13

Family

ID=62147191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711136845.3A Active CN108074595B (zh) 2016-11-18 2017-11-16 存储器系统的接口方法、接口电路和存储器模块

Country Status (2)

Country Link
US (1) US10692566B2 (zh)
CN (1) CN108074595B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9841922B2 (en) * 2016-02-03 2017-12-12 SK Hynix Inc. Memory system includes a memory controller
US10115480B1 (en) * 2017-07-03 2018-10-30 Qualcomm Incorporated Double data rate synchronous dynamic random access memory (“DDR SDRAM”) data strobe signal calibration
WO2020142190A1 (en) * 2018-12-31 2020-07-09 Micron Technology, Inc. Configurable data path for memory modules
US11994943B2 (en) * 2018-12-31 2024-05-28 Lodestar Licensing Group Llc Configurable data path for memory modules
US11176007B2 (en) 2019-04-12 2021-11-16 Ghost Locomotion Inc. Redundant processing fabric for autonomous vehicles
US11221800B2 (en) 2020-03-02 2022-01-11 Micron Technology, Inc. Adaptive and/or iterative operations in executing a read command to retrieve data from memory cells
US11086572B1 (en) 2020-03-02 2021-08-10 Micron Technology, Inc. Self adapting iterative read calibration to retrieve data from memory cells
US11029890B1 (en) 2020-03-02 2021-06-08 Micron Technology, Inc. Compound feature generation in classification of error rate of data retrieved from memory cells
US11740970B2 (en) * 2020-03-02 2023-08-29 Micron Technology, Inc. Dynamic adjustment of data integrity operations of a memory system based on error rate classification
US11562793B2 (en) 2020-05-07 2023-01-24 Micron Technology, Inc. Read soft bits through boosted modulation following reading hard bits
US11081200B1 (en) 2020-05-07 2021-08-03 Micron Technology, Inc. Intelligent proactive responses to operations to read data from memory cells
JP2022049453A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 送受信装置、ブリッジチップ、半導体記憶装置、および方法
US11830545B2 (en) 2020-12-16 2023-11-28 Micron Technology, Inc. Data programming techniques to store multiple bits of data per memory cell with high reliability

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101206911A (zh) * 2006-12-18 2008-06-25 英特尔公司 数据选通定时补偿
JP2012088852A (ja) * 2010-10-18 2012-05-10 Fujitsu Semiconductor Ltd 受信回路、システム装置及び半導体記憶装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100360408B1 (ko) 2000-09-16 2002-11-13 삼성전자 주식회사 독출동작시 데이터 스트로브 신호와 동일한 신호를출력하는 데이터 마스킹핀을 갖는 반도체 메모리장치 및이를 구비하는 메모리 시스템
DE10137345B4 (de) * 2001-07-31 2004-07-08 Infineon Technologies Ag Schaltungsvorrichtung zur Prüfung zumindest eines von einer integrierten Schaltung ausgegebenen Prüfsignals, eine Anordnung eines Testsystems für integierte Schaltungen, eine Verwendung der Anordnung sowie ein Verfahren zur Prüfung zumindest eines Prüfsignals
US7117292B2 (en) * 2002-10-11 2006-10-03 Broadcom Corporation Apparatus and method to switch a FIFO between strobe sources
US7532537B2 (en) * 2004-03-05 2009-05-12 Netlist, Inc. Memory module with a circuit providing load isolation and memory domain translation
JP2005353168A (ja) * 2004-06-10 2005-12-22 Canon Inc メモリインターフェース回路及びメモリインターフェース方法
US7543172B2 (en) 2004-12-21 2009-06-02 Rambus Inc. Strobe masking in a signaling system having multiple clock domains
US8385142B1 (en) 2009-05-12 2013-02-26 Altera Corporation Flexible data strobe signal bus structure for wirebond and flip-chip packaging
US8918686B2 (en) * 2010-08-18 2014-12-23 Kingtiger Technology (Canada) Inc. Determining data valid windows in a system and method for testing an integrated circuit device
US8543753B2 (en) * 2011-04-06 2013-09-24 International Business Machines Corporation Multi-use physical architecture
US8787097B1 (en) 2011-09-30 2014-07-22 Altera Corporation Circuit design technique for DQS enable/disable calibration
JP2013232152A (ja) * 2012-05-01 2013-11-14 Ps4 Luxco S A R L 制御デバイス、メモリシステムおよびメモリモジュール
US9450614B2 (en) 2013-09-13 2016-09-20 Rambus Inc. Memory module with integrated error correction
US9798628B2 (en) 2014-04-25 2017-10-24 Rambus Inc. Memory mirroring
US9535119B2 (en) * 2014-06-30 2017-01-03 Intel Corporation Duty cycle based timing margining for I/O AC timing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101206911A (zh) * 2006-12-18 2008-06-25 英特尔公司 数据选通定时补偿
JP2012088852A (ja) * 2010-10-18 2012-05-10 Fujitsu Semiconductor Ltd 受信回路、システム装置及び半導体記憶装置

Also Published As

Publication number Publication date
US20180144786A1 (en) 2018-05-24
CN108074595A (zh) 2018-05-25
US10692566B2 (en) 2020-06-23

Similar Documents

Publication Publication Date Title
CN108074595B (zh) 存储器系统的接口方法、接口电路和存储器模块
CN110148434B (zh) 半导体存储器件、存储系统和操作半导体存储器件的方法
US9922724B2 (en) Methods of operating buffered multi-rank memory modules configured to selectively link rank control signals
US10824523B2 (en) Data storage device and operating method thereof
KR20190052754A (ko) 적응적 온-다이 에러 체크 및 정정을 위한 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US10847243B2 (en) Methods of testing cell arrays and semiconductor devices executing the same
CN108735255B (zh) 存储器系统
US10162703B2 (en) Methods of correcting data errors and semiconductor devices used therein
US11507456B2 (en) Memory module, error correction method of memory controller controlling the same, and computing system including the same
CN116745849A (zh) 存储器装置保护
US10811116B2 (en) Semiconductor systems
US11456021B2 (en) Methods, semiconductor devices, and semiconductor systems
US10866855B2 (en) Memory system varying operation of memory controller according to internal status of memory device
US10552277B2 (en) Electronic devices
US10379786B2 (en) Semiconductor devices
US20180151249A1 (en) Data storage apparatus and operating method thereof
US10698781B2 (en) Semiconductor memory module, semiconductor memory system, and method of accessing semiconductor memory module
KR102302087B1 (ko) 메모리 시스템의 인터페이스 방법, 이를 수행하는 인터페이스 회로 및 메모리 모듈
US11048602B2 (en) Electronic devices
CN116340049A (zh) 存储器系统及操作存储器系统的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant