CN108072866A - 一种自适应多通道串行脉冲压缩控制方法 - Google Patents

Abstract

本发明公开了一种自适应多通道串行脉冲压缩控制方法，该方法的步骤为：步骤1、通道数配置；步骤2、根据通道数，进行配置回波缓存存储器；步骤3、匹配系数配置；步骤4、距离徙动自适应补偿：数据总线将脉冲压缩起始调整点位置传输至脉压计算单元，进行距离徙动自适应补偿；步骤5、通过串行处理进行多通道脉冲压缩：通过在脉冲压缩模块中的可配置FFT模块的初始配置为FFT模式，采集指示信号后启动脉压计算单元进行多通道脉冲压缩操作。本发明适应反舰雷达导引头低成本小型化的发展需求，有效降低系统对FPGA性能的要求；可降低数字信号处理成本及外围电路的复杂度，可实现小型化；设计简单，计算量小，通用性好，易于工程实现。

Description

一种自适应多通道串行脉冲压缩控制方法

技术领域

本发明涉及雷达技术领域，特别涉及一种自适应多通道串行脉冲压缩控制方法。

背景技术

反舰雷达导引头通过主动发射机主动发送信号，目标回波信号通过接收天线接收，通过高频收发组件、中频收发组件调理后，到达信号处理机，经数模转换得到目标回波数据。对天线和通道、方位差通道、俯仰差通道及保护通道四路回波信号进行正交变换、低通滤波及脉冲压缩等信号预处理操作，为后续目标检测提供目标数据。

脉冲压缩一般有两种实现方式，一种是在时域采用乘累加实现，另一种是利用频域傅里叶变换实现。脉冲压缩点数大于32点时，频域实现较时域实现有较快的运算速度，并且点数越大，优势越明显。通常信号预处理在FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)中实现，采用频域处理方法，四通道中频回波分别并行运算，各通道独立完成脉冲压缩。但在FPGA资源紧张时，此方法占用FPGA乘法器资源过多，对FPGA内部逻辑布局布线约束要求较高，不利于设计实现；同时小型化低成本设计中，不利于用低性能低成本的FPGA替代高性能FPGA，难于降低硬件规模及硬件成本。另一方面，在单脉冲体制雷达中，当弹目距离变化较快时，一帧回波信号中每个重复周期目标回波会产生距离徙动，当距离徙动大于四分之一个距离分辨单元，需要进行补偿。通常补偿采用包络移位插值法或频域校正法，但运算量较大，占用过多处理时间。

通过专利检索，专利文献《高速实时脉冲压缩算法》(申请号：201310011047.3，公开号：103926567B)，公开了一种高速实时脉冲压缩方法，首先选择调频信号和距离等参数，其次读入调频信号，根据不同雷达参数进行相应点数FFT(Fast Fourier Transformation，快速傅氏变换)运算，复乘及IFFT(快速傅里叶反变换)运算，最终给出归一化结果。

专利文献《基于FPGA的脉冲压缩优化算法》(申请号：201110156311.3，公开号：102353940B)，公开了一种基于FPGA的脉冲压缩优化算法，主要解决资源占用问题。首先将正弦和余弦存入FPGA的ROM，其次对脉冲信号做FFT处理，同时通过查表生成匹配函数，复乘后做IFFT变换。

专利文献《一种超低旁瓣的脉冲压缩方法》(申请号：201710103966.1)，首先发射线性调频信号，设计加窗函数，发射信号为加窗后，其次接收信号做匹配及旁瓣抑制滤波。

文献《基于FPGA的脉冲压缩仿真与实现》(“电子设计工程”，Vol.17No.4,Apr.2009)给出一种基于FPGA分布式算法的时域脉冲压缩实现结构，利用图形编辑和VHDL硬件描述语言混合编程，完成脉冲压缩处理各模块设计以及波形仿真。

文献《线性调频信号基于FPGA IP核的脉冲压缩设计》(“现代电子技术”，Vol.34No.10,May.2011)提出一种基于FPGA IP核的脉冲压缩设计方法。针对脉冲压缩进行了理论分析和Matlab仿真,设计完成后对系统软、硬件进行了全面测试,并根据实测数据对脉冲压缩结果进行了分析。

本发明公开的一种自适应多通道串行脉冲压缩控制方法利用一个FFT IP核复用完成多通道的脉冲压缩及距离徙动补偿，达到降低FPGA资源的目的，上述检索到的文献与本发明的相关性不大。

发明内容

本发明的目的是提供一种自适应多通道串行脉冲压缩控制方法，可实现通道参数灵活配置、匹配系数灵活配置、距离徙动自适应补偿，增强系统继承性和灵活性；并利用单FPGA的FFT核，通过数据流向控制，串行处理完成多通道脉冲压缩，通过串行处理方式减少基于FPGA的FFT IP调用数量，解决低成本小型化设计中脉冲压缩占用FPGA乘法器资源过多的问题。

为达到上述目的，本发明提供的一种自适应多通道串行脉冲压缩控制方法，该方法的步骤为：

步骤1、通道数配置；

步骤2、根据所述通道数，进行配置回波缓存存储器；

步骤3、匹配系数配置：跟进脉冲压缩模块所处的工作模式，通过数据总线配置匹配系数；

步骤4、距离徙动自适应补偿：所述数据总线将脉冲压缩起始调整点位置传输至脉压计算单元，进行距离徙动自适应补偿；

步骤5、通过串行处理进行多通道脉冲压缩：通过在所述脉冲压缩模块中的可配置FFT模块的初始配置为FFT模式，采集由输入缓存FIFO组输出的指示信号后启动脉压计算单元进行多通道脉冲压缩操作。

优选地，所述脉冲压缩模块内设置有通道配置单元、脉压控制单元、脉压计算单元和输入缓存FIFO组；所述通道配置单元和所述脉压控制单元与控制总线通信连接；所述脉压计算单元与数据总线通信连接；所述输入缓存FIFO组与所述通道配置单元连接，所述脉压控制单元与所述脉压计算单元连接。

优选地，所述输入缓存FIFO组包含有四个输入缓存存储器，分别为第一缓存存储器、第二缓存存储器、第三缓存存储器和第四缓存存储器；所述第一缓存存储器、所述第二缓存存储器、所述第三缓存存储器和所述第四缓存存储器各自用于传输和路信号、方位差信号、俯仰差信号和保护通道信号。

优选地，所述脉压计算单元包含匹配系数缓存、数据读取模块、可配置FFT模块和数据缓存器；所述输入缓存FIFO组接收缓存控制信号，将指示信号和原始信号输出至所述脉压计算单元，所述脉压计算单元将脉压数据和通道指示输出至数据总线；所述数据总线将脉压起始点传输至所述脉压计算单元，还将匹配系数传输至所述匹配系数缓存用于后续脉冲压缩复乘运算；所述脉压计算单元将通道读取控制发送至所述输入缓存FIFO组的第一缓存存储器。

优选地，所述脉冲压缩模块内还包含数据流控制模块和复乘缓存存储器；

所述数据流控制模块分别与复乘缓存存储器、可配置FFT模块和所述匹配系数缓存连接，相互之间进行读或写控制；

所述可配置FFT模块与所述复乘缓存存储器连接，接收复乘缓存存储器输出的复乘结果以及所述输入缓存FIFO组存储的AD数据，相应地进行变换；

所述可配置FFT模块通过与所述匹配系数缓存连接，进行IFFT变换的数据输出有效后，读取匹配系数缓存的匹配滤波系数并进行复乘，将复乘结果存入复乘缓存存储器。

优选地，所述步骤1中的通道数为两通道或四通道；所述两通道为和通道和方位通道、和通道和俯仰通道、和通道和保护通道中任意一种；所述四通道包含和通道、方位通道、俯仰通道和保护通道。

优选地，在所述步骤2中，所述脉冲压缩模块内的通道配置单元接收控制总线发送的通道数配置指令，根据通道数和缓存控制信号，配置所述输入缓存FIFO组的缓存存储器使用数量，缓存各个通道AD采集数据，直至缓存结束；缓存结束后，输入缓存FIFO组输出指示信号至脉冲计算单元进行数据有效指示。

优选地，在所述步骤4中，根据平台飞行速度，实时调整脉冲压缩运算起始位置，进行距离徙动补偿，具体包含：单脉冲中每个脉冲重复周期距离走动值ΔR为：ΔR＝v·prT；每个脉冲重复周期在距离向的走动量Ns为：；其中，v为平台飞行速度，prT为脉冲重复周期，F_s为采用频率，C为光速；当走动量Ns不是整数时要进行取整。

优选地，在所述步骤5中，串行进行多通道脉冲压缩计算的具体步骤为：

当输入缓存FIFO组的存储AD数据达到当前工作模式的设定值后，启动脉压计算单元读取输入缓存FIFO组的缓存存储器第一通道回波数据，并启动可配置FFT模块，对第一通道回波数据进行FFT变换；

当进行FFT变换后的数据输出有效时，数据读取模块读取匹配系数缓存中的匹配滤波系数，并进行复乘，将复乘结果存入复乘缓存存储器；

当FFT变换结束指示有效后，配置FFT模块为IFFT模式，并依次读取复乘缓存存储器的数据进行IFFT变换，检测到数据有效指示后存储第一通道脉冲压缩数据，IFFT变换结束指示有效后，重新配置可配置FFT模块的模式为FFT模式；

再判断完成脉冲压缩通道数是否等于配置通道数，若小于通道数，则读取下一通道数据，重复第一通道流程操作，直到所有通道完成，进入等待采样指示信号状态。

与现有技术相比，本发明的有益效果为：(1)本发明利用单个FFT核完成多通道脉冲压缩，适应反舰雷达导引头低成本小型化的发展需求，有效降低系统对FPGA性能的要求；通过采用低性能FPGA代替高性能FPGA，降低数字信号处理成本；同时低性能FPGA对周围供电配置等芯片的要求更低，可以有效降低外围电路的复杂度，进一步实现小型化。(2)本发明根据弹体速度和采样时间间隔，调整脉冲压缩开启时间，后续没有附加处理，降低后续信号处理复杂度及处理时间。(3)本发明设计简单，计算量小，通用性好，易于工程实现。

附图说明

图1-图2本发明的脉冲压缩模块内部结构示意图；

图3本发明的多通道串行脉冲压缩控制流程图。

具体实施方式

本发明提供了一种自适应多通道串行脉冲压缩控制方法，为了使本发明更加明显易懂，以下结合附图和具体实施方式对本发明做进一步说明。

如图1所示，本发明的脉冲压缩模块内部结构主要包含四部分，分别为连接于控制总线的通道配置单元1和脉压控制单元2(即脉冲压缩控制单元)，以及输入缓存FIFO组4和脉压计算单元3。其中，脉冲压缩模块内部结构接收脉压输入信号，输入缓存FIFO组4与通道配置单元1连接，脉压控制单元2与脉压计算单元3连接。

示例地，输入缓存FIFO组4包含有四个输入缓存存储器FIFO(First InputFirstOutput，先入先出队列)，例如第一缓存存储器FIFO0、第二缓存存储器FIFO1、第三缓存存储器FIFO2和第四缓存存储器FIFO3。其中，第一缓存存储器FIFO0、第二缓存存储器FIFO1、第三缓存存储器FIFO2和第四缓存存储器FIFO3分别用于接收和路信号、方位差信号、俯仰差信号和保护通道信号这四种回波信号。

脉压计算单元3包含有匹配系数缓存31、数据读取模块33、可配置FFT模块32和数据缓存存储器FIFO。

输入缓存FIFO组4不仅接收缓存控制信号，该输入缓存FIFO组4还将指示信号和原始信号输出至脉压计算单元3，且脉压计算单元3将脉压数据和通道指示输出至数据总线。同时，数据总线将脉压起始点传输至脉压计算单元3。数据总线将匹配系数传输至脉压计算单元3的匹配系数缓存31，用于后续脉冲压缩复乘运算。脉压计算单元3将通道读取控制发送至输入缓存FIFO组4的第一缓存存储器FIFO0。

如图2所示，本发明的脉冲压缩模块内部结构中还包含数据流控制模块和复乘缓存存储器FIFO。本发明通过一个FFT核(即可配置FFT模块32)，该可配置FFT模块32还可实现可配置IFFT模块的功能，以实现FFT变换或者IFFT变换。通过数据流控制模块，控制数据流向，串行完成多通道脉冲压缩计算。

其中，数据流控制模块分别与复乘缓存存储器FIFO、可配置IFFT模块和匹配系数缓存31连接，实现相互之间的读和/或写控制。可配置IFFT模块还与复乘缓存存储器FIFO通信连接，该可配置IFFT模块可接收输入缓存FIFO组4存储的AD数据以及复乘缓存存储器FIFO输出的复乘结果，相应地进行变换。

可配置FFT模块32还与匹配系数缓存31通信连接，可配置FFT模块32进行IFFT变换的数据输出有效后，还读取匹配系数缓存31中的匹配滤波系数并进行复乘，并将复乘结构存入的复乘缓存存储器FIFO中。其中，可配置FFT模块32还会进行脉压输出以及通道输出指示，发送至数据总线。

本发明的自适应多通道串行脉冲压缩控制方法的具体步骤如下：

步骤1、初始化，根据本发明的自适应多通道串行脉冲压缩控制系统的实际组成，确定脉冲压缩模块通道数量，进行通道数的配置。

其中，通道数一般为两通道或四通道；两通道为和通道和方位通道，或者和通道和俯仰通道，或者和通道和保护通道。四通道包含和通道、方位通道、俯仰通道和保护通道。

步骤2、根据当前实际通道数配置回波缓存存储器：脉冲压缩模块内部结构的通道配置单元1接收控制总线发送的通道数配置指令，并根据通道数以及缓存控制信号，进行配置用于回波信号传输的输入缓存FIFO组4中的缓存存储器使用数量，缓存各个通道AD采集数据，直至缓存结束；缓存结束后，输入缓存FIFO组4输出指示信号至脉冲计算单元3进行数据有效指示。

步骤3、匹配系数灵活配置：根据脉冲压缩模块所处工作模式，通过数据总线实时地传输相应匹配系数，用于后续脉冲压缩复乘运算。

步骤4、距离徙动自适应补偿：数据总线还将脉冲压缩起始调整点位置传输至脉压计算单元，用于完成距离徙动自适应补偿。单脉冲中每个脉冲重复周期距离走动值ΔR为：

ΔR＝v·prT；

每个脉冲重复周期在距离向的走动量Ns为：

其中，v为平台飞行速度，prT为脉冲重复周期，F_s为采用频率，C为光速。其中，走动量Ns不一定为整数，则要进行取整。因此，根据弹目距离的变化，脉冲压缩起始点开启时间根据当前工作模式正常起始点推迟或提前Ns。

所以，本发明根据当前平台飞行速度，实时调整脉冲压缩运算起始位置，在信号预处理阶段完成距离徙动补偿。

步骤5、本发明的脉冲压缩模块中的可配置FFT模块32中，初始配置为FFT模式，采集由输入缓存FIFO组4输出的指示信号后启动脉压计算单元3中的各个模块工作。

本发明的多通道串行脉冲压缩控制流程可结合图2和图3所示，具体为：

当输入缓存FIFO组4存储的AD数据达到当前工作模式的设定值后，启动脉压计算单元3读取输入缓存FIFO组4的FIFO第一通道回波数据，并启动可配置FFT模块32，对第一通道回波数据进行FFT变换。当进行FFT变换后的数据输出有效时，数据读取模块33读取匹配系数缓存31中的匹配滤波系数，并进行复乘，并将复乘结果存入复乘缓存存储器FIFO中。

FFT变换结束指示有效后配置FFT模块为IFFT模式，并依次读取复乘缓存FIFO中的数据，进行IFFT变换，检测到数据有效指示后可以存储第一通道脉冲压缩数据，IFFT变换结束指示有效后重新配置可配置FFT模块32的模式为FFT模式。

最后判断完成脉冲压缩通道数是否等于配置通道数，若小于通道数，则读取下一通道数据，重复第一通道流程操作，直到所有通道完成，进入等待采样指示信号状态。

在本发明中，当一帧信号中不同的脉冲重复周期脉冲压缩目标位置距离徙动，相参积累后目标出现一定的散焦现象，目标能量下降，不利于后续目标检测识别。当平台速度较快时，会出现距离徙动，利用自适应调整脉冲压缩起始位置方法，在一帧中各脉冲重频周期目标峰值出现在同一位置，相参积累可以利用所以脉冲能量，有益后续信号检测。

综上所述，本发明先从系统考虑通道复用情况，发明采用和路信号、方位差信号、俯仰差信号以及保护通道信号共四路回波信号的四通道可配置方式，根据系统实际通道数实现灵活配置。为达到降低系统过多乘法器等资源，分析频域脉冲压缩过程，设计脉冲压缩控制单元，实现多通道FFTIP核复用，匹配系数实时更新，避免FPGA存储多种模式的匹配系数造成FPGA资源浪费。同时考虑后续信号处理相参积累由于弹速过快造成的距离徙动问题，采用自适应实时调整脉冲压缩位置，使一帧中各脉冲回波脉冲压缩点在同一距离位置，不增加后续信号处理复杂度。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (9)

1.一种自适应多通道串行脉冲压缩控制方法，其特征在于，该方法的步骤为：

步骤1、通道数配置；

步骤2、根据所述通道数，进行配置回波缓存存储器；

步骤3、匹配系数配置：跟进脉冲压缩模块所处的工作模式，通过数据总线配置匹配系数；

步骤4、距离徙动自适应补偿：所述数据总线将脉冲压缩起始调整点位置传输至脉压计算单元，进行距离徙动自适应补偿；

步骤5、通过串行处理进行多通道脉冲压缩：通过在所述脉冲压缩模块中的可配置FFT模块(32)的初始配置为FFT模式，采集由输入缓存FIFO组(4)输出的指示信号后启动脉压计算单元进行多通道脉冲压缩操作。

2.如权利要求1所述的自适应多通道串行脉冲压缩控制方法，其特征在于，

所述脉冲压缩模块内设置有通道配置单元(1)、脉压控制单元(2)、脉压计算单元(3)和输入缓存FIFO组(4)；

所述通道配置单元(1)和所述脉压控制单元(2)与控制总线通信连接；所述脉压计算单元(3)与数据总线通信连接；所述输入缓存FIFO组(4)与所述通道配置单元(1)连接，所述脉压控制单元(2)与所述脉压计算单元(3)连接。

3.如权利要求2所述的自适应多通道串行脉冲压缩控制方法，其特征在于，

所述输入缓存FIFO组(4)包含有四个输入缓存存储器，分别为第一缓存存储器、第二缓存存储器、第三缓存存储器和第四缓存存储器；

所述第一缓存存储器、所述第二缓存存储器、所述第三缓存存储器和所述第四缓存存储器各自用于传输和路信号、方位差信号、俯仰差信号和保护通道信号。

4.如权利要求2或3所述的自适应多通道串行脉冲压缩控制方法，其特征在于，

所述脉压计算单元(3)包含匹配系数缓存(31)、数据读取模块(33)、可配置FFT模块(32)和数据缓存器；

所述输入缓存FIFO组(4)接收缓存控制信号，将指示信号和原始信号输出至所述脉压计算单元(3)，所述脉压计算单元(3)将脉压数据和通道指示输出至数据总线；

所述数据总线将脉压起始点传输至所述脉压计算单元(3)，还将匹配系数传输至所述匹配系数缓存(31)用于后续脉冲压缩复乘运算；所述脉压计算单元(3)将通道读取控制发送至所述输入缓存FIFO组(4)的第一缓存存储器。

5.如权利要求4所述的自适应多通道串行脉冲压缩控制方法，其特征在于，

所述脉冲压缩模块内还包含数据流控制模块和复乘缓存存储器；

所述数据流控制模块分别与复乘缓存存储器、可配置FFT模块(32)和所述匹配系数缓存(31)连接，相互之间进行读或写控制；

所述可配置FFT模块(32)与所述复乘缓存存储器连接，接收复乘缓存存储器输出的复乘结果以及所述输入缓存FIFO组(4)存储的AD数据，相应地进行变换；

所述可配置FFT模块(32)通过与所述匹配系数缓存(31)连接，进行IFFT变换的数据输出有效后，读取匹配系数缓存(31)的匹配滤波系数并进行复乘，将复乘结果存入复乘缓存存储器。

6.如权利要求1所述的自适应多通道串行脉冲压缩控制方法，其特征在于，

所述步骤1中的通道数为两通道或四通道；

所述两通道为和通道和方位通道、和通道和俯仰通道、和通道和保护通道中任意一种；

所述四通道包含和通道、方位通道、俯仰通道和保护通道。

7.如权利要求2所述的自适应多通道串行脉冲压缩控制方法，其特征在于，

在所述步骤2中，所述脉冲压缩模块内的通道配置单元(1)接收控制总线发送的通道数配置指令，根据通道数和缓存控制信号，配置所述输入缓存FIFO组(4)的缓存存储器使用数量，缓存各个通道AD采集数据，直至缓存结束；

缓存结束后，输入缓存FIFO组(4)输出指示信号至脉冲计算单元(3)进行数据有效指示。

8.如权利要求1所述的自适应多通道串行脉冲压缩控制方法，其特征在于，

在所述步骤4中，根据平台飞行速度，实时调整脉冲压缩运算起始位置，进行距离徙动补偿，具体包含：

单脉冲中每个脉冲重复周期距离走动值ΔR为：ΔR＝v·prT；

每个脉冲重复周期在距离向的走动量Ns为：

其中，v为平台飞行速度，prT为脉冲重复周期，F_s为采用频率，C为光速；当走动量Ns不是整数时要进行取整。

9.如权利要求2所述的自适应多通道串行脉冲压缩控制方法，其特征在于，

在所述步骤5中，串行进行多通道脉冲压缩计算的具体步骤为：

当输入缓存FIFO组(4)的存储AD数据达到当前工作模式的设定值后，启动脉压计算单元(3)读取输入缓存FIFO组(4)的缓存存储器第一通道回波数据，并启动可配置FFT模块(32)，对第一通道回波数据进行FFT变换；

当进行FFT变换后的数据输出有效时，数据读取模块(33)读取匹配系数缓存(31)中的匹配滤波系数，并进行复乘，将复乘结果存入复乘缓存存储器；

当FFT变换结束指示有效后，配置FFT模块为IFFT模式，并依次读取复乘缓存存储器的数据进行IFFT变换，检测到数据有效指示后存储第一通道脉冲压缩数据，IFFT变换结束指示有效后，重新配置可配置FFT模块(32)的模式为FFT模式；

再判断完成脉冲压缩通道数是否等于配置通道数，若小于通道数，则读取下一通道数据，重复第一通道流程操作，直到所有通道完成，进入等待采样指示信号状态。